CN117849592A - 一种复杂电磁环境下电力芯片的加速老化测试方法 - Google Patents
一种复杂电磁环境下电力芯片的加速老化测试方法 Download PDFInfo
- Publication number
- CN117849592A CN117849592A CN202410239255.7A CN202410239255A CN117849592A CN 117849592 A CN117849592 A CN 117849592A CN 202410239255 A CN202410239255 A CN 202410239255A CN 117849592 A CN117849592 A CN 117849592A
- Authority
- CN
- China
- Prior art keywords
- stress
- test
- accelerated aging
- model
- aging test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000032683 aging Effects 0.000 title claims abstract description 82
- 238000010998 test method Methods 0.000 title claims abstract description 14
- 238000012360 testing method Methods 0.000 claims abstract description 104
- 230000035882 stress Effects 0.000 claims abstract description 76
- 230000001133 acceleration Effects 0.000 claims description 27
- 238000006935 Simonis synthesis reaction Methods 0.000 claims description 12
- 230000009471 action Effects 0.000 claims description 4
- 238000001816 cooling Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 15
- 230000036039 immunity Effects 0.000 abstract description 4
- 238000001514 detection method Methods 0.000 abstract description 2
- 238000012937 correction Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 241000428533 Rhis Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002844 continuous effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及一种复杂电磁环境下电力芯片的加速老化测试方法，属于集成电路可靠性试验技术领域。解决了现有技术中的无法测试在复杂电磁环境下的电力芯片、测试准确性低的问题。本发明的方法根据电力芯片使用环境的特点，提取出电磁、湿度、温度三种应力作为加速老化试验的条件，将传统可靠性试验中的温湿加速老化试验与电磁兼容试验中集成电路抗扰度试验相结合，设计了针对复杂电磁环境下电力芯片的加速老化试验方法，解决芯片在加速老化试验中检测不准确的问题。
Description
技术领域
本发明涉及集成电路可靠性试验技术领域，特别是一种复杂电磁环境下电力芯片的加速老化测试方法。
背景技术
电力芯片广泛应用于发电、输电、变电、配电等环节，承担着数据采集、通信、电网调度等重要任务，但其安装环境多变，常运行在高温、高湿以及复杂的电磁环境下。因此电力芯片有着更高的可靠性要求。
随着电力芯片集成度提高，电磁易损性和敏感性也随之提高，电力设备持续受到外界电磁的干扰以及设备内部其他器件产生的自干扰，使得电力设备的损坏风险不断增加。
加速老化试验是一种在短时间内模拟产品长期使用条件，以评估其可靠性和寿命的方法。目前已有大量研究，如中国专利CN111722086B和CN110850275B。但是，目前对于电子设备的加速老化试验施加的应力常用温度、湿度、振动、电应力等，但是对于电磁应力的持续作用老化目前缺少足够的研究，或仅限于简单、等级低的脉冲，此外，电力芯片相较于设备因不能单独工作而配备的相关辅助电路带来的电磁干扰，都使得有效模拟电力芯片的复杂工作环境成为难题。
发明内容
鉴于上述问题，本发明提供了一种复杂电磁环境下电力芯片的加速老化测试方法，解决了现有技术中的无法测试在复杂电磁环境下的电力芯片、测试准确性低的问题。
本发明提供了一种复杂电磁环境下电力芯片的加速老化测试方法，包括以下具体步骤：
步骤一、设定电力芯片在加速老化试验中不同的电磁应力、湿度应力和温度应力的等级；根据设定的不同的电磁应力、湿度应力和温度应力的等级确定加速老化试验剖面，以及对应于加速老化试验剖面的试验时间；
步骤二、设计电力芯片所在的试验电路板；
步骤三、根据步骤一中确定的加速老化实验剖面和试验时间对电力芯片所在的试验电路板进行加速老化试验获得不同等级的试验电路板老化数据；
步骤四、采用可靠性预测标准计算获得辅助电路老化预测失效率数据，基于试验电路板老化失效率数据和辅助电路老化预测失效率数据获得多组芯片老化失效率数据；
步骤五、通过广义对数线性寿命预测模型特性将电磁应力、湿度应力和温度应力对应的Simoni模型、Peck模型和Arrhenius模型转化为共同作用的三应力寿命模型；将多组芯片老化数据输入三应力寿命模型获得三应力寿命模型的各个模型系数。
可选地，加速老化试验剖面为一个循环周期内的加速老化试验、冷却测试和电磁干扰测试。
可选地，加速老化试验包括加热的温度、加湿的湿度和电磁干扰条件。
可选地，加速老化数据包括试验电路板整体的平均无故障时间和失效率。
可选地，将多组不同应力等级下的应力等级数据和对应等级下的芯片老化数据输入三应力寿命模型的加速因子计算公式获得三应力寿命模型的各个模型系数。
可选地，根据步骤五获得的模型系数获取电力芯片在使用环境中的寿命和/或可靠性预测值。
与现有技术相比，本发明至少具有现如下有益效果：
（1）本发明的方法根据电力芯片使用环境的特点，提取出电磁、湿度、温度三种应力作为加速老化试验的条件，将传统可靠性试验中的温湿加速老化试验与电磁兼容试验中集成电路抗扰度试验相结合，设计了针对复杂电磁环境下电力芯片的加速老化试验方法，解决芯片在加速老化试验中检测不准确的问题。
（2）本发明将作用于电力芯片的电磁应力通过Simoni模型预测，更能贴近芯片的寿命特性，并利用广义对数线性模型的特点，将Simoni模型、Peck模型、Arrhenius模型综合使用，将电磁、湿度、温度三种应力共同作用的结果通过加速因子转化获得芯片相关模型系数并得到芯片使用环境下的可靠性预测结果。
（3）本发明的方法通过可靠性预测标准对芯片级可靠性建模中出现的辅助电路及元器件影响最终结果的问题进行数据修正，提高了芯片可靠性预测的准确性。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制。
图1 为本发明的方法的流程图；
图2 为本发明的方法的加速老化试验设备架构图；
图3 为本发明的方法的加速老化试验剖面图；
图4 为本发明的方法的加速老化试验流程图；
图5 为本发明的方法的多应力寿命模型构建路径图；
图6 为本发明的方法的加速因子转化方法图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本发明的实施例及实施例中的特征可以相互组合。另外，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
本发明的一个具体实施例，如图1-图6，公开了一种复杂电磁环境下电力芯片的加速老化测试方法，包括以下具体步骤：
步骤一、根据电力芯片运行环境、技术协议或使用要求设定电力芯片在加速老化试验中不同的电磁应力、湿度应力和温度应力的等级；根据设定的不同的电磁应力、湿度应力和温度应力的等级确定加速老化试验剖面，以及对应于加速老化试验剖面的试验时间。
可选地，参见图3，加速老化试验剖面为一个循环周期内的加速老化试验、冷却测试和电磁干扰测试；加速老化试验包括加热的温度、加湿的湿度和电磁干扰条件。
可选地，电力芯片相对于普通芯片，所处温湿度环境较为严苛，因此不采用传统的“双85”试验，将温度范围设置为85℃-125℃，湿度应力范围为60%-98%RH。电力芯片受到的电磁环境较为复杂，使用环境中常见的有快速瞬变脉冲群(EFT)、静电放电(ESD)或射频信号干扰，可以采用以上三类波形作为电磁应力的干扰，具体根据实际干扰环境选择，注入等级设置需根据国标要求，满足电力芯片的使用环境等级。电力芯片对于受扰产生失效的失效等级选择扰乱一级。
一个具体实施例为，以电力芯片中的电源芯片为例，其工作中在遇到电力电子设备的切换瞬态过程(切断感性负载、继电器触点弹跳等)产生的EFT脉冲，选择IEC62215-3为脉冲注入标准，向芯片注入等级3或等级4的EFT脉冲。电源芯片的失效判据为IEC 61000-3-2中的电源输出的纹波电压的最大值应该小于电源输出电压的5%。温度应力的等级设置为85℃、105℃、125℃，湿度应力的等级设置为65%RH、85%RH，进行多组加速实验。
步骤二、根据电力芯片正常运行功能要求、芯片抗扰度测试要求和加速老化试验要求设计试验电路板。
一个具体实施例为，由于引入射频或脉冲的注入测试，试验电路板根据集成电路抗扰度标准IEC62132-1的集成电路通用试验板进行设计，试验电路板的设计满足顶层只放置待测芯片和满足功能的走线，底层放置使芯片运行的基本电路和辅助测试引脚，尺寸为100mm*100mm且边缘有5mm镀锡，顶层和底层需要0.8mm过孔连接，其余部分由0.2mm过孔、盲孔连接。
可选地，芯片试验电路板中元器件若需要配置通信、控制、存储的额外模块，这些模块可能先于芯片出现受扰失效，对于此类情况需要对这些模块设计额外的保护电路。
步骤三、根据步骤一中确定的加速老化实验剖面和试验时间对电力芯片所在的试验电路板进行加速老化试验获得不同等级的试验电路板老化数据。
具体地，试验设备包括直流电源、配电箱、恒温恒湿箱、芯片引脚注入探头、波形发生器和示波器等测试设备组成。直流电源及配电箱负责为芯片供电；恒温恒湿箱负责提供高温高湿环境；波形发生器和脉冲注入设备负责向芯片的引脚施加电磁应力，示波器用于测试芯片的运行状况，设备具体布置如图2所示。
一个具体实施例为，以电源芯片的测试为例，由于芯片注入电磁干扰的设备无法在高温高湿环境中工作，试验采取分步进行的方式：每一个试验循环中，先在温湿箱中放入电力芯片及其试验板进行温湿加速老化试验，单次加速试验24h，加速完成后冷却至常温常湿(23℃,45%RH)并进行测试，检测电力芯片是否出现失效。若未失效，进行电磁应力加速老化试验，以EFT脉冲为例，每次循环都向引脚注入总时长10min脉冲，观察芯片是否出现失效，若均无问题进入下一次循环直到到达截尾时间。试验结束后通过统计芯片失效数量和各自的失效时间获得加速老化数据，加速老化数据包括试验电路板整体的平均无故障时间(MTBF)和失效率λ。
步骤四、采用可靠性预测标准计算获得辅助电路老化预测失效率数据，基于不同等级的试验电路板老化失效率数据和辅助电路老化预测失效率数据获得多组芯片老化失效率数据。
可选地，进行可靠性预测标准计算时采用GJB/Z 299C电子设备可靠性预计手册进行预测。
具体地，基于可靠性预计手册，芯片失效率为电路板整体失效率与元器件失效率之差。
具体地，电路板整体失效率的表达式为：
式中，是试验电路板整体失效率；/>是第i种器件的失效率，i=1,2,…,n，n为器件的总类别数；/>第i种器件数量；/>是芯片失效率；/>是辅助电路失效率。
可以理解的是，器件包括元器件、PCB、焊点和芯片。
本发明通过可靠性预测标准对芯片级可靠性建模中出现的辅助电路及元器件影响最终结果的问题进行数据修正，提高了芯片可靠性预测的准确性。
步骤五、通过广义对数线性寿命预测模型特性将电磁应力、湿度应力和温度应力对应的Simoni模型、Peck模型和Arrhenius模型转化为共同作用的三应力寿命模型；将不同的电磁应力、湿度应力和温度应力的等级下的多组芯片老化数据输入三应力寿命模型获得三应力寿命模型的各个模型系数。
如图5所示，电磁应力、湿度应力和温度应力下对应的三种寿命模型在广义对数线性寿命预测模型的框架下，获得加速因子。因此三应力寿命模型为广义对数线性模型的形式。其中广义对数线性模型下的多应力寿命模型表达式为：
其中，代表预期寿命；a 0,a j分别代表三应力寿命模型的总模型参数和第j个加速应力模型的模型参数；X j表示第j个加速应力模型；j=1,2,…,m，m为应力的总类别数；本发明中，m=3。
可选地，温度应力、湿度应力和电磁应力分别采用Arrhenius模型、Peck模型和Simoni模型进行计算。电磁应力为一种特殊的电应力，所以电磁应力的老化采用Simoni模型。Peck模型和Simoni模型都是以Arrhenius模型为基础，做出了湿度和电应力上的扩展，三种模型以对数线性模型的表示如下：
Arrhenius模型（温度模型）：
其中，L T为温度影响下的预期寿命；Ea为芯片活化能系数；k为玻尔兹曼常数；T为环境温度；A为Arrhenius模型修正系数；
Peck模型（温度-湿度模型）：
其中，L RH表示温湿度影响下的预期寿命；RH为湿度；η为湿度加速率系数；B为Peck模型修正系数，其余项与Arrhenius模型一致。
Simoni模型（温度-电应力模型）：
其中，L EM表示温度-电磁影响下的预期寿命；E为电磁应力等级；p为反幂律模型系数；b为材料系数；C为Simoni模型修正系数，其余项与Arrhenius模型一致。
进一步地，加速因子是在不同应力条件下的失效分布特征的比值。如图6，将多组不同应力等级下的应力等级数据和对应等级下的芯片老化数据带入加速因子计算公式计算三应力寿命模型的各个模型系数。
具体地，将不同温度的试验结果（即应力等级数据和对应等级下的芯片老化数据）得到的加速因子带入Arrhenius模型计算获得活化能Ea和Arrhenius模型修正系数A；将不同湿度的试验结果得到的加速因子带入Peck模型计算获得湿度加速率系数η和Peck模型修正系数B；将不同电磁应力等级的试验结果得到的加速因子带入Simoni模型计算获得反幂律模型系数p、材料系数b和Simoni模型修正系数C。三个模型的加速因子表示如下：
其中，AF T为温度加速因子；AF RH为湿度加速因子；AF EM为电磁加速因子；L T1、L T2为不同温度加速老化的平均无故障时间MTBF，，T 1、T 2为不同试验组别的温度；L RH1、L RH2为不同湿度加速老化的平均无故障时间MTBF；RH 1、RH 2为不同试验组别的湿度；L EM1、L EM1为不同电磁应力的平均无故障时间MTBF；E 1、E 2为不同试验组别的电磁应力等级。
步骤六、根据步骤五获得的模型系数获取电力芯片在使用环境中的寿命预测值和可靠性预测值。
通过求解得到的模型系数，得到电力芯片三应力加速寿命预测模型和三应力加速因子公式，表达式为：
其中，L为三应力下的预测寿命；L use为实际使用的预测寿命；L test为任意一组试验数据；AF为三应力下的加速因子；D为电力芯片三应力加速寿命预测模型修正系数，D=A×B×C。
三应力下的加速因子用于预测电力芯片在使用环境中的可靠性预测值。
进一步地，将实际使用环境，即温度、湿度、电磁应力参数输入电力芯片寿命模型，获得电力芯片正常使用下相较于试验环境的加速因子AF。并通过这一加速因子求得预测寿命值L use。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (6)
1.一种复杂电磁环境下电力芯片的加速老化测试方法，其特征在于，包括以下具体步骤：
步骤一、设定电力芯片在加速老化试验中不同的电磁应力、湿度应力和温度应力的等级；根据设定的不同的电磁应力、湿度应力和温度应力的等级确定加速老化试验剖面，以及对应于加速老化试验剖面的试验时间；
步骤二、设计电力芯片所在的试验电路板；
步骤三、根据步骤一中确定的加速老化实验剖面和试验时间对电力芯片所在的试验电路板进行加速老化试验获得不同等级的试验电路板老化数据；
步骤四、采用可靠性预测标准计算获得辅助电路老化预测失效率数据，基于试验电路板老化失效率数据和辅助电路老化预测失效率数据获得多组芯片老化失效率数据；
步骤五、通过广义对数线性寿命预测模型特性将电磁应力、湿度应力和温度应力对应的Simoni模型、Peck模型和Arrhenius模型转化为共同作用的三应力寿命模型；将多组芯片老化数据输入三应力寿命模型获得三应力寿命模型的各个模型系数。
2.根据权利要求1所述的加速老化测试方法，其特征在于，加速老化试验剖面为一个循环周期内的加速老化试验、冷却测试和电磁干扰测试。
3.根据权利要求2所述的加速老化测试方法，其特征在于，加速老化试验包括加热的温度、加湿的湿度和电磁干扰条件。
4.根据权利要求1所述的加速老化测试方法，其特征在于，加速老化数据包括试验电路板整体的平均无故障时间和失效率。
5.根据权利要求1所述的加速老化测试方法，其特征在于，将多组不同应力等级下的应力等级数据和对应等级下的芯片老化数据输入三应力寿命模型的加速因子计算公式获得三应力寿命模型的各个模型系数。
6.根据权利要求1-5任一项所述的加速老化测试方法，其特征在于，根据步骤五获得的模型系数获取电力芯片在使用环境中的寿命和/或可靠性预测值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410239255.7A CN117849592B (zh) | 2024-03-04 | 2024-03-04 | 一种复杂电磁环境下电力芯片的加速老化测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410239255.7A CN117849592B (zh) | 2024-03-04 | 2024-03-04 | 一种复杂电磁环境下电力芯片的加速老化测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117849592A true CN117849592A (zh) | 2024-04-09 |
| CN117849592B CN117849592B (zh) | 2024-05-07 |
Family
ID=90529401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410239255.7A Active CN117849592B (zh) | 2024-03-04 | 2024-03-04 | 一种复杂电磁环境下电力芯片的加速老化测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117849592B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090058443A1 (en) * | 2007-08-31 | 2009-03-05 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device, method of testing semiconductor integrated circuit device, and probe card used for burn-in stress and d/s tests |
| CN111722086A (zh) * | 2020-06-29 | 2020-09-29 | 中国人民解放军国防科技大学 | 一种高功率处理器芯片老化测试的方法 |
| CN116679184A (zh) * | 2023-04-04 | 2023-09-01 | 南京工程学院 | 一种柴油机尾气后处理电控单元芯片老化测试方法 |
| CN116804697A (zh) * | 2023-06-25 | 2023-09-26 | 武汉敏芯半导体股份有限公司 | 激光器芯片的老化条件获取方法、系统及芯片筛选方法 |
| CN117236039A (zh) * | 2023-09-25 | 2023-12-15 | 国网陕西省电力有限公司电力科学研究院 | 一种传感器寿命预测方法、系统及设备 |
-
2024
- 2024-03-04 CN CN202410239255.7A patent/CN117849592B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090058443A1 (en) * | 2007-08-31 | 2009-03-05 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device, method of testing semiconductor integrated circuit device, and probe card used for burn-in stress and d/s tests |
| CN111722086A (zh) * | 2020-06-29 | 2020-09-29 | 中国人民解放军国防科技大学 | 一种高功率处理器芯片老化测试的方法 |
| CN116679184A (zh) * | 2023-04-04 | 2023-09-01 | 南京工程学院 | 一种柴油机尾气后处理电控单元芯片老化测试方法 |
| CN116804697A (zh) * | 2023-06-25 | 2023-09-26 | 武汉敏芯半导体股份有限公司 | 激光器芯片的老化条件获取方法、系统及芯片筛选方法 |
| CN117236039A (zh) * | 2023-09-25 | 2023-12-15 | 国网陕西省电力有限公司电力科学研究院 | 一种传感器寿命预测方法、系统及设备 |
Non-Patent Citations (1)
| Title |
|---|
| 李晓阳;姜同敏;: "加速寿命试验中多应力加速模型综述", 系统工程与电子技术, no. 05, 15 May 2007 (2007-05-15) * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117849592B (zh) | 2024-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Peyghami et al. | A guideline for reliability prediction in power electronic converters | |
| Adamo et al. | Characterization and testing of a tool for photovoltaic panel modeling | |
| US9735730B2 (en) | Flash testing of photovoltaic modules with integrated electronics | |
| Bastidas-Rodríguez et al. | Model-based degradation analysis of photovoltaic modules through series resistance estimation | |
| CN102539982B (zh) | Dc/dc变换器单粒子效应试验自动化测试系统及测试方法 | |
| CN110502777A (zh) | 基于神经网络预测的igbt模块状态检测系统及方法 | |
| CN107818207B (zh) | 基于寿命模型参数波动的精确评估igbt可靠性的方法 | |
| Dhia et al. | On-chip noise sensor for integrated circuit susceptibility investigations | |
| CN103165203A (zh) | 核电站电路板件检测方法 | |
| Hocine et al. | Automatic detection of faults in a photovoltaic power plant based on the observation of degradation indicators | |
| Trzmiel | Determination of a mathematical model of the thin-film photovoltaic panel (CIS) based on measurement data | |
| Ghfiri et al. | A new methodology for EMC prediction of integrated circuits after aging | |
| CN201096866Y (zh) | 一种二极管寿命测试仪 | |
| CN117849592B (zh) | 一种复杂电磁环境下电力芯片的加速老化测试方法 | |
| CN111260113A (zh) | SiC MOSFET模块全生命周期结温在线预测方法 | |
| CN202421448U (zh) | 核电站继电器检测装置 | |
| CN215678646U (zh) | Pwm电路的测试系统 | |
| CN115166487A (zh) | 温度传感器芯片的可靠性验证装置及方法 | |
| CN102540047B (zh) | 一种测试覆盖率的评估方法 | |
| Al Rashid et al. | High temperature accelerated ageing influence on the conducted immunity modelling of the commonly used voltage regulator ICs | |
| CN102346701A (zh) | Cpu电源测试系统 | |
| Di et al. | A new multi-stimuli-based simulation method for ESD design verification | |
| He et al. | Reliability assessment test for smart electrical energy meters based on failure mechanism | |
| Seimova et al. | Software-hardware complex for assessing the effect of an electrostatic discharge on electronic devices | |
| Raghavendra Rao et al. | Reliability Analysis Techniques of Grid‐Connected PV Power Models |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |