CN117836838A - 像素电路及其驱动方法、显示面板和显示装置 - Google Patents

像素电路及其驱动方法、显示面板和显示装置 Download PDF

Info

Publication number
CN117836838A
CN117836838A CN202280001764.5A CN202280001764A CN117836838A CN 117836838 A CN117836838 A CN 117836838A CN 202280001764 A CN202280001764 A CN 202280001764A CN 117836838 A CN117836838 A CN 117836838A
Authority
CN
China
Prior art keywords
electrically connected
sub
transistor
light emitting
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280001764.5A
Other languages
English (en)
Inventor
张方振
牛菁
孙双
张振宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117836838A publication Critical patent/CN117836838A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种像素电路(100)及其驱动方法、显示面板(1100)和显示装置(1000)。像素电路(100)包括多个驱动晶体管(DTFT)和多个选通子电路(10)。多个驱动晶体管(DTFT)的控制极接收控制信号；多个驱动晶体管(DTFT)被配置为在控制信号的控制下，输出不同大小的驱动电流。每个选通子电路(10)与一个选择信号端(DT)、扫描信号端(Gata)、一个驱动晶体管(DTFT)及发光器件(EL)电连接，选通子电路(10)被配置为在来自扫描信号端(Gata)的扫描信号和来自选择信号端(DT)的选择信号的控制下导通，将来自所连接的驱动晶体管(DTFT)的驱动电流传输至发光器件(EL)。其中，在一个帧周期内，与多个选通子电路(10)电连接的多个选择信号端(DT)中的一个输出选择信号。

Description

像素电路及其驱动方法、显示面板和显示装置 技术领域
本公开涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板和显示装置。
背景技术
发光二极管(Light Emitting Diode，简称：LED)显示装置具有主动发光、广视角、对比度高、响应速度快、超轻薄等优点，因此受到广泛关注。显示装置包括多个像素，每个像素包括像素电路和发光器件，发光器件属于电流驱动发光显示器件，降低显示装置的功耗，是LED显示装置需求解决的问题。
发明内容
一方面，提供一种像素电路。所述像素电路包括多个驱动晶体管和多个选通子电路。所述多个驱动晶体管的控制极接收控制信号；所述多个驱动晶体管被配置为在所述控制信号的控制下，输出不同大小的驱动电流。每个选通子电路与一个选择信号端、扫描信号端、一个驱动晶体管及发光器件电连接，所述选通子电路被配置为在来自所述扫描信号端的扫描信号和来自所述选择信号端的选择信号的控制下导通，将来自所连接的驱动晶体管的驱动电流传输至所述发光器件。其中，在一个帧周期内，与所述多个选通子电路电连接的多个选择信号端中的一个输出所述选择信号。
在一些实施例中，所述多个驱动晶体管的宽长比不同。
在一些实施例中，所述选通子电路包括第一晶体管和第二晶体管。所述第一晶体管的控制极与所述扫描信号端电连接，第一极与所述选择信号端电连接、第二极与第一节点电连接；所述第二晶体管的控制极与所述第一节点电连接，第一极与所述驱动晶体管电连接，第二极与所述发光器件电连接。
在一些实施例中，所述像素电路还包括数据写入子电路。所述数据写入子电路与所述扫描信号端、数据信号端和所述多个驱动晶体管的控制极电连接，被配置为在来自所述扫描信号的控制下，将来自所述数据信号端的数据信号传输至所述多个驱动晶体管的控制极。
在一些实施例中，所述数据写入子电路包括第三晶体管。所述第三晶体管的控制极与所述扫描信号端电连接，第一极与所述数据信号端电连接，第二极与所述多个驱动晶体管的控制极电连接。
在一些实施例中，像素电路，还包括数据写入子电路和至少一个补偿子电路。所述数据写入子电路与所述扫描信号端、数据信号端和所述多个驱动晶体管的第一极电连接，被配置为在来自所述扫描信号的控制下，将来自所述数据信号端的数据信号传输至所述多个驱动晶体管的第一极。所述至少一个补偿子电路中的每个补偿子电路，与所述扫描信号端、一个所述驱动晶体管的第二极和至少一个驱动晶体管的控制极电连接，被配置为在来自所述扫描信号的控制下，将所述驱动晶体管的第二极的电压信号传输至所述至少一个驱动晶体管的控制极。
在一些实施例中，所述像素电路包括一个补偿子电路，所述补偿子电路与所述多个驱动晶体管中的一个驱动晶体管的第二极，及每个驱动晶体管的控制极电连接。或者，所述像素电路包括多个补偿子电路，每个补偿子电路与一个驱动晶体管的第二极和控制极电连接。
在一些实施例中，所述据写入子电路包括第四晶体管，所述第四晶体管的控制极与所述扫描信号端电连接，第一极与所述数据信号端电连接，第二极与所述多个驱动晶体管的第一极电连接。所述补偿子电路包括第五晶体管，所述第五晶体管的控制极与所述扫描信号端电连接，第一极与一个所述驱动晶体管的第二极电连接，第二极与至少一个所述驱动晶体管的控制极电连接。
在一些实施例中，所述像素电路还包括发光控制子电路和初始化子电路。所述发光控制子电路与所述发光控制信号端、所述多个驱动晶体管、所述多个选通子电路和所述发光器件电连接，被配置为在来自所述发光控制信号端的发光控制信号的控制下，将所述像素电路导通。所述初始化子电路与初始化信号端、第二电压信号端、所述多个驱动晶体管的控制极和所述发光器件电连接，被配置为在来自所述初始化信号端的初始化信号的控制下，将来自所述第二电压信号端的第二电压信号传输至所述多个驱动晶体管的控制极和所述发光器件。
在一些实施例中，所述发光控制子电路包括第六晶体管和多个第七晶体管。所述第六晶体管的控制极与所述发光控制信号端电连接，第一极与第一电压信号端电连接，第二极与所述多个驱动晶体管的第一极电连接。每个第七晶体管的控制极与所述发光控制信号端电连接，第一极与一个选通子电路电连接，第二极与所述发光器件电连接。所述初始化子电路包括第八晶体管和第九晶体管，所述第八晶体管的控制极与所述初始化信号端电连接，第一极与所述第二电压信号端电连接，第二极与所述发光器件电连接。所述第九晶体管的控制极与所述初始化信号端电连接，第一极与所述第二电压信号端 电连接，第二极与所述多个驱动晶体管的控制极电连接。
在一些实施例中，所述多个驱动晶体管包括第一驱动晶体管和第二驱动晶体管，所述第一驱动晶体管的宽长比大于所述第二驱动晶体管的宽长比。所述多个选通子电路包括第一选通子电路和第二选通子电路，所述第一选通子电路与所述第一驱动晶体管电连接，被配置为在所述第一选通子电路导通的情况下，控制所述发光器件显示第一灰阶。所述第二选通子电路与所述第二驱动晶体管电连接，被配置为在所述第二选通子电路导通的情况下，控制所述发光器件显示第二灰阶。所述第一灰阶大于所述第二灰阶。
另一方面，还提供了一种显示面板。所述显示面板包括多个上述任一实施例中所述的像素电路和多个发光器件。每个发光器件与一个像素电路电连接。
在一些实施例中，所述像素电路包括第一选通子电路和第二选通子电路。所述多个发光器件中的至少部分发光器件包括第一子发光器件和第二子发光器件，所述第一选通子电路与所述第一子发光器件电连接，被配置为控制所述第一子发光器件显示第一灰阶；所述第二选通子电路与所述第二子发光器件电连接，被配置为控制所述第二子发光器件显示第二灰阶。
在一些实施例中，所述像素电路包括第一驱动晶体管和第二驱动晶体管，所述第一驱动晶体管的宽长比大于所述第二驱动晶体管的宽长比；所述第一选通子电路与所述第一驱动晶体管电连接，所述第二选通子电路与所述第二驱动晶体管电连接。所述第一子发光器件的发光区的面积，大于所述第二子发光器件的发光区的面积。
在一些实施例中，所述多个发光器件包括红光发光器件，所述红光发光器件包括所述第一子发光器件和所述第二子发光器件。
在一些实施例中，所述多个发光器件还包括多个发射其他颜色光线的发光器件。所述显示面板还包括多条相互绝缘的阴极信号线，发射相同颜色光线的多个发光器件与一条阴极信号线电连接，发射不同颜色光线的发光器件与不同的阴极信号线电连接。
在一些实施例中，多个所述像素电路排列为多列。所述显示面板还包括多条选择信号线。每条第一选择信号线与一列像素电路电连接，且每列像素电路与至少两条选择信号线电连接，每条选择信号线作为一个选择信号端。
又一方面，提供一种显示装置，包括上述任一实施例中所述的显示面板。
又一方面，提供一种像素电路的驱动方法，用于驱动上述任一实施例中所述的像素电路。其中，一个帧周期包括扫描阶段。所述驱动方法包括：在 所述扫描阶段，所述扫描信号端输出工作电压。与所述多个选通子电路电连接的多个选择信号端中的一者输出工作电压，其余选择信号输出截止电压。
在一些实施例中，所述像素电路包括第一驱动晶体管和第二驱动晶体管，所述第一驱动晶体管的宽长比大于所述第二驱动晶体管的宽长比。多个选通子电路包括第一选通子电路和第二选通子电路，所述第一选通子电路与所述第一驱动晶体管电连接，所述第二选通子电路与所述第二驱动晶体管电连接。所述驱动方法包括：在所述扫描阶段，在所述数据信号端输出高灰阶数据信号的情况下，所述第一选择信号端输出工作电压信号，所述第二选择信号端输出截止电压信号；在所述数据信号端输出低灰阶数据信号的情况下，所述第一选择信号端输出截止电压信号，所述第二选择信号端输出工作电压信号。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为根据一些实施例的显示装置的结构图；
图2为根据一些实施例的显示面板的结构图；
图3为根据一些实施例的像素电路的一种结构图；
图4为根据一些实施例的像素电路的另一种结构图；
图5为根据一些实施例的像素电路的又一种结构图；
图6为根据一些实施例的像素电路的又一种结构图；
图7为根据一些实施例的像素电路的又一种结构图；
图8为根据一些实施例的像素电路的又一种结构图；
图9为根据一些实施例的像素电路的又一种结构图；
图10为根据一些实施例的像素电路的又一种结构图；
图11为根据一些实施例的像素电路的又一种结构图；
图12为根据一些实施例的像素电路的一种控制时序图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他 实施例，都属于本公开保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义，均包括以下A、B和C的组合：仅A，仅B，仅C，A和B的组合，A和C的组合，B和C的组合，及A、B和C的组合。
本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。
另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
本公开所有实施例中采用的晶体管均可以为薄膜晶体管(Thin Film Transistor，简称：TFT)，或场效应管(Metal Oxide Semiconductor，简称：MOS)，或其他特性相同的器件，本公开实施例对此不做限定。
示例性地，晶体管可以为TFT。TFT可以采用a-Si工艺，氧化物(Oxide)半导体工艺、低温多晶硅(Low Temperature Poly-silicon，简称：LTPS)工艺、高温多晶硅(High Temperature Poly-silicon，简称：HTPS)工艺制备。本公开的实施例对此不作限定。
本公开的实施例对晶体管的类型不做限定。晶体管可以为N型晶体管，也可以为P型晶体管，可以为增强型晶体管，也可以为耗尽型晶体管。在本公开的实施例中，以所有晶体管为P型晶体管为例，对本申请进行示例性地 说明。P型晶体管在低电平电压信号作用下导通，在高电平电压信号作用下关断；即P型晶体管的工作电压为低电平电压，关断电压为高电平电压。
在本公开的实施例中，晶体管的栅极为控制极，同时，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。此时，晶体管的第一极可以为晶体管的源极(Source)和漏极(Drain)中的一者，第二极可以为晶体管的源极和漏极中的另一者。由于晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。
本公开实施例中的电容器可以是通过工艺制程单独制作的电容器件，例如通过制作专门的电容电极来实现电容器件，该电容器的各个电容电极(第一极板和第二极板)可以通过金属层、半导体层(例如掺杂多晶硅)等实现。电容也可以是晶体管之间的寄生电容，或者通过晶体管本身与其他器件、线路来实现，又或者利用电路自身线路之间的寄生电容来实现。
上述各个晶体管还可以包括至少一个与各个晶体管分别并联的开关管。本公开实施例中仅仅是对像素驱动电路和栅极驱动电路的举例说明，其它与像素驱动电路和栅极驱动电路功能相同的结构不再一一赘述，但都应当属于本公开的保护范围。
本公开实施例中的“第一节点”、“第二节点”等并非表示实际存在的部件，而是表示电路图中相关电连接的汇合点，也就是说，这些节点是由电路图中相关电连接的汇合点等效而成的节点。
本公开的一些实施例公开了一种显示装置1000，参阅图1，图1为显示装置1000(比如手机)的一种结构图，显示装置1000可以是显示不论运动(例如视频)还是固定(例如静止图像)的且不论文字还是的图像的任何装置。
示例性地，该显示装置1000可以为电视机、笔记本电脑、平板电脑、手机、个人数字助理(Personal Digital Assistant，简称PDA)、导航仪、可穿戴设备、增强现实(Augmented Reality，简称AR)设备、虚拟现实(Virtual Realit，简称VR)设备等任何具有显示功能的产品或者部件。
在一些实施例中，显示装置1000也可以为电致发光显示装置或光致发光显示装置。在该显示装置为电致发光显示装置的情况下，电致发光显示装置可以为有机电致发光显示装置(Organic Light-Emitting Diode，简称OLED)或量子点电致发光显示装置(Quantum Dot Light Emitting Diodes，简称QLED)。在该显示装置为光致发光显示装置的情况下，光致发光显示装置可以为量子点光致发光显示装置；此外，显示装置还可以为Mini-LED显示装置或Micro LED显示装置等。本公开的实施例对此不做 具体限定。
在一些实施例中，参阅图2，显示装置1000可以包括显示面板1100、设置于显示面板1100上的驱动芯片(Source Driver IC，简称SD IC)1200和与显示面板1100电连接的驱动电路板1300(Source PCB，简称S PCB)。驱动芯片1200也可以为数据驱动电路，驱动电路板1300可以包括时序控制器(Timing Controller，简称TCON)(图中未示出)，电源管理芯片DC/DC(图中未示出)和可调电阻分压电路(生成Vcom)(图中未示出)等驱动电路等。
显示面板1100包括显示区AA和至少位于显示区一侧的周边区BB。其中，图2中以周边区BB环绕显示区AA为例进行展示。
显示区AA包括多个子像素P。多个子像素P排列成多行和多列，每行包括沿第一方向X(图2中的水平方向)排列的多个子像素P，每列包括多个沿第二方向(图2中的竖直方向)排列的多个子像素P。每个子像素P包括像素电路100和发光器件EL。
降低像素电路100的功耗，提升发光器件EL的功耗占比，是目前降低显示面板1100功耗问题的一个主要研究方向。但是，相关技术中，像素电路100至少包括一个驱动晶体管，显示面板1100工作过程中，根据施加于驱动晶体管上的电压大小，像素电路100向发光器件EL输入驱动电流，进而使发光器件EL进行发光。受限于驱动芯片1200的电压控制精度，像素电路100中，驱动晶体管上的电压调节范围不能无限制减小，驱动晶体管的分压不能进一步减小，导致不能进一步降低像素电路100的功耗占比。
示例性地，驱动芯片1200的电压控制精度为10μV(毫伏)，设计子像素P可以显示256灰阶，这样，驱动晶体管的控制极的电压调压范围不低于(256×10)μV＝2.56V，驱动晶体管的分压较大，导致像素电路100的功耗占比(相较于显示面板的100的整体功耗)较高，不利于降低显示面板1100的功耗。
为了解决上述问题，参阅图3，本公开的实施例提供了一种像素电路100。像素电路100包括多个驱动晶体管DTFT和多个选通子电路10。
其中，多个驱动晶体管DTFT的控制极能够接收控制信号。多个驱动晶体管DTFT被配置为在控制信号的控制下，输出不同大小的驱动电流。即多个驱动晶体管DTFT的电流输出能力不同，在相同的控制信号的控制下，每个驱动晶体管DTFT输出的驱动电流的大小不同。图3中仅示例性地展示了两个驱动晶体管，同时，为了将多个驱动晶体管DTFT进行区分，对多个驱动晶体管DTFT按照数字顺序依次编号为DTFT1、DTFT2、…、DTFTn。
可以理解的是，下文中“多个驱动晶体管DTFT”是指像素电路100所包括的全部驱动晶体管DTFT。
在一些实施例中，多个驱动晶体管DTFT的宽长比(W/L)不同。即形成驱动晶体管DTFT的沟道的宽度与沟道长度的比值不同。驱动晶体管DTFT的宽长比越大，其宽长比越大，电流输出能力越大，即在相同控制信号的控制下，输出的驱动电流的大小越大。
多个选通子电路10中，每个选通子电路10与一个选择信号端DT、扫描信号端Gata、一个驱动晶体管DTFT及发光器件EL电连接。选通子电路被配置为在来自扫描信号端Gata的扫描信号和来自选择信号端DT的选择信号的控制下导通，以将来自所连接的驱动晶体管DTFT的驱动电流传输至发光器件EL。其中，在一个帧周期内，与多个选通子电路10电连接的多个选择信号端DT中的一个输出选择信号。
示例性地，如图2所示，显示面板1100还包括位于周边区的栅极驱动电路200，以及多条栅线GL，栅极驱动电路200通过至少一条栅线GL与一行像素电路100电连接，每条栅线GL作为一个像素电路100的扫描信号端Gata。
本公开的实施例提供的像素电路100，在多个驱动晶体管DTFT的控制极接收相同的控制信号时，多个驱动晶体管DTFT可以输出多个不同大小的驱动电流。并且通过控制不同选择信号端输出选择信号，可以将上述不同大小的驱动电流输入发光器件EL，在不同的选通子电路10导通时，发光器件EL能够显示不同的灰阶。即像素电路100在相同的控制信号、和不同的选择信号的控制下，能够驱动发光器件EL显示不同的灰阶。基于此，在不改变驱动芯片的电压控制精度和发光器件的显示灰阶范围的情况下，能够降低驱动晶体管DTFT的控制极的控制信号的调节范围(电压调节范围)，进而降低像素电路100中驱动晶体管DTFT的分压，降低像素电路100的功耗占比，降低像素电路100的功耗，以及降低显示面板1100和显示装置1000的功耗。
示例性地，像素电路100包括两个驱动晶体管DTFT和两个选通子电路10，两个驱动晶体管DTFT的控制极在一个控制信号(电压信号)的控制下，可以通过两个选通子电路10驱动发光器件EL实现两个灰阶的显示。比如驱动芯片的电压控制精度为10μV(毫伏)，设计子像素可以显示256灰阶，则两个驱动晶体管DTFT的控制极的调压范围最小可以为((256/2)×10μV)＝1.28V。
在一些实施例中，参阅图4，选通子电路10包括第一晶体管T10和第二晶体管T20。第一晶体管T10的控制极与扫描信号端Gata电连接，第一极与 一个选择信号端DT(第一选择信号端DT1)电连接，第二极与第一节点N10电连接。第一晶体管T10被配置为在来自扫描信号端的扫描信号的控制下，将来自选择信号端DT的选择信号传输至第一节点N10。
第二晶体管T20的控制极与第一节点N10电连接，第一极与一个驱动晶体管DTFT电连接，第二极与发光器件EL电连接。第二晶体管T20被配置为在第一节点N10的电压的控制下，将来自驱动晶体管DTFT的驱动电流传输至发光器件EL。
驱动晶体管DTFT工作过程中可能会发生阈值电压Vth漂移，因此，需要对像素电路100的阈值电压进行补偿。常见的像素电路补偿包括外部补偿和内部补偿。可以理解的是，两种补偿方式为本领域常规技术，本申请不做过多介绍。
在一些实施例中，在像素电路100采用外部补偿时，参阅图5，像素电路100还可以包括数据写入子电路20。数据写入子电路与扫描信号端Gata、数据信号端Data和多个驱动晶体管DTFT的控制极电连接。数据写入子电路20被配置为在来自扫描信号端Gata的扫描信号的控制下，将来自数据信号端的数据信号传输至驱动晶体管的控制极。这样，多个驱动晶体管DTFT的控制极接收的控制信号即为数据信号端Data输入的数据信号。根据数据信号端Data写入驱动晶体管DTFT的控制极的信号，驱动晶体管DTFT输出相应的驱动电流，进而实现全灰阶显示。
数据写入子电路20与多个驱动晶体管DTFT的控制极电连接，可以理解为多个驱动晶体管DTFT的控制极彼此电连接，这样，数据写入子电路20可以在扫描阶段T2(参见下文)将数据信号同步传输至多个驱动晶体管DTFT的多个控制极。
参阅图6，数据写入子电路20可以包括第三晶体管T30，第三晶体管T30的控制极与扫描信号控制端Gata电连接，第一端与数据信号端Data电连接，第二极与多个驱动晶体管DTFT的控制极电连接。第三晶体管T30被配置为在来自扫描信号端Gata的扫描信号的控制下，将来自数据信号端Data的数据信号传输至多个驱动晶体管DTFT的控制极。
在一些实施例中，参阅图5，像素电路100还可以包括储能子电路30，储能子电路30与多个驱动晶体管DTFT的控制极、以及第一电压信号端VDD电连接，被配置为维持多个驱动晶体管DTFT的控制极的电位，降低驱动晶体管DTFT的控制极发生漏电的风险。其中，第一电压信号端VDD可以为电源电压信号端，用于向驱动晶体管DTFT的第一极传输电源电压信号。
在一些实施例中，参阅图6，储能子电路30包括存储电容器Cst，存储电容器Cst的一个极板与多个驱动晶体管DTFT的控制极电连接，另一个极板与第一电压信号端电连接。
在一些实施例中，在像素电路100采用内部补偿时，参阅图7，像素电路100还可以包括数据写入子电路20和至少一个补偿子电路40。其中，图7中像素电路100包括一个补偿子电路40。此时，驱动晶体管DTFT的控制极接收的控制信号可以为数据信号(Vdata)+Vth(驱动晶体管的阈值电压)。
数据写入子电路20与扫描信号端Gata、数据信号端Data和多个驱动晶体管DTFT的第一极电连接。数据写入子电路20被配置为在来自扫描信号端Gata的扫描信号的控制下，将来自数据信号端Data的数据信号传输至多个驱动晶体管的第一极(第二节点N20)。
示例性地，参阅图8，数据写入子电路20可以包括第四晶体管T40，第四晶体管T40的控制极与扫描信号端Gata电连接，第一极与数据信号端Data电连接，第二极与多个驱动晶体管DTFT的第一极电连接。
至少一个补偿子电路40中的每个补偿子电路与扫描信号端Gata、一个驱动晶体管DTFT的第二极和至少一个驱动晶体管DTFT的控制极电连接，被配置为在来自扫描信号端Gata的控制下，将驱动晶体管DTFT的第二极的电压信号传输至至少一个驱动晶体管DTFT的控制极。
可以理解的是，虽然多个驱动晶体管DTFT的宽长比(W/L)不同，但是多个驱动晶体管DTFT的阈值电压Vth可以相等或者不等。因此，在多个驱动晶体管DTFT的阈值电压Vth相等的情况下，可以通过一个或者多个补偿子电路40，对多个驱动晶体管DTFT的阈值电压进行补偿；在多个驱动晶体管DTFT的阈值电压Vth不等的情况下，可以通过多个补偿子电路40，分别对多个驱动晶体管DTFT的阈值电压进行补偿。
示例性地，在多个驱动晶体管DTFT的阈值电压Vth相等，且像素电路100包括一个补偿子电路40的情况下，参阅图7和图8，补偿子电路40与多个驱动晶体管DTFT中的一个驱动晶体管DTFT的第二极，及每个驱动晶体管DTFT的控制极电连接。
示例性地，在多个驱动晶体管DTFT的阈值电压Vth不等，且像素电路100包括多个补偿子电路40的情况下，参阅图9和图10，多个补偿子电路40的数量可和多个驱动晶体管DTFT的数量相同，且每个补偿子电路40与一个驱动晶体管DTFT对应。每个补偿子电路40与对应的驱动晶体管DTFT的第二极和控制极电连接。
补偿子电路40包括第五晶体管T50，第五晶体管T50的控制极与扫描信号端Gata电连接，第一极与一个驱动晶体管DTFT的第二极电连接，第二极与至少一个驱动晶体管DTFT的控制极电连接。
示例性地，在像素电路100包括一个补偿子电路40的情况下，参阅图8，像素电路100可以包括一个第五晶体管T50。第五晶体管T50的控制极与扫描信号端Gata电连接，第一极与多个驱动晶体管DTFT中其中一个驱动晶体管DTFT的第二极电连接，第二极与多个驱动晶体管DTFT中的每个驱动晶体管DTFT的控制极电连接。
基于此，多个驱动晶体管DTFT的控制极相互电连接。这样，通过数据写入子电路20写入第二节点N20的数据信号，然后传输至多个驱动晶体管DTFT的第二极，由于多个驱动晶体管DTFT的阈值电压Vth相等，因此传输至多个驱动晶体管DTFT的第二极的电压相等，且均为Vdata(数据信号)+Vth(阈值电压)。然后其中一个驱动晶体管DTFT第二极的电压通过第五晶体管T50传输至多个驱动晶体管DTFT的控制极，且传输至多个驱动晶体管DTFT的控制极的电压均为Vdata+Vth。即通过一个第五晶体管T50将数据信号和驱动晶体管DTFT的阈值电压写入多个驱动晶体管DTFT的控制极。
示例性地，在像素电路100包括多个补偿子电路40的情况下，参阅图9和图10，像素电路100包括多个第五晶体管T50。每个第五晶体管T50与一个驱动晶体管DTFT对应。且每个第五晶体管T50的控制极与扫描信号端Gata电连接，第一极与对应驱动晶体管DTFT的第二极电连接，第二极与对应驱动晶体管DTFT的控制极电连接。
在一些实施例中，参阅图7和图8，像素电路100还包括储能子电路30、发光控制子电路50和初始化子电路60。
储能子电路30与多个驱动晶体管DTFT的控制极以及第一电压信号端VDD电连接，被配置为维持驱动晶体管DTFT的控制极的电压，降低驱动晶体管DTFT的控制极的漏电流。
示例性地，参阅图8，储能子电路30包括储能电容器Cst，储能电容器Cst的一个极板与第一电压信号端VDD电连接，另一个极板与多个驱动晶体管DTFT的控制极电连接。
可以理解的是，参阅图9和图10，在像素电路100包括多个补偿子电路40的情况下，像素电路100也包括多个储能子电路30，每个储能子电路30与一个驱动晶体管DTFT对应。
参阅图7和图9，发光控制子电路50与发光控制信号端EM、多个驱动 晶体管DTFT、多个选通子电路10和发光器件EL电连接，被配置为在来自发光控制信号端EM的发光控制信号的控制下，将像素电路100导通。示例性地，参阅图2，显示面板包括多条发光控制信号线EM，每条发光控制信号线作为一个发光控制信号端EM。
示例性地，参阅图8和图10，发光控制子电路50包括第六晶体管T60和至少一个第七晶体管T70。第六晶体管T60的控制极与发光控制信号端EM电连接，第一极与第一电压信号端VDD电连接，第二极与多个驱动晶体管DTFT的第一极电连接。第七晶体管T70的控制极与发光控制信号端EM电连接，第一极与至少一个选通子电路10(第二晶体管T20的第二极)电连接，第二极与发光器件EL电连接。
示例的，如图8所示，发光控制子电路50包括一个第七晶体管T70，一个第七晶体管T70的控制极与每个第一晶体管T10的第二极电连接。
示例的，如图10所示，发光控制子电路50包括多个第七晶体管T70，每个第七晶体管T70的控制极与一个第一晶体管T10的第二极电连接。
在发光控制子电路50包括多个第七晶体管T70的情况下，第七晶体管T70还可以设置于驱动晶体管DTFT和选通子电路10之间，这样，第七晶体管T70的控制极与发光控制信号端EM电连接，第一极与驱动晶体管DTFT的第二极电连接，第二极与选通子电路10(第二晶体管T20的第一极)电连接。
在一些实施例中，参阅图7和图9，初始化子电路60与初始化信号端Rst、第二电压信号端Vint、多个驱动晶体管DTFT的控制极和发光器件EL(阳极)电连接，被配置为在来自初始化信号端Rst的初始化信号的控制下，将来自第二电压信号端Vint的第二电压信号传输至多个驱动晶体管的控制极和发光器件。
示例性地，参阅图8和图10，初始化子电路60可以包括第八晶体管T80和第九晶体管T90。其中，第八晶体管T80的控制极与初始化信号端Rst电连接，第一极与第二电压信号端Vint电连接，第二极与多个驱动晶体管DTFT的控制极电连接，被配置为在来自初始化信号端Rst的初始化信号的控制下，将来自第二电压信号端Vint的第二电压信号传输至多个驱动晶体管DTFT的控制极。第九晶体管T90的控制极与初始化信号端Rst电连接，第一极与第二电压信号端Vint电连接，第二极与发光器件EL的阳极电连接，被配置为在来自初始化信号端Rst的初始化信号的控制下，将来自第二电压信号端Vint的第二电压信号传输至发光器件EL的阳极。
在一些实施例中，参阅图11，图11以像素电路100包括两个驱动晶体管DTFT和两个选通子电路10为例，对本公开的实施例进行介绍。多个驱动晶体管DTFT包括第一驱动晶体管DTFT1和第二驱动晶体管DTFT2，第一驱动晶体管DTFT的宽长比大于第二驱动晶体管DTFT2的宽长比，即第一驱动晶体管DTFT的开态电流大于第二驱动晶体管DTFT2的开态电流。
多个选通子电路10包括第一选通子电路101和第二选通子电路102，第一选通子电路101与第一选择信号端DT1、扫描信号端Gata、以及第一驱动晶体管DTFT1的第二极电连接，被配置为在来自扫描信号端Gata的扫描信号和来自第一选择信号端DT1的第一选择信号的控制下导通，将第一驱动晶体管DTFT1输出的驱动电流传输至发光器件EL，使控制发光器件EL显示第一灰阶。第二选通子电路102与第二选择信号端DT2、扫描信号端Gata、以及第二驱动晶体管DTFT2的第二极电连接，被配置为在来自扫描信号端Gata的扫描信号和来自第二选择信号端DT2的第二选择信号的控制下导通，将第二驱动晶体管DTFT2输出的驱动电流传输至发光器件EL，使控制发光器件EL显示第二灰阶。其中，第一灰阶大于第二灰阶。
可以理解的是，上述实施例仅为一种特定实施例，而非唯一的实施例。比如，像素电路100可以包括三个、四个或者更多数量的驱动晶体管DTFT。两个驱动晶体管DTFT有利于降低像素电路100的体积，提升显示面板的像素密度。
本公开的以下实施例中，均以像素电路100包括第一驱动晶体管DTFT1、第二驱动晶体管DTFT2、第一选通子电路101和第二选通子电路102为例进行说明。
在一些实施例中，参阅图11，多个发光器件EL中的至少部分发光器件EL包括第一子发光器件EL1和第二子发光器件EL2，第一选通子电路101与第一子发光器件EL1电连接，被配置为控制第一子发光器件EL1显示第一灰阶；第二选通子电路102与第二子发光器件EL2电连接，被配置为控制第二子发光器件EL2显示第二灰阶。这样，可以通过第一子发光器件EL1和第二子发光器件EL2分别显示高灰阶和低灰阶，进而降低发光器件因节温升高导致短期残像的风险，提升显示面板1100的显示效果。
可以理解的是，发光器件EL为电流驱动型发光元件，在发光器件EL长时间发光，或者显示高灰阶后，发光器件EL的温度会升高(节温升高)，温度升高导致发光器件EL的发光效率降低，在发光器件切换为显示低灰阶的情况下，可能出现实际发光亮度低于设定亮度(对应灰阶值正常显示状态下的 亮度)的情况，尤其是在不同发光器件EL，以不同高灰阶和低灰阶同时切换至相同中间灰阶时，可能会不同发光器件EL显示相同灰阶但是实际亮度具有差异的现象，即短期残像问题。本公开的实施例中，可以通过第一子发光器件EL1显示低灰阶，第二子发光器件EL2显示高灰阶，即高灰阶和低灰阶通过两个不同的子发光器件实现，这样，可以降低由于节温上升导致的短期残像问题。
示例性地，在第一驱动晶体管DTFT1的宽长比大于第二驱动晶体管DTFT2的宽长比的情况下，在相同的控制信号的作用下，第一驱动晶体管DTFT1输出的驱动电流，大于第二驱动晶体管DTFT输出的驱动电流。基于此，可以设定第一子发光器件EL1显示高灰阶，第二子发光器件EL2显示低灰阶。
发光器件EL(包括第一发光器件EL1和第二发光器件EL2)均为电流驱动型发光元件，在高电流密度下，发光器件EL的发光效率较高，在低电流密度下，发光器件EL的发光效率较低。因此，在一些实施例中，第一子发光器件EL1的发光区的面积，大于第二子发光器件EL2的发光区的面积，这样，可以提升第二子发光器件EL2的电流密度，提升第二子发光器件EL2的发光效率。
示例性地，可以通过降低第二子发光器件EL2的开口大小来降低第二子发光器件EL2的发光面积，或者通过缩小第二子发光器件EL2的多量子阱层额面积，或者缩小第二子发光器件EL2的电极(P电极)的面积等方式来降低第二子发光器件EL2的发光面积，本公开的实施例对此不作具体限定。
在一些实施例中，多个发光器件EL可以包括发生红色光线的红光发光器件、发射绿色光线的绿光发光器件以及发射蓝色光线的蓝光发光器件。其中，红光发光器件的发光效率受节温影响较大，基于此，红光发光器件包括第一子发光器件EL1和第二子发光器件EL2，这样，可以提升红光发光器件的发光效率，降低红光发光器件产生短期残像的风险。此时，与红光发光器件对应的子像素P的等效电路图如图11所示。
可以理解的是，绿光发光器件和蓝光发光器件的发光效率受节温影响较小，因此，每个子像素中绿光发光器件和蓝光发光器件可以采用一个发光器件，或者也可以分别设置第一子发光器件EL1和第二子发光器件EL2。在绿光发光器件和蓝光发光器件包括一个发光器件的情况下，对应的子像素的等效电路图如图8所示。
在一些实施例中，为了进一步降低显示面板1100的功耗，显示面板1100 还包括多条相互绝缘的阴极信号线VSS，多条阴极信号线VSS可以传输不同电压值的阴极电压信号。发射不同光线的发光器件EL与不同的阴极信号线VSS电连接。本公开的实施例对不同阴极信号线传输的阴极信号的具体电压值不做具体限定。
示例性地，在发光器件EL包括红光发光器件、绿光发光器件和蓝光发光器件的情况下，显示面板1100可以包括第一阴极信号线、第二阴极信号线和第三阴极信号线(图中未示出)，多个红光发光器件与第一阴极信号线电连接，多个绿光发光器件与第二阴极信号线电连接，多个蓝光发光器件与第三阴极信号线电连接。
本公开的另一些实施例中，还提供了一种像素电路100的驱动方法，用于驱动上述任一实施例中的像素电路100。参阅图12，一个帧周期可以包括初始化阶段T1、扫描阶段T2和发光阶段T3。
本公开的实施例中，以图8所示像素电路100或图10所示像素电路100为例，对本公开实施例提供的像素电路的驱动方法进行详细描述，可以理解的是，该驱动方法可以通过适应性的调整，应用于本公开实施例提供的其他不同像素电路中。本公开的实施例对此不做一一列举。参阅图11和图12，在一些实施例中，驱动方法包括：
在初始化阶段T1，初始化信号端Rst输出工作电压信号(低电平电压信号)，其余信号端(发光控制信号端EM、扫描信号端Gata、数据信号端Data、第一选择信号端DT1和第二选择信号端DT2)输出截止电压信号(高电平电压信号)。
初始化子电路60所包括的第八晶体管T80和第九晶体管T90打开，第八晶体管T80和第九晶体管T90分别将来自第二电压信号端Vint的第二电压信号传输至多个驱动晶体管DTFT的控制极以及发光器件EL的阳极，对多个驱动晶体管DTFT的控制极以及发光器件EL的阳极进行初始化，进而擦除上一个帧周期写入对应节点的电压信号。
在扫描阶段T2，扫描信号端Gata输出工作电压。与多个选通子电路10电连接的多个选择信号端DT中的一者输出工作电压，其余选择信号端输出截止电压。
数据信号端Data同步输出数据信号，扫描信号端Gata输出工作电压，可以将数据写入子电路20包括的第四晶体管T40、以及补偿子电路40所包括第五晶体管T50打开。数据写入子电路20和补偿子电路40将数据信号传输至多个驱动晶体管DTFT的控制极。
扫描信号端Gata和其中一个选择信号端DT输出工作电压信号，比如，第一选择信号端DT1输出工作电压信号。这样，在来自扫描信号端Gata的扫描信号的控制下，第一选通子电路101的第二晶体管T20打开，来自第一选择信号端DT1的第一选择信号传输至第一选通子电路101的第一节点N10。第一选通子电路101的第二晶体管T20导通。
可以理解的是，扫描信号同时将第二选通子电路102的第一晶体管T10打开，但是由于第二选择信号端DT2输出的为截止电压，因此第二选通子电路102的第二晶体管T20保持关闭。
这样，在一个帧周期内，仅一个选通子电路10(第一选通子电路101)导通，以使发光器件EL显示对应的灰阶。
示例性地，数据信号端Data输出高灰阶数据信号的情况下，第一选择信号端DT1输出工作电压信号，第二选择信号端DT2输出截止电压信号。在数据信号端Data输出低灰阶数据信号的情况下，第一选择信号端DT1输出截止电压信号，第二选择信号端DT2输出工作电压信号。
在发光阶段T3，发光控制信号端EM输出工作电压，第六晶体管T60和第七晶体管T70导通。像素电路100导通，对应的发光器件EL发光。
示例性地，在数据信号端Data输出高灰阶数据的情况下，第一选择信号端DT1输出工作电压，第一选通子电路101的第二晶体管T20导通，第一选通子电路101将第一驱动晶体管DTFT1输出的驱动电流传输至第一子发光器件EL1，第一子发光器件EL1显示高灰阶。反之，在数据信号端Data输出低灰阶数据的情况下，第二选通子电路102将第二驱动晶体管DTFT2的输出的驱动电流传输至第二子发光器件EL2，第二子发光器件EL2显示低灰阶。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (20)

  1. 一种像素电路，包括：
    多个驱动晶体管，所述多个驱动晶体管的控制极接收控制信号；所述多个驱动晶体管被配置为在所述控制信号的控制下，输出不同大小的驱动电流；
    多个选通子电路，每个选通子电路与一个选择信号端、扫描信号端、一个驱动晶体管及发光器件电连接，所述选通子电路被配置为在来自所述扫描信号端的扫描信号和来自所述选择信号端的选择信号的控制下导通，将来自所连接的驱动晶体管的驱动电流传输至所述发光器件；
    其中，在一个帧周期内，与所述多个选通子电路电连接的多个选择信号端中的一个输出所述选择信号。
  2. 根据权利要求1所述的像素电路，其中，所述多个驱动晶体管的宽长比不同。
  3. 根据权利要求1或2所述的像素电路，其中，所述选通子电路包括：
    第一晶体管，所述第一晶体管的控制极与所述扫描信号端电连接，第一极与一个所述选择信号端电连接，第二极与第一节点电连接；
    第二晶体管，所述第二晶体管的控制极与所述第一节点电连接，第一极与所述驱动晶体管电连接，第二极与所述发光器件电连接。
  4. 根据权利要求1～3中任一项所述的像素电路，还包括：
    数据写入子电路，与所述扫描信号端、数据信号端和所述多个驱动晶体管的控制极电连接，被配置为在来自所述扫描信号的控制下，将来自所述数据信号端的数据信号传输至所述多个驱动晶体管的控制极。
  5. 根据权利要求4所述的像素电路，其中，所述数据写入子电路包括：
    第三晶体管，所述第三晶体管的控制极与所述扫描信号端电连接，第一极与所述数据信号端电连接，第二极与所述多个驱动晶体管的控制极电连接。
  6. 根据权利要求1～3中任一项所述的像素电路，还包括：
    数据写入子电路，与所述扫描信号端、数据信号端和所述多个驱动晶体管的第一极电连接，被配置为在所述扫描信号的控制下，将来自所述数据信号端的数据信号传输至所述多个驱动晶体管的第一极；
    至少一个补偿子电路，每个补偿子电路与所述扫描信号端、一个所述驱动晶体管的第二极和至少一个驱动晶体管的控制极电连接，被配置为在所述扫描信号的控制下，将所述驱动晶体管的第二极的电压信号传输至所述至少一个驱动晶体管的控制极。
  7. 根据权利要求6所述的像素电路，其中，所述像素电路包括一个补偿子电路，所述补偿子电路与所述多个驱动晶体管中的一个驱动晶体管的第二 极，及每个驱动晶体管的控制极电连接；
    或者，所述像素电路包括多个补偿子电路，每个补偿子电路与一个驱动晶体管的第二极和控制极电连接。
  8. 根据权利要求6或7所述的像素电路，其中，
    所述据写入子电路包括第四晶体管，所述第四晶体管的控制极与所述扫描信号端电连接，第一极与所述数据信号端电连接，第二极与所述多个驱动晶体管的第一极电连接；
    所述补偿子电路包括第五晶体管，所述第五晶体管的控制极与所述扫描信号端电连接，第一极与一个所述驱动晶体管的第二极电连接，第二极与至少一个所述驱动晶体管的控制极电连接。
  9. 根据权利要求1～8中任一项所述的像素电路，还包括：
    发光控制子电路，与发光控制信号端、所述多个驱动晶体管、所述多个选通子电路和所述发光器件电连接，被配置为在来自所述发光控制信号端的发光控制信号的控制下，将所述像素电路导通；
    初始化子电路，与初始化信号端、第二电压信号端、所述多个驱动晶体管的控制极和所述发光器件电连接，被配置为在来自所述初始化信号端的初始化信号的控制下，将来自所述第二电压信号端的第二电压信号传输至所述多个驱动晶体管的控制极和所述发光器件。
  10. 根据权利要求9所述的像素电路，其中，
    所述发光控制子电路包括第六晶体管和多个第七晶体管；所述第六晶体管的控制极与所述发光控制信号端电连接，第一极与第一电压信号端电连接，第二极与所述多个驱动晶体管的第一极电连接；所述第七晶体管的控制极与所述发光控制信号端电连接，第一极与所述选通子电路电连接，第二极与所述发光器件电连接；
    所述初始化子电路包括第八晶体管和第九晶体管，所述第八晶体管的控制极与所述初始化信号端电连接，第一极与所述第二电压信号端电连接，第二极与所述发光器件电连接；所述第九晶体管的控制极与所述初始化信号端电连接，第一极与所述第二电压信号端电连接，第二极与所述多个驱动晶体管的控制极电连接。
  11. 根据权利要求1～10中任一项所述的像素电路，其中，
    所述多个驱动晶体管包括第一驱动晶体管和第二驱动晶体管，所述第一驱动晶体管的宽长比大于所述第二驱动晶体管的宽长比；
    所述多个选通子电路包括第一选通子电路和第二选通子电路，所述第一 选通子电路与所述第一驱动晶体管的第二极电连接，被配置为在所述第一选通子电路导通的情况下，控制所述发光器件显示第一灰阶；所述第二选通子电路与所述第二驱动晶体管的第二极电连接，被配置为在所述第二选通子电路导通的情况下，控制所述发光器件显示第二灰阶；所述第一灰阶大于所述第二灰阶。
  12. 一种显示面板，包括：
    多个如权利要求1～11中任一项所述的像素电路；
    多个发光器件，每个发光器件与一个像素电路电连接。
  13. 根据权利要求12所述的显示面板，其中，所述像素电路包括第一选通子电路和第二选通子电路；
    所述多个发光器件中的至少部分发光器件包括第一子发光器件和第二子发光器件，所述第一选通子电路与所述第一子发光器件电连接，被配置为控制所述第一子发光器件显示第一灰阶；所述第二选通子电路与所述第二子发光器件电连接，被配置为控制所述第二子发光器件显示第二灰阶。
  14. 根据权利要求13所述的显示面板，其中，所述像素电路包括第一驱动晶体管和第二驱动晶体管，所述第一驱动晶体管的宽长比大于所述第二驱动晶体管的宽长比；所述第一选通子电路与所述第一驱动晶体管电连接，所述第二选通子电路与所述第二驱动晶体管电连接；
    所述第一子发光器件的发光区的面积，大于所述第二子发光器件的发光区的面积。
  15. 根据权利要求13所述的显示面板，其中，所述多个发光器件包括红光发光器件，所述红光发光器件包括所述第一子发光器件和所述第二子发光器件。
  16. 根据权利要求13所述的显示面板，其中，所述多个发光器件还包括多个发射其他颜色光线的发光器件；
    所述显示面板还包括多条相互绝缘的阴极信号线，发射相同颜色光线的多个发光器件与一条阴极信号线电连接，发射不同颜色光线的发光器件与不同的阴极信号线电连接。
  17. 根据权利要求12～16中任一项所述的显示面板，其中，多个所述像素电路排列为多列；所述显示面板还包括：
    多条选择信号线，每条第一选择信号线与一列像素电路电连接，且每列像素电路与至少两条选择信号线电连接，每条选择信号线作为一个选择信号端。
  18. 一种显示装置，包括如权利要求12～17中任一项所述的显示面板。
  19. 一种像素电路的驱动方法，用于驱动如权利要求1～11中任一项所述的像素电路，一个帧周期包括扫描阶段；所述驱动方法包括：
    在所述扫描阶段，所述扫描信号端输出工作电压，与所述多个选通子电路电连接的多个选择信号端中的一者输出工作电压，其余选择信号端输出截止电压。
  20. 根据权利要求19所述的驱动方法，其中，所述像素电路包括第一驱动晶体管和第二驱动晶体管，所述第一驱动晶体管的宽长比大于所述第二驱动晶体管的宽长比；多个选通子电路包括第一选通子电路和第二选通子电路，所述第一选通子电路与所述第一驱动晶体管电连接，所述第二选通子电路与所述第二驱动晶体管电连接；所述驱动方法包括：
    在所述扫描阶段，在所述数据信号端输出高灰阶数据信号的情况下，所述第一选择信号端输出工作电压信号，所述第二选择信号端输出截止电压信号；在所述数据信号端输出低灰阶数据信号的情况下，所述第一选择信号端输出截止电压信号，所述第二选择信号端输出工作电压信号。
CN202280001764.5A 2022-06-14 2022-06-14 像素电路及其驱动方法、显示面板和显示装置 Pending CN117836838A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/098718 WO2023240457A1 (zh) 2022-06-14 2022-06-14 像素电路及其驱动方法、显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN117836838A true CN117836838A (zh) 2024-04-05

Family

ID=89076599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280001764.5A Pending CN117836838A (zh) 2022-06-14 2022-06-14 像素电路及其驱动方法、显示面板和显示装置

Country Status (3)

Country Link
US (1) US20230402001A1 (zh)
CN (1) CN117836838A (zh)
WO (1) WO2023240457A1 (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7737925B2 (en) * 2002-12-04 2010-06-15 Koninklijke Philips Electronics N.V. Active matrix pixel cell with multiple drive transistors and method for driving such a pixel
CN105513534B (zh) * 2016-02-04 2017-12-01 京东方科技集团股份有限公司 一种像素结构、显示装置及驱动方法
CN111429834B (zh) * 2019-01-08 2021-08-20 群创光电股份有限公司 电子装置及驱动电路
US10593271B1 (en) * 2019-01-09 2020-03-17 Mikro Mesa Technology Co., Ltd. Micro light-emitting diode driving circuit and display using the same
CN110299107B (zh) * 2019-06-28 2021-01-29 上海天马有机发光显示技术有限公司 一种有机发光显示面板及有机发光显示装置
CN110491334B (zh) * 2019-08-30 2021-07-23 上海中航光电子有限公司 像素电路、像素电路的驱动方法、显示面板和显示装置
WO2021147086A1 (zh) * 2020-01-23 2021-07-29 京东方科技集团股份有限公司 显示基板及其驱动方法、显示装置
CN113327541A (zh) * 2020-02-28 2021-08-31 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
CN115241254A (zh) * 2020-07-28 2022-10-25 武汉天马微电子有限公司 一种显示面板及显示装置
CN114446223A (zh) * 2022-02-15 2022-05-06 上海天马微电子有限公司 显示面板及其驱动方法和显示装置

Also Published As

Publication number Publication date
US20230402001A1 (en) 2023-12-14
WO2023240457A1 (zh) 2023-12-21

Similar Documents

Publication Publication Date Title
US11631369B2 (en) Pixel circuit and driving method thereof, display panel
US10950179B2 (en) Pixel circuit, display panel, display device, and driving method
US11244611B2 (en) Pixel circuit and method of driving the same, display device
US11100866B2 (en) Pixel circuit and driving method thereof, as well as display device
US10916184B2 (en) Array substrate and driving method thereof, display panel, display device
US10269297B2 (en) Pixel circuit and driving method thereof, and display panel
US20240119897A1 (en) Pixel Circuit and Driving Method Therefor and Display Panel
US20210327347A1 (en) Pixel circuit and driving method thereof, and display panel
US10978002B2 (en) Pixel circuit and driving method thereof, and display panel
US11232749B2 (en) Pixel circuit and driving method thereof, array substrate, and display device
US11657759B2 (en) Pixel circuit and method of driving the same, display panel
US9886906B2 (en) Pixel circuit, pixel circuit driving method and display device
US20240135875A1 (en) Pixel Circuit and Driving Method Therefor, and Display Panel
US11790846B2 (en) Display panel, driving method therefor, and display device
US10909924B2 (en) Pixel circuit and driving method thereof, and display panel
US9269304B2 (en) Pixel circuit for organic light emitting display and driving method thereof, organic light emitting display
US11127342B2 (en) Pixel circuit for driving light emitting diode to emit light and method of controlling the pixel circuit
EP3723077A1 (en) Pixel circuit and drive method therefor, and display apparatus
US11270638B2 (en) Display compensation circuit and method for controlling the same, and display apparatus
US20190355305A1 (en) Pixel circuit, driving method, display panel and display device
WO2022156306A1 (zh) 像素电路及驱动方法、显示面板、显示装置
US11398186B2 (en) Pixel circuit, display device, driving method of pixel circuit, and electronic apparatus
US11688337B2 (en) Display device having bootstrap circuit supplied with a precharge voltage
CN113658554B (zh) 像素驱动电路、像素驱动方法及显示装置
CN111868815B (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination