CN117835800A - 一种嵌入式的芯片封装器件 - Google Patents

Abstract

本发明提供一种嵌入式的芯片封装器件。芯片封装器件包括塑封芯片、磁路。塑封芯片包括塑封主体，塑封主体内设有芯片感应点。磁路包括卡槽和与所述卡槽连通的磁通道。卡槽用于嵌装所述塑封主体。磁通道包括低磁场区域，低磁场区域中极近零磁场的区域与所述芯片感应点对应设置。本发明通过磁路的设计和结构上的优化，既实现了芯片感应点周围磁场接近零磁场的效果，有效减小了外部磁场的干扰，又确保了磁路与塑封芯片准确结合，在满足芯片高精度、高可靠性的同时，并且大幅降低制造成本。

Description

一种嵌入式的芯片封装器件

技术领域

本发明涉及芯片封装技术领域，特别涉及一种嵌入式的芯片封装器件。

背景技术

霍尔效应传感器(霍尔I C)用于检测磁场，并生成电压信号。霍尔I C可以通过磁环检测磁场，或者，将霍尔I C与特定的磁路结合检测导磁物体。一般情况下磁环的磁场较小且脆弱，需要近距离安装检测，而霍尔I C与特定的磁路结合的方式可以远距离检测导磁物体。例如汽车传感器中常见的凸轮轴传感应用，因工作环境恶劣，通常是将霍尔I C与特定的磁路结合来检测齿轮。

现有技术中，主要采用将裸芯片、封装框架、半圆柱形钕铁硼磁铁及铁棒一体化塑封的方法。该方法中通过位于磁铁中心铁棒导磁，使芯片感应点处接近于零磁场。这种整合塑封方形成的芯片封装器件具有高精度及可靠性高。然而，该技术目前只有极少数国外厂商掌握，且其生产工艺要求极高，导致成品价格昂贵。

因此，针对上述现有技术的缺陷，需要研发一种新的芯片封装器件。

发明内容

本发明所要解决的技术问题是提供一种嵌入式的芯片封装器件，有效的克服了现有技术的缺陷。

本发明解决上述技术问题的技术方案如下：

一种嵌入式的芯片封装器件，包括塑封芯片，所述塑封芯片包括塑封主体，所述塑封主体内设有芯片感应点；

磁路，所述磁路包括卡槽和与所述卡槽连通的磁通道；所述卡槽用于嵌装所述塑封主体；所述磁通道包括低磁场区域，所述低磁场区域中极近零磁场的区域与所述芯片感应点对应设置。

进一步，所述塑封主体凸出于所述卡槽的顶部形成凸出部；所述凸出部与所述磁路的端面之间形成第一塑封区域；所述塑封主体与所述卡槽之间的间隙形成第二塑封区域；所述第一塑封区域与所述第二塑封区域连通；

所述芯片封装器件还包括塑封层，所述塑封层填充于所述第一塑封区域和所述第二塑封区域。

进一步，所述磁通道与所述第二塑封区域连通；所述塑封层经过所述第二塑封区域，并填充于所述磁通道。

进一步，所述磁通道包括相互连通的主腔部和侧腔部；所述侧腔部位于所述主腔部的侧部，且凸出于所述塑封主体的侧部，并与所述第二塑封区域连通。

进一步，所述卡槽的截面面积大于所述磁通道的截面面积。

进一步，所述磁路的端面还设有塑胶口，所述塑胶口与所述第一塑封区域连通。

进一步，位于所述第一塑封区域的所述塑封层的边缘凹陷于所述磁路的端面边缘，并形成外圈台阶。

进一步，所述磁路的端面还设有塑胶口，所述卡槽包括相互连通的第一槽和第二槽；所述第一槽嵌装所述塑封主体；沿垂直于所述磁通道的轴线方向上，所述第二槽相较于所述第一槽靠近所述塑胶口；和/或

所述卡槽包括相互连通的第一槽和第二槽；所述第一槽和所述第二槽的连接处呈拐角或者倒角设置。

进一步，所述磁路的端面还设有塑胶口；所述塑封芯片还包括与所述塑封主体连接的引脚，所述磁路的端面还设有供所述引脚穿过的缺口，所述缺口设于所述卡槽远离所述塑胶口的一侧，且与所述卡槽连通。

进一步，所述磁路还包括与所述磁路的端面相对的另一端面，所述另一端面设有与外部支架配合连接的定位槽。

本发明的有益效果是：通过磁路的设计和结构上的优化，既实现了芯片感应点周围磁场接近零磁场的效果，有效减小了外部磁场的干扰，又确保了磁路与塑封芯片准确结合，在满足芯片高精度、高可靠性的同时，并且大幅降低制造成本。

附图说明

图1为本发明的一种实施例的嵌入式的芯片封装器件的结构立体图；

图2为图1所示的嵌入式的芯片封装器件中磁路的结构立体图；

图3为图2所示的嵌入式的芯片封装器件中磁路的结构端面图；

图4为图1所示的嵌入式的芯片封装器件的结构侧视图；

图5为图1所示的嵌入式的芯片封装器件的主视图；

图6为图4所示的嵌入式的芯片封装器件中磁路的结构侧视图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

结合图1至图3所示，本实施例的嵌入式的芯片封装器件包括塑封芯片1和磁路2。所述塑封芯片1包括塑封主体a，所述塑封主体a内设有芯片感应点(图中未显示)。所述磁路2包括卡槽b和与所述卡槽b连通的磁通道g；所述卡槽b为凹陷的槽，用于嵌装所述塑封主体a；所述磁通道g包括低磁场区域h，所述低磁场区域h中极近零磁场的区域与所述芯片感应点对应设置。

本实施例中，塑封主体a内设有芯片感应点(图中未显示)。磁路2还包括与卡槽b连通的磁通道g，通过设计磁通道g，使磁场内部的分子磁矩趋向相互抵消，进而减小局部磁场的影响。磁通道g的设计尺寸，需根据塑封主体a内的芯片感应点的位置而来。并且，磁通道g包括低磁场区域h，该低磁场区域h是指磁路2的N极的磁力与S极的磁力相互拮抗而抵消的区域。该低磁场区域h中极近零磁场的区域与芯片感应点对应设置，即低磁场区域h中最接近零数值的点与该芯片感应点对应设置，以满足塑封主体a的芯片感应点处产生的磁场接近零磁场(小于30Gs)，从而有效减小外部磁场对芯片感应点的干扰。在一些实施例中，磁通道g设于磁路2的中心区域，有助于制造过程的便利性。

需要说明的是，不同的芯片，由于芯片内部设计、工艺布局、封装类型的不同，因此芯片感应点的设计位置也不同，本申请中磁路2的磁通道g的尺寸及零磁场区域h的设计位置，仅针对本实施例中的TO-94封装形式的芯片。另外，在塑封主体a放置在磁路2上的物理位置确认后，通过仿真芯片感应点的磁力线密度，进而确认磁通道g的尺寸。

在一些实施例中，如图3所示，磁路2外围，也就是周向侧壁，包括一个圆弧面和平直面，塑封主体a的中心落于该圆弧面的中心，该圆弧面的直径R1为10±0.05mm。磁路2于缺口211所在的侧面的长度R2为8.58±0.05mm。

作为一种优选的实施方式，如图3所示，所述磁通道g包括相互连通的主腔部21和侧腔部22；其中，所述侧腔部22位于所述主腔部的侧部，且凸出于所述塑封主体a的侧部，并与所述第二塑封区域e连通。

此实施例中，主腔部21作为磁通道g的中心腔体，设计满足芯片感应点零磁场需求。侧腔部22位于主腔部21的侧边。在塑封主体a放置于卡槽b内后，侧腔部22突出于塑封主体a的侧部，并与第二塑封区域e连通，以便于塑封层3从第二塑封区域e通过并进入磁通道g内部，从而使得塑封主体a的两面得到整体封装。

本实施例中，上述主腔部21优选采用圆柱状磁通道，主腔部21的侧壁凸出，以形成侧腔部22。在封装时，液体塑封材料能够分别从侧腔部22溢流至塑封主体a的背面，也就是主腔部21中，形成塑封层3。侧腔部22形成易于塑封层3在封装过程流动的溢流空间，既能够一定程度加速封装过程，并且在封装后使得整体结构稳定性得到一定程度的提升。

更佳的，主腔部21的两侧分别对称分布侧腔部22，该侧腔部22的横截面为月牙形，也类似耳朵结构。该耳朵结构分别与第二塑封区域e对接连通，液体塑封材料会经第二塑封区域e和侧腔部22溢流至塑封主体a的背面，从而使得塑封主体a的正面及背面形成一体化完整的塑封层3，使得塑封层3与塑封主体a和磁路2之间的封装更加稳定牢固。

在一些实施例中，所述卡槽b的截面面积大于所述磁通道g的截面面积。这样，卡槽b的底壁与磁通道g之间形成台阶，利于塑封主体a在卡槽b中的稳定装配，同时，也有益于封装过程中，塑封层3从大面积区域往小面积区域的良好通过。

作为一种优选的实施方式，所述磁路2的端面还设有塑胶口24，所述塑胶口24与所述第一塑封区域d连通。

本实施方案中，在封装前，确保模具的注胶口能够准确将塑封层3注塑至第一塑封区域d，因此在磁路2的端面侧部设置塑胶口24，在注塑的过程中，塑胶口24与模具的注胶口对接，使注塑效果好。

作为一种优选的实施方式，所述卡槽b包括相互连通的第一槽25和第二槽26；所述第一槽25嵌装所述塑封主体a；沿垂直于所述磁通道g的轴线方向上，所述第二槽26相较于所述第一槽25靠近所述塑胶口24。

本实施方案中，第一槽25用于嵌装塑封主体a。第二槽26沿着第一槽25的边缘呈台阶状延伸，方便塑封层3由塑胶口24经第一塑封区域d的良好通过，从而顺流至第二塑封区域e。

本实施例中，第二槽26与侧腔部22对孔连通，经塑胶口24流塑时，液体塑封材料会经第二槽26和侧腔部22溢流至塑封主体a的背面，从而使得塑封主体a的正面及背面形成一体化完整的塑封层3，封装效果佳。

在一些实施例中，所述第一槽25和所述第二槽26的连接处呈拐角或者倒角设置。

此实施例中，所述第一槽25可以为矩形槽，与塑封主体a结构相匹配。所述第二槽26可以为梯形槽，这样使得所述第一槽25和所述第二槽26的连接处呈拐角或者倒角设置。其中，倒角的设计具体为：第二槽26的底边小于第一槽25的长边，也就是第一槽25的长边中部向其一侧凸出延伸形成第二槽26。拐角的设计具体为：第二槽26的底边几乎与第一槽25的长边尺寸相等，也就是第一槽25的长边整体向其一侧凸出延伸形成第二槽26。如此，通过第一槽25和第二槽26所形成的拐角或倒角，使得熔融态塑封层3能在第二塑封区域e内快速流动，从而填充到各个塑封区域，使得塑封层3与塑封主体a以及磁路2紧密固接，以防在注塑过程中过早冷却。

结合图1、图4、图5所示，在一些实施例中，所述塑封主体a凸出于所述卡槽b的顶部形成凸出部c。所述凸出部c与所述磁路2的端面之间形成第一塑封区域d。所述塑封主体a与所述卡槽b之间的间隙形成第二塑封区域e。所述第一塑封区域d与所述第二塑封区域e连通。所述芯片封装器件还包括塑封层3。所述塑封层3填充于所述第一塑封区域d和所述第二塑封区域e。

本实施例中，塑封芯片1为已塑封完成的芯片，封装形式采用TO-94。塑封主体a为已塑封完成且除去引脚的芯片主体。

由于塑封主体a的厚度高于所设计的卡槽b的深度，因此塑封主体a放置于卡槽b后，会凸出于卡槽b的顶部，这样，使塑封主体a凸出于卡槽b的顶部形成凸出部c，该凸出部c与磁路2的端面之间形成有空间区域，该空间区域即为第一塑封区域d。通过塑封层3填充在第一塑封区域d内，以将磁路2与塑封主体a的凸出部c连接。

卡槽b嵌装塑封主体a，使得塑封主体a的底面及四个侧面均与卡槽b的内壁贴近。该卡槽b确保了对塑封主体a的位置的精准定位，提高了整个封装结构的定位精度，且有效稳定支撑塑封主体a，确保塑封主体a的稳固性和整体结构的完整性，避免塑封主体a在实际应用中发生振动、碰撞等问题。

并且，塑封主体a放置于卡槽b后，塑封主体a的底面及四个部分侧面与卡槽b的内壁之间形成了间隙，该间隙为第二塑封区域e。如此，能够增加磁路2与塑封主体a的接触面积，从而使磁路2与除凸出部c的塑封主体a固接效果好。

第一塑封区域d与第二塑封区域e连通。第一塑封区域d相较于第二塑封区域e，靠近外部环境。这样，塑封主体a在第二次塑封的过程中，在塑封主体a嵌装于卡槽b内后，塑封层3先从第一塑封区域d开始填充，再顺流至第二塑封区域e，直到完全填充满第一塑封区域d和第二塑封区域e。塑封层3经过这两个塑封区域，使塑封主体a的外表面与磁路2的端面及卡槽b均连接，以形成塑封主体a与磁路2的稳定封装结构。塑封芯片1和磁路2，通过塑封的形式进行第二次包封，如此，使得磁路2与塑封芯片1准确结合，在满足芯片高精度、高可靠性的同时，并且大幅降低制造成本。

如图4所示，在一些实施例中，第一塑封区域d的塑封层3在塑封主体a表面的厚度D1为0.48±0.05mm。第一塑封区域d的塑封层3在磁路2端面的封装厚度D2为0.77±0.05mm。通过设计合适的封装厚度，一方面保证塑封主体a与磁路2的端面的固接效果，又能满足芯片封装器件的小型化结构。

在一些实施例中，磁路2的两端端面相互平行，两端端面之间的厚度尺寸D3为7±0.05mm。

在一些实施例中，塑封层3采用聚丙烯材料，在磁路2的一端及塑封芯片1外设置模具，对模具与磁路2一端的间隙中(也就是第一塑封区域d)浇入聚丙烯，成型后形成塑封层3。其中，聚丙烯材料具有良好的电性能和高频绝缘性，不受湿度影响，当然，也可以用其他适于塑封的材料。

在一些实施例中，位于所述第一塑封区域d的所述塑封层3的边缘凹陷于所述磁路2的端面边缘，并形成外圈台阶11。在注塑的过程中，注塑在第一塑封区域d的塑封层3的尺寸小于磁路2的端面，使该区域的塑封层3凹进于磁路2的端面内，这样在塑封层3的边缘与磁路2的端面的边缘之间能够形成外圈台阶11，如此避免第一塑封区域d的塑封层3的边沿毛刺飞边，降低后续FT测试的不良影响。

如图5所示，在一些实施例中，塑封层3的外圈台阶11的边沿与磁路2的端面的边缘之间的距离L1为1±0.05mm。在一些实施例中，沿芯片封装器件的长度方向，第一塑封区域d的最大宽度为L2为7.2±0.05mm。

作为一种优选的实施方式，所述磁通道g与所述第二塑封区域e连通，且与卡槽b贯穿磁路2的两端。所述塑封层3经过所述第二塑封区域e，并填充于所述磁通道g。塑封层3经过第二塑封区域e后，会顺流至磁通道g，并填满磁通道g，使得塑封主体a与磁通道g接触的面通过塑封层3与磁路2连接，如此，更进一步提高塑封芯片1与磁路2的连接稳固性，从而进一步提高芯片封装器件的可靠性。在一些实施例中，考虑到塑封层3若填满磁通道g，会存在塑封层3与磁路2之间的应力增大的风险，从而造成磁路2膨胀的问题，因此，可以根据需求填充部分磁通道g。

作为一种优选的实施方式，如图5所示，所述塑封芯片1还包括与所述塑封主体a连接的引脚f，所述磁路2的端面还设有供引脚f穿过的缺口211，所述缺口211设于所述卡槽b远离所述塑胶口24的一侧，且与所述卡槽b连通。

本实施方案中，在封装时，塑封芯片1的引脚f可以通过该缺口211引出至磁路2的外部，结构设计巧妙且简单。该缺口211的设计用于防止引脚f变形。并且，引脚f远离塑封主体a的一端通过引脚包塑块进行包塑，以防止引脚f的底部在后续FT测试以及运输过程中发生变形，避免影响芯片封装器件的性能。需要说明的是，终端客户在应用时可切除该引脚包塑块。

作为一种优选的实施方式，所述磁路2还包括与所述磁路2的端面相对的另一端面，所述另一端面设有与外部支架配合连接的定位槽23，如图4所示。由于市面上大部分传感器中与芯片封装器件装配的骨架均为十字型骨架，因此，该定位槽23可以为“十字凹槽”，与传感器的骨架匹配，用于后续定位和精确安装传感器，减少安装误差，通过定位槽23即可实现传感器的快速安装，并且确保芯片封装结构与传感器的安装稳定性和精确度。

在一些实施例中，如图6所示，定位槽23(十字凹槽)的宽度L3为2.5±0.05mm。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种嵌入式的芯片封装器件，其特征在于，包括：

塑封芯片，所述塑封芯片包括塑封主体，所述塑封主体内设有芯片感应点；

磁路，所述磁路包括卡槽和与所述卡槽连通的磁通道；所述卡槽用于嵌装所述塑封主体；所述磁通道包括低磁场区域，所述低磁场区域中极近零磁场的区域与所述芯片感应点对应设置。

2.根据权利要求1所述的一种嵌入式的芯片封装器件，其特征在于，所述塑封主体凸出于所述卡槽的顶部形成凸出部；所述凸出部与所述磁路的端面之间形成第一塑封区域；所述塑封主体与所述卡槽的槽壁之间形成第二塑封区域；所述第一塑封区域与所述第二塑封区域连通；

所述芯片封装器件还包括塑封层，所述塑封层填充于所述第一塑封区域和所述第二塑封区域。

3.根据权利要求2所述的一种嵌入式的芯片封装器件，其特征在于，所述磁通道与所述第二塑封区域连通；所述塑封层经过所述第二塑封区域，并填充于所述磁通道。

4.根据权利要求3所述的一种嵌入式的芯片封装器件，其特征在于，所述磁通道包括相互连通的主腔部和侧腔部；其中，所述侧腔部位于所述主腔部的侧部，且凸出于所述塑封主体的侧部，并与所述第二塑封区域连通。

5.根据权利要求1所述的一种嵌入式的芯片封装器件，其特征在于，所述卡槽的截面面积大于所述磁通道的截面面积。

6.根据权利要求2所述的一种嵌入式的芯片封装器件，其特征在于，所述磁路的端面还设有塑胶口，所述塑胶口与所述第一塑封区域连通。

7.根据权利要求2所述的一种嵌入式的芯片封装器件，其特征在于，位于所述第一塑封区域的所述塑封层的边缘凹陷于所述磁路的端面边缘，并形成外圈台阶。

8.根据权利要求1所述的一种嵌入式的芯片封装器件，其特征在于，所述磁路的端面还设有塑胶口，所述卡槽包括相互连通的第一槽和第二槽；所述第一槽嵌装所述塑封主体；沿垂直于所述磁通道的轴线方向上，所述第二槽相较于所述第一槽靠近所述塑胶口；和/或

所述卡槽包括相互连通的第一槽和第二槽，所述第一槽和所述第二槽的连接处呈拐角或者倒角设置。

9.根据权利要求1所述的一种嵌入式的芯片封装器件，其特征在于，所述磁路的端面还设有塑胶口；所述塑封芯片还包括与所述塑封主体连接的引脚；所述磁路的端面还设有供所述引脚穿过的缺口，所述缺口设于所述卡槽远离所述塑胶口的一侧，且与所述卡槽连通。

10.根据权利要求1所述的一种嵌入式的芯片封装器件，其特征在于：所述磁路还包括与所述磁路的端面相对的另一端面，所述另一端面设有与外部支架配合连接的定位槽。