CN117832189A - 芯片封装方法及芯片封装结构 - Google Patents
芯片封装方法及芯片封装结构 Download PDFInfo
- Publication number
- CN117832189A CN117832189A CN202410015710.5A CN202410015710A CN117832189A CN 117832189 A CN117832189 A CN 117832189A CN 202410015710 A CN202410015710 A CN 202410015710A CN 117832189 A CN117832189 A CN 117832189A
- Authority
- CN
- China
- Prior art keywords
- power devices
- metal region
- shape
- power
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 77
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 105
- 229910052751 metal Inorganic materials 0.000 claims abstract description 105
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 239000004065 semiconductor Substances 0.000 claims abstract description 4
- 230000008878 coupling Effects 0.000 claims description 9
- 238000010168 coupling process Methods 0.000 claims description 9
- 238000005859 coupling reaction Methods 0.000 claims description 9
- 230000003071 parasitic effect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000011161 development Methods 0.000 description 4
- 230000007774 longterm Effects 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000003137 locomotive effect Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 235000010627 Phaseolus vulgaris Nutrition 0.000 description 1
- 244000046052 Phaseolus vulgaris Species 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Power Conversion In General (AREA)
Abstract
本公开涉及一种芯片封装方法及芯片封装结构，属于半导体技术领域，能够改善多芯片并联封装的均流性。一种芯片封装结构，包括多个功率器件、连接线和封装基板，其中：所述多个功率器件中每个功率器件的第一输入输出端分别与各自的所述连接线的第一端电气连接；各个所述连接线的第二端与所述封装基板的第一金属区进行电气连接，而且，各个所述连接线的第二端与所述封装基板的第一金属区的电气连接位置之间是相邻近的；各个所述功率器件的第二输入输出端与所述封装基板的第二金属区电气连接，其中，所述第一金属区与所述第二金属区未电气连接。
Description
技术领域
本公开涉及半导体技术领域，尤其涉及一种芯片封装方法及芯片封装结构。
背景技术
功率芯片通常应用于新能源汽车的电驱控制器。行业应用对大功率应用需求越来越多。单芯片的功率输出能力有限，只能通过多芯片并联来实现大功率输出。然而，相关技术中，多芯片并联的均流性较差。
发明内容
为克服相关技术中存在的问题，本公开提供一种芯片封装方法及芯片封装结构。
根据本公开实施例的第一方面，提供一种芯片封装结构，所述芯片封装结构包括多个功率器件、连接线和封装基板，其中：所述多个功率器件中每个功率器件的第一输入输出端分别与各自的所述连接线的第一端电气连接；各个所述连接线的第二端与所述封装基板的第一金属区进行电气连接，而且，各个所述连接线的第二端与所述封装基板的第一金属区的电气连接位置之间是相邻近的；各个所述功率器件的第二输入输出端与所述封装基板的第二金属区电气连接，其中，所述第一金属区与所述第二金属区未电气连接。
可选地，所述多个功率器件中位于两端的功率器件所对应的连接线是倾斜布置的。
可选地，所述多个功率器件在物理位置上呈弧形放置，其中，相邻所述功率器件之间的间距满足热耦合要求。
可选地，所述第一金属区的形状为与所述多个功率器件的弧形放置相适配的弧形。
可选地，所述第二金属区的形状为与所述多个功率器件的弧形放置相适配的弧形。
可选地，所述多个功率器件在物理位置上呈圆形排列；以及所述第一金属区的形状为与所述多个功率器件的圆形排列相适配的圆形，所述第二金属区的形状为与所述多个功率器件的圆形排列相适配的圆环。
根据本公开实施例的第二方面，提供一种芯片封装方法，包括：将多个功率器件中每个功率器件的第一输入输出端分别与各自的连接线的第一端电气连接；将各个所述连接线的第二端与封装基板的第一金属区进行电气连接，而且，各个所述连接线的第二端与所述封装基板的第一金属区的电气连接位置之间是相邻近的；将各个所述功率器件的第二输入输出端与所述封装基板的第二金属区电气连接，其中，所述第一金属区与所述第二金属区未电气连接。
可选地，所述芯片封装方法还包括：将所述多个功率器件在物理位置上呈弧形放置，其中，相邻所述功率器件之间的间距满足热耦合要求。
可选地，所述芯片封装方法还包括：将所述第一金属区的形状设置为与所述多个功率器件的弧形放置形状相适配的弧形。
可选地，所述芯片封装方法还包括：将所述多个功率器件在物理位置上呈圆形排列；以及将所述第一金属区的形状设置为与所述多个功率器件的圆形排列相适配的圆形，并将所述第二金属区的形状设置为与所述多个功率器件的圆形排列相适配的圆环。
通过采用上述技术方案，由于多个功率器件中每个功率器件的第一输入输出端分别与各自的连接线的第一端电气连接，各个连接线的第二端与封装基板的第一金属区进行电气连接而且各个所述连接线的第二端与所述封装基板的第一金属区的电气连接位置之间是相邻近的，各个功率器件的第二输入输出端与封装基板的第二金属区电气连接，其中，第一金属区与第二金属区未电气连接，这样，不仅实现了多个功率器件的并联封装，而且通过使各个连接线的第二端与封装基板的第一金属区的电气连接位置之间是相邻近的，消除了多个功率器件的第一输入输出端之间的电位差，明显改善了均流性。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
图1是相关技术中多功率器件并联的封装结构示意图。
图2是图1所示封装结构的等效电路图。
图3是根据本公开一示例性实施例示出的一种芯片封装结构的示意图。
图4是根据本公开实施例的将多个功率器件在物理位置上呈弧形放置的示意图。
图5是根据本公开实施例的将第一金属区设置为弧形的示意图。
图6是根据本公开实施例的多个功率器件呈圆形排列、第一金属区呈圆形、第二金属区呈圆环形的示意图。
图7是根据本公开一种实施例的芯片封装结构的剖面示意图。
图8是根据本公开实施例的芯片封装方法的流程图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。
需要说明的是，本公开中所有获取信号、信息或数据的动作都是在遵照所在地国家相应的数据保护法规政策的前提下，并获得由相应装置所有者给予授权的情况下进行的。
图1是相关技术中多功率器件并联的封装结构示意图。第一功率器件1、第二功率器件2和第三功率器件3为三颗SiC MOSFET芯片。第一条带4、第二条带5和第三条带6为功率铜排，用于分别连接SiC MOSFET上表面源极和功率输出源端。第一条带(clip)4、第二条带5和第三条带6平行布置，第一功率器件1、第二功率器件2和第三功率器件3放置在同一行上，第一条带4、第二条带5和第三条带6之间的寄生电感会导致第一功率器件1、第二功率器件2和第三功率器件3的源极不是等电位的，从而引起驱动的不一致性，最终导致均流性较差，均流性差异通常在30％以上。
图2是图1所示封装结构的等效电路图。其中，寄生电感L8、L9、L10和L13为所有功率器件1、2和3的共有路径，与均流度无关。寄生电感L6、L7为功率器件的漏极物理间距导致的，由于功率器件的漏极通过银烧结与活性金属钎焊(Active metal brazing，AMB)基板的上方铜层相连，该部分铜层通常较宽，因此寄生电感L6、L7的实际寄生电感值较小，约0.2～0.3nH，对均流性影响较小，并且由于热耦合，考虑功率器件之间必须留出至少2～3mm间距，因此实际制作中该部分寄生电感无法再进一步降低。寄生电感L1、L2和L3为第一条带4、第二条带5和第三条带6的寄生电感，该部分寄生电感由条带的物理尺寸决定，并联应用中只需要L1＝L2＝L3即可达到理想的均流性，对该部分尺寸没有特别要求。寄生电感L4和L5为图1中物理空间上的间距LL1和LL2导致的寄生电感，该部分寄生电感的大小会导致SiCMOSFET的门级驱动电压不一致，即电容C1、C2和C3上的电压不一致，最终导致均流性较差。
图3是根据本公开一示例性实施例示出的一种芯片封装结构的示意图。该芯片封装结构能够应用于电机控制器、新能源汽车、牵引机车、光伏的同类电力电子产品的功能开发，尤其是应用于功率器件的开发。
如图3所示，根据本公开实施例的芯片封装结构可以包括多个功率器件101至10n(统一用标号10表示)、多条连接线201至20n(统一用标号20表示)和封装基板30。
多个功率器件101至10n中每个功率器件的第一输入输出端分别与各自的连接线的第一端电气连接。功率器件101至10n可以是功率MOSFET，或者其他功率器件。以功率MOSFET为例，功率器件101至10n的第一输入输出端可以是功率MOSFET的源极，也可以是功率MOSFET的漏极。连接线201至20n可以是条带的形式，也可以是键合引线的形式，或者其他形式。
各条连接线201至20n的第二端与封装基板30的第一金属区301进行电气连接。而且，各条连接线201至20n的第二端与封装基板30的第一金属区301的电气连接位置之间是相邻近的。封装基板30可以是各种类型的封装基板，例如AMB基板。以AMB基板为例，封装基板30的第一金属区301可以是AMB基板的上表面上的一个区域。
各条连接线201至20n的第二端与封装基板30的第一金属区301的电气连接位置之间是相邻近的，指的是各条连接线201至20n的第二端在封装基板30的第一金属区301中形成了单点连接。举例而言，假设要将N个功率器件进行并联封装，则这N个功率器件的第一输入输出端各自所对应的连接线的第二端在封装基板30的第一金属区301中均连接到了同一个点上，从而形成了单点连接。这样，就改变了连接线201至20n的第二端的连接方式，使得各条连接线201至20n的第二端与第一金属区301单点连接，从而消除了图2所示等效电路中寄生电感L4和L5的影响，保证了各功率器件的门级电压的一致性，最终明显提升了均流性。
各个功率器件101至10n的第二输入输出端与封装基板30的第二金属区302电气连接，其中，所述第一金属区301与所述第二金属区302未电气连接。以功率器件101至10n是功率MOSFET为例，功率器件101至10n的第二输入输出端可以是功率MOSFET的漏极，也可以是功率MOSFET的源极。
第一金属区301和第二金属区302可以位于封装基板30的同一表面上。以封装基板是AMB基板为例，第一金属区301和第二金属区302可以均位于AMB基板的上表面上。
通过采用上述技术方案，由于多个功率器件中每个功率器件的第一输入输出端分别与各自的连接线的第一端电气连接，各个连接线的第二端与封装基板的第一金属区进行电气连接而且各个连接线的第二端与封装基板的第一金属区的电气连接位置之间是相邻近的，各个功率器件的第二输入输出端与封装基板的第二金属区电气连接，其中，第一金属区与第二金属区未电气连接，这样，不仅实现了多个功率器件的并联封装，而且通过使得各个连接线的第二端与封装基板的第一金属区的电气连接位置之间是相邻近的，还能够消除多个功率器件的第一输入输出端之间的电位差，明显改善了均流性，实验表明，各个第一输入输出端之间的均流性差异可以达到5％以内。另外，根据本公开实施例的芯片封装结构不需要牺牲功率器件的热性能；通过改善均流性降低了最恶劣功率器件的结温，提升了功率器件的输出能力(因为多功率器件并联封装的输出能力通常由最恶劣功率器件决定)；通过改善均流性降低了不同功率器件的温度差异，使得各功率器件之间实现了温度均衡，减小了最恶劣功率器件的热应力，降低了失效风险，提升了功率器件长期工作的可靠性；改善了驱动电位的一致性，消除了不同功率器件驱动间的环流带来的不利影响，降低了驱动的互相干扰及失效风险，提升了功率器件长期工作的可靠性。另外，根据本公开实施例的芯片封装结构的适用性广，不仅适用于条带形式的连接，还适用于键合引线形式的连接，不仅适用于开尔文连接，还适用于非开尔文连接。对于开尔文连接，功率器件的源极电位差异也会导致门级电压不一致，这是因为在物理上，功率回路与驱动回路源极上存在着物理连接，而通过根据本公开实施例的芯片封装结构，则能够消除这种门级电压不一致。
各个连接线201至20n在尺寸上保持一致(例如长度相同)，可以实现理想的均流效果。然而，在一些实施例中，所述多个功率器件101至10n中位于两端的功率器件所对应的连接线的长度可以大于其余功率器件所对应的连接线的长度。例如，多个功率器件101至10n中位于两端的功率器件所对应的连接线的长度可以为其余功率器件所对应的连接线的长度的1.1倍至1.6倍。
通过采用上述技术方案，能够考虑封装体积限制和热耦合影响，同时保证热性能不会变恶劣。通过仿真验证，即使多个功率器件中位于两端的功率器件所对应的连接线所导致的寄生电感为其余功率器件所对应的连接线所导致的寄生电感的1.4倍，均流效果也能保证在5.2％以内。
在一些实施例中，所述多个功率器件101至10n中位于两端的功率器件所对应的连接线是倾斜布置的。这样，就能够缩短位于两端的功率器件所对应的连接线的长度，降低封装体积限制。
在一些实施例中，所述多个功率器件101至10n在物理位置上呈弧形放置，其中，相邻所述功率器件之间的间距满足热耦合要求。
图4是根据本公开实施例的将多个功率器件101至10n在物理位置上呈弧形放置的示意图。图4中，功率器件101至10n的第一输入输出端与连接线的第一端电气连接，例如可以通过焊接工艺或者其他连接方式进行电气连接。连接线201至20n的第二端与封装基板30的第一金属区301电气连接，例如可以通过焊接工艺或者其他连接方式进行电气连接。功率器件101至10n的第二输入输出端与封装基板30的第二金属区302电气连接，例如可以通过银烧结工艺或者其他连接方式进行电气连接。第一金属区301与第二金属区302未电气连接。以功率器件101至10n是功率MOSFET、封装基板30是AMB基板为例，功率器件101至10n的第一输入输出端可以是源极，该源极可以位于功率器件101至10n的上表面上，功率器件101至10n的第二输入输出端可以是漏极，该漏极可以位于功率器件101至10n的下表面上，第一金属区301可以作为功率源级端，第二金属区302可以作为功率漏极端，第一金属区301和第二金属区302可以均为AMB基板的上表面上的区域。
图4中，功率器件101至10n在物理上呈弧形放置，位于两端的功率器件相对于水平方向旋转了一定的角度，相邻功率器件之间的间距需要考虑热耦合影响。
通过将多个功率器件101至10n在物理位置上呈弧形放置，能够提升芯片封装结构的紧凑性，减小芯片封装尺寸。
在一些实施例中，所述第一金属区301的形状为与所述多个功率器件101至10n的弧形放置相适配的弧形。图5是根据本公开实施例的将第一金属区设置为弧形的示意图。如图5所示，第一金属区301中与连接线201至20n进行电气连接的位置处的形状为弧形，而且该弧形与多个功率器件101至10n的弧形放置形状相适配。
通过使第一金属区的形状为与多个功率器件的弧形放置相适配的弧形，不仅能够实现同等的均流效果，而且还能够实现封装结构的紧凑性，有利于减小封装尺寸。
在一些实施例中，所述第二金属区302的形状为与所述多个功率器件101至10n的弧形放置相适配的弧形。仍然参考图5，第二金属区302的形状为弧形，而且该弧形与多个功率器件101至10n的弧形放置形状相适配。
通过将第二金属区设置为弧形，不仅能够实现同等的均流效果，而且还能够实现封装结构的紧凑性，有利于减小封装尺寸。
在一些实施例中，所述多个功率器件101至10n在物理位置上呈圆形排列，所述第一金属区301的形状为与所述多个功率器件101至10n的圆形排列相适配的圆形，所述第二金属区302的形状为与所述多个功率器件101至10n的圆形排列相适配的圆环。图6是根据本公开实施例的多个功率器件101至10n呈圆形排列、第一金属区为圆形、第二金属区均为圆环的示意图。
通过使多个功率器件在物理位置上呈圆形排列，并使第一金属区的形状为与所述多个功率器件的圆形排列相适配的圆形，使第二金属区的形状为与所述多个功率器件的圆形排列相适配的圆环，不仅能够实现同等的均流效果，而且还能够实现封装结构的紧凑性，有利于减小封装尺寸。
图7是根据本公开一种实施例的芯片封装结构的剖面示意图。图7中，封装基板30以AMB基板为例，功率器件10以功率MOSFET为例。如图7所示，连接线20为功率器件10的上表面源极与AMB基板的上表面铜层301之间的连接线，连接线20与功率器件10的上表面源极通过焊接工艺连接，连接线20与AMB基板的上表面铜层301通过焊接工艺连接，功率器件10为SiC MOSFET功率器件，功率器件10的下表面漏极与AMB基板的上表面铜层301通过银烧结工艺(例如焊接层40)连接，AMB基板包括上表面铜层301、下表面铜层303和中间介质302，中间介质302一般为Si3N4材料，AMB基板下方和散热器80通过焊接工艺(例如焊接层70)连接。
图8是根据本公开实施例的芯片封装方法的流程图。该芯片封装方法能够应用于电机控制器、新能源汽车、牵引机车、光伏的同类电力电子产品的功能开发，尤其是应用于功率器件的开发。
如图8所示，根据本公开实施例的芯片封装方法可以包括步骤S81至S83。
在步骤S81中，将多个功率器件中每个功率器件的第一输入输出端分别与各自的连接线的第一端电气连接。
在步骤S82中，将各个所述连接线的第二端与封装基板的第一金属区进行电气连接，而且，各个所述连接线的第二端与所述封装基板的第一金属区的电气连接位置之间是相邻近的。
在步骤S83中，将各个所述功率器件的第二输入输出端与所述封装基板的第二金属区电气连接，其中，所述第一金属区与所述第二金属区未电气连接。
通过采用上述技术方案，由于多个功率器件中每个功率器件的第一输入输出端分别与各自的连接线的第一端电气连接，各个连接线的第二端与封装基板的第一金属区电气连接而且各个所述连接线的第二端与所述封装基板的第一金属区的电气连接位置之间是相邻近的，各个功率器件的第二输入输出端与封装基板的第二金属区电气连接，其中，第一金属区与第二金属区未电气连接，这样，不仅实现了多个功率器件的并联封装，而且通过使各个所述连接线的第二端与所述封装基板的第一金属区的电气连接位置之间是相邻近的，还能够消除多个功率器件的第一输入输出端之间的电位差，明显改善了均流性，实验表明，各个第一输入输出端之间的均流性差异可以达到5％以内。另外，根据本公开实施例的芯片封装方法不需要牺牲功率器件的热性能；通过改善均流性降低了最恶劣功率器件的结温，提升了功率器件的输出能力(因为多功率器件并联封装的输出能力通常由最恶劣功率器件决定)；通过改善均流性降低了不同功率器件的温度差异，使得各功率器件之间实现了温度均衡，减小了最恶劣功率器件的热应力，降低了失效风险，提升了功率器件长期工作的可靠性；改善了驱动电位的一致性，消除了不同功率器件驱动间的环流带来的不利影响，降低了驱动的互相干扰及失效风险，提升了功率器件长期工作的可靠性。另外，根据本公开实施例的芯片封装方法的适用性广，不仅适用于条带形式的连接，还适用于键合引线形式的连接，不仅适用于开尔文连接，还适用于非开尔文连接。对于开尔文连接，功率器件的源极电位差异也会导致门级电压不一致，这是因为在物理上，功率回路与驱动回路源极上存在着物理连接，而通过根据本公开实施例的芯片封装方法，则能够消除这种门级电压不一致。
可选地，所述芯片封装方法还包括：将所述多个功率器件中位于两端的功率器件所对应的连接线倾斜布置。
可选地，所述芯片封装方法还包括：将所述多个功率器件在物理位置上呈弧形放置，其中，相邻所述功率器件之间的间距满足热耦合要求。
可选地，所述芯片封装方法还包括：将所述第一金属区的形状设置为与所述多个功率器件的弧形放置形状相适配的弧形。
可选地，所述芯片封装方法还包括：将所述第二金属区的形状设置为与所述多个功率器件的弧形放置形状相适配的弧形。
可选地，所述芯片封装方法还包括：将所述多个功率器件在物理位置上呈圆形排列；以及将所述第一金属区的形状设置为与所述多个功率器件的圆形排列相适配的圆形，并将所述第二金属区的形状设置为与所述多个功率器件的圆形排列相适配的圆环。
关于上述实施例中的芯片封装方法，其中各个步骤的具体实现方式等已经在有关的芯片封装结构的实施例中进行了详细描述，此处不再赘述。
本领域技术人员在考虑说明书及实践本公开后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。
Claims (10)
1.一种芯片封装结构，其特征在于，所述芯片封装结构包括多个功率器件、连接线和封装基板，其中：
所述多个功率器件中每个功率器件的第一输入输出端分别与各自的所述连接线的第一端电气连接；
各个所述连接线的第二端与所述封装基板的第一金属区进行电气连接，而且，各个所述连接线的第二端与所述封装基板的第一金属区的电气连接位置之间是相邻近的；
各个所述功率器件的第二输入输出端与所述封装基板的第二金属区电气连接，其中，所述第一金属区与所述第二金属区未电气连接。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述多个功率器件中位于两端的功率器件所对应的连接线是倾斜布置的。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述多个功率器件在物理位置上呈弧形放置，其中，相邻所述功率器件之间的间距满足热耦合要求。
4.根据权利要求3所述的芯片封装结构，其特征在于，所述第一金属区的形状为与所述多个功率器件的弧形放置相适配的弧形。
5.根据权利要求3所述的芯片封装结构，其特征在于，所述第二金属区的形状为与所述多个功率器件的弧形放置相适配的弧形。
6.根据权利要求1所述的芯片封装结构，其特征在于，
所述多个功率器件在物理位置上呈圆形排列；以及
所述第一金属区的形状为与所述多个功率器件的圆形排列相适配的圆形，所述第二金属区的形状为与所述多个功率器件的圆形排列相适配的圆环。
7.一种芯片封装方法，其特征在于，包括：
将多个功率器件中每个功率器件的第一输入输出端分别与各自的连接线的第一端电气连接；
将各个所述连接线的第二端与封装基板的第一金属区进行电气连接，而且，各个所述连接线的第二端与所述封装基板的第一金属区的电气连接位置之间是相邻近的；
将各个所述功率器件的第二输入输出端与所述封装基板的第二金属区电气连接，其中，所述第一金属区与所述第二金属区未电气连接。
8.根据权利要求7所述的芯片封装方法，其特征在于，所述芯片封装方法还包括：
将所述多个功率器件在物理位置上呈弧形放置，其中，相邻所述功率器件之间的间距满足热耦合要求。
9.根据权利要求8所述的芯片封装方法，其特征在于，所述芯片封装方法还包括：
将所述第一金属区的形状设置为与所述多个功率器件的弧形放置形状相适配的弧形。
10.根据权利要求7所述的芯片封装方法，其特征在于，所述芯片封装方法还包括：
将所述多个功率器件在物理位置上呈圆形排列；以及
将所述第一金属区的形状设置为与所述多个功率器件的圆形排列相适配的圆形，并将所述第二金属区的形状设置为与所述多个功率器件的圆形排列相适配的圆环。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410015710.5A CN117832189A (zh) | 2024-01-04 | 2024-01-04 | 芯片封装方法及芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410015710.5A CN117832189A (zh) | 2024-01-04 | 2024-01-04 | 芯片封装方法及芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117832189A true CN117832189A (zh) | 2024-04-05 |
Family
ID=90517226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410015710.5A Pending CN117832189A (zh) | 2024-01-04 | 2024-01-04 | 芯片封装方法及芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117832189A (zh) |
-
2024
- 2024-01-04 CN CN202410015710.5A patent/CN117832189A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5550553B2 (ja) | 電力用半導体モジュール | |
| US9966344B2 (en) | Semiconductor device with separated main terminals | |
| JP6623283B2 (ja) | パワー半導体モジュール | |
| US11107761B2 (en) | Semiconductor device | |
| US10763240B2 (en) | Semiconductor device comprising signal terminals extending from encapsulant | |
| US11004764B2 (en) | Semiconductor package having symmetrically arranged power terminals and method for producing the same | |
| US10985110B2 (en) | Semiconductor package having an electromagnetic shielding structure and method for producing the same | |
| US20230245959A1 (en) | Semiconductor device | |
| US9655265B2 (en) | Electronic module | |
| KR20200044635A (ko) | 반도체 서브 어셈블리 및 반도체 파워 모듈 | |
| CN110890419B (zh) | 半导体装置的制造方法 | |
| CN117832189A (zh) | 芯片封装方法及芯片封装结构 | |
| CN109844939A (zh) | 功率模块 | |
| US20220020658A1 (en) | Power amplification device | |
| US10964630B2 (en) | Semiconductor device having a conductor plate and semiconductor elements | |
| US20220139797A1 (en) | Semiconductor module, power semiconductor module, and power electronic equipment using the semiconductor module or the power semiconductor module | |
| CN112750800A (zh) | 半导体功率模块 | |
| US20050161792A1 (en) | Junction member and multichip package using same | |
| US20220336339A1 (en) | Semiconductor device | |
| EP4261878A1 (en) | Multi-chip device with gate redistribution structure | |
| CN216213447U (zh) | 功率模块封装 | |
| US20230378033A1 (en) | Semiconductor device and manufacturing method therefor | |
| CN115411008A (zh) | 开关装置、半导体装置及开关装置的制造方法 | |
| CN118116905A (zh) | 功率模块 | |
| CN111863743A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |