CN117829082A - 一种验证多die拓扑结构的方法、电子设备及存储介质 - Google Patents
一种验证多die拓扑结构的方法、电子设备及存储介质 Download PDFInfo
- Publication number
- CN117829082A CN117829082A CN202410216665.XA CN202410216665A CN117829082A CN 117829082 A CN117829082 A CN 117829082A CN 202410216665 A CN202410216665 A CN 202410216665A CN 117829082 A CN117829082 A CN 117829082A
- Authority
- CN
- China
- Prior art keywords
- die
- model
- actual
- node
- same
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 230000005540 biological transmission Effects 0.000 claims abstract description 31
- 238000012795 verification Methods 0.000 claims description 15
- 238000013507 mapping Methods 0.000 claims description 8
- ZXVONLUNISGICL-UHFFFAOYSA-N 4,6-dinitro-o-cresol Chemical compound CC1=CC([N+]([O-])=O)=CC([N+]([O-])=O)=C1O ZXVONLUNISGICL-UHFFFAOYSA-N 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 12
- 230000006870 function Effects 0.000 description 6
- 238000012958 reprocessing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及芯片设计领域，特别是涉及一种验证多die拓扑结构的方法、电子设备及存储介质，其利用相同源节点发送相同的访问请求，分别追踪访问请求在参考模型model中的模型路径得到模型路径列表，以及追踪访问请求在实际拓扑结构中的实际路径得到实际路径列表，并通过对比模型路径列表和实际路径列表是否相同来判断源节点和目的节点之间的传输路径是否正确，当所有传输路径都正确时，则实际拓扑结构与参考模型验证相同，解决了目前无法验证实际拓扑结构与原始设计是否相同的技术问题。
Description
技术领域
本发明涉及芯片设计领域，特别是涉及一种验证多die拓扑结构的方法、电子设备及存储介质。
背景技术
多die拓扑结构是指多个die互联的分布结构，die to die互联能够实现大宽带下的多芯片算力合并，形成多样化、多工艺的芯片组合。多die拓扑结构可以是两个die之间互联，也可以是两个以上的多个die互联。当将用户设计转化为RTL代码实现实际拓扑结构时，难免会出现与用户原始设计之间存在一些物理连线上的差异，因此需要验证实际拓扑结构的正确性。
因此，亟需一种能够系统验证多die拓扑结构的正确性的验证方法。
发明内容
针对上述技术问题，本发明采用的技术方案为：一种验证多die拓扑结构的方法，所述方法包括如下步骤：
S100，获取多die拓扑结构str的参考模型model，model包括互联的M个die。
其中，第i个diei包括K(i)个电路模块、H(i)个接口和用于die间通信的片上网络接口，i的取值范围为1到M，K(i)和H(i)的函数值均为正整数；其中，片上网络接口中保存有连接关系表，所述连接关系表中包括分别与H(i)个接口互联的其他die的接口。
S200，获取str的实际拓扑结构，当model中任意两个电路模块之间的模型传输路径与实际拓扑结构中的实际传输路径相同时，str的参考模型model和实际拓扑结构验证相同。
其中，当分别从model和实际拓扑结构中相同的源节点发送访问请求request0到目的节点时，源节点为发起request0的电路模块，目的节点为接收request0的电路模块，model中源节点到目的节点之间的模型传输路径与实际拓扑结构中检测到的实际传输路径是否相同的步骤包括：
S210，获取request0在model中转发时依次经过的每个die的节点对，将节点对按照顺序放入str的模型路径列表；其中，每个节点对包括转发request0的当前die及其转发经过的当前die的接口。
S220，通过监视器检测实际拓扑结构中接口inf获取的特征值，当inf获取的特征值与request0携带的目的地址相同时，获取inf及其所处的第h个dieh构成节点对，按照检测到节点对的顺序放入实际路径列表。
S230，对比模型路径列表和实际路径列表中的节点对是否相同，若相同，则模型传输路径与实际传输路径验证相同。
此外，本发明还提供了一种非瞬时性计算机可读存储介质，所述存储介质中存储有至少一条指令或至少一段程序，所述至少一条指令或所述至少一段程序由处理器加载并执行以实现上述方法。
此外，本发明还提供了一种电子设备，包括处理器和上述非瞬时性计算机可读存储介质。
本发明至少具有以下有益效果：
本发明实施例提供了一种验证多die拓扑结构的方法、电子设备及存储介质，其通过分别追踪相同访问请求在参考模型model和实际拓扑结构中的路径列表，通过对比模型路径列表和实际路径列表是否相同来判断源节点和目的节点之间的传输路径是否正确，进而验证实际拓扑结构与参考模型验证是否相同，解决了目前无法验证实际拓扑结构与原始设计是否相同的技术问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种验证多die拓扑结构的方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，一种验证多die拓扑结构的方法流程图，所述方法包括如下步骤：
S100，获取多diei拓扑结构str的参考模型model，model包括互联的M个die；其中，第i个die包括K(i)个电路模块、H(i)个接口和用于die间通信的片上网络接口，i的取值范围为1到M，K(i)和H(i)的函数值均为正整数；其中，片上网络接口中保存有连接关系表，所述连接关系表中包括分别与H(i)个接口互联的其他die的接口。
其中，参考模型用于实现用户设计中包含的多die拓扑结构str的功能和特性，通过与实际拓扑结构进行比较，以证明实际拓扑结构设计的正确性。
作为一个优选实施例，所述互联的M个die属于N个封装单元，每个封装单元中包括一个或多个die。作为一个优选实施例，每个封装单元中die的数量相同。
其中，die之间通过接口实现物理连接。Die的接口之间建立唯一的映射关系，也即die的一个接口唯一的与另一个die的接口实现互联，不会出现一个die的接口连接两个die的接口或连接一个die的两个接口的情况。
作为一个优选实施例，第i个diei还包括用于连接PCIE（Peripheral ComponentInterface Express）的接口，PCIE为显卡的接口。
其中，电路模块为IP核或自主设计的功能模块。其中，IP核为成熟的功能模块，是经过功能设计验证的成熟电路设计。
其中，片上网络接口用于通过查找连接关系表获取访问请求信息需要通过哪个接口输出并输入哪个目标die的哪个接口。
作为一个优选实施例，第i个diei的连接关系表charti包括H(i)个互联接口的映射关系，第r个互联接口的映射关系为{MLi,r,MLf,t}，其中，MLi,r为diei的第r个接口，MLf,t为与MLi,r互联的第f个dief的第t个接口。其中f的取值范围为1到M，r和t均为正整数。需要说明的是，由于die的接口之间为一对一连接，不存在一对多的连接，因此在连接关系表中不存在重复的映射关系，映射关系中的元素也不会存在重复。
需要说明的是，多die拓扑结构str的参考模型model中包括的die的数量可能不同。
其中，当前model中第j个diei中电路模块的数量为K(j)，接口的数量为H(j)，其中j的取值范围为1到M，且i≠j；K(i)和K(j)的函数值为相应die内部的功能模块的实际数量；H(i)和H(j)的函数值为相应die实际的接口。
S200，获取str的实际拓扑结构，当model中任意两个电路模块之间的模型传输路径与实际拓扑结构中的实际传输路径相同时，str的参考模型model和实际拓扑结构验证相同。
其中，str的实际拓扑结构是指通过RTL代码构建str的实际拓扑结构。model和实际拓扑结构的功能等价。
需要说明的是，通过使model和实际拓扑结构中相同的电路模块发起相同访问请求，并将model中获取的模型传输路径和实际拓扑结构中获取的实际传输路径进行比对，路径相同则说明实际拓扑结构中当前的实际传输路径是正确的。当所有的实际传输路径均被验证为正确时，则认为str的参考模型model和实际拓扑结构验证相同。当存在一条模型传输路径与实际传输路径不同时，则model和实际拓扑结构的验证结果为不同。
进一步，当分别从model和实际拓扑结构中相同的源节点发送访问请求request0到目的节点时，源节点为发起request0的电路模块，目的节点为接收request0的电路模块。
需要说明的是，并不是每个电路模块都能发起访问请求，只有能够主动发起访问请求的电路模块才能作为源节点。作为一个示例，高带宽存储器(High Bandwidth Memory，HBM)只能被动的被其他节点访问，不能主动发起访问请求，也即HBM只能作为被访问的目的节点，不能作为源节点。
进一步，model中源节点到目的节点之间的模型传输路径与实际拓扑结构中检测到的实际传输路径是否相同的步骤包括：
S210，获取request0在model中转发时依次经过的每个die的节点对，将节点对按照顺序放入str的模型路径列表；其中，每个节点对包括转发request0的当前die及其转发经过的当前die的接口。
可选的，模型路径列表为队列，队列可以用数组和链表实现。现有技术中，其他用于实现有序列表的方式均落入本发明的保护范围之内。
作为一个示例，当diei的片上网络接口查询连接关系表中的映射关系之后，得到{MLi,r,MLf,t}；diei的片上网络接口将request0通过MLi,r发送给dief的MLf,t，则经过的节点对包括：diei的节点对{diei,MLi,r}，dief的节点对{dief,MLf,t}。
S220，通过监视器检测实际拓扑结构中接口inf获取的特征值，当inf获取的特征值与request0携带的目的地址相同时，获取inf及其所处的第h个dieh构成节点对，按照检测到节点对的顺序放入实际路径列表。其中，h的取值范围为1到M。
其中，在实际拓扑结构中，每个接口配置一个监视器，通过监视器检测接口接收到的访问请求，并通过解析访问请求得到特征值。
需要说明的是，在实际拓扑结构中，源节点发起访问请求之后，且在通过接口发出之前，访问请求中携带的地址信息需要经过片上网络接口进行再加工处理，如果中间需要经过其他模块的处理，也可能会再次进行再加工处理，因此，监视器在接口中获取到的访问请求中的地址信息并不是原始的地址信息，而是经过再加工处理之后的地址信息，因此监视器获取到的访问请求需要通过解析获取特征值。
可选的，特征值为源节点和目的节点的索引编号或地址。
作为一个优选实施例，特征值为源节点和目的节点的地址。其中，源节点地址包括发起访问请求的电路模块的地址及其所处die的地址，目的节点的地址包括待访问的目的die的地址和目的电路模块的地址。通过跟踪特征值来识别同一笔访问请求在传输的过程中经过转发的节点对，
作为一个优选实施例，在实际拓扑结构中监测request0的步骤包括：通过实际拓扑结构中电路模块配置的监视器监测访问请求，当监测到一笔访问请求时，将当前电路模块modt的地址及其所处的diet的地址合并到一起并标注request0的地址标签。则inf获取的特征值与request0携带的目的地址相同的判断步骤包括：将inf获取的特征值与标注request0的地址标签的modt的地址及其所处的diet的地址进行比对，当特征值与modt的地址及其所处的diet的地址相同时，则判定inf获取的特征值与request0携带的目的地址相同。需要说明的是，model和实际拓扑结构中的相同的电路模块发起的访问请求相同，也即访问请求中所携带的源节点的地址和目的节点的地址相同，只有这样才能验证源节点到目的节点之间的路径是否相同。
S230，对比模型路径列表和实际路径列表中的节点对是否相同，若相同，则模型传输路径与实际传输路径验证相同。
需要说明的是，在比对时，是按照模型路径列表和实际路径列表中的节点对的顺序，依次比对相同顺序的两个节点对是否相同，若存在不同的节点对，则验证不通过；若所有相同顺序的节点对都相同，则验证通过。当存在相同顺序的两个节点对不同时，说明相同的源节点发送访问请求request0时在model和实际拓扑结构中的传输路径不同，也即实际拓扑结构与model不同。
本发明实施例提供了一种验证多die拓扑结构的方法，利用相同源节点发送相同的访问请求，分别追踪访问请求在参考模型model中的模型路径得到模型路径列表，以及追踪访问请求在实际拓扑结构中的实际路径得到实际路径列表，并通过对比模型路径列表和实际路径列表是否相同来判断源节点和目的节点之间的传输路径是否正确，当所有传输路径都正确时，则实际拓扑结构与参考模型验证相同，解决了目前无法验证实际拓扑结构与原始设计是否相同的技术问题。
作为一个优选实施例，S210中，获取request0在model中转发时，还包括经过的第j个diej的节点对的步骤，其中j的取值范围为1到M：
S211，第j个diej中的片上网络接口DNOCj接收request0，并将diej的节点对放入模型路径列表中。
S212，diej的DNOCj根据request0中携带的目的地址判断是否为diej的地址，若是，则得到完整的模型路径列表；否则，查找DNOCj的连接关系表，获取下一次转发经过的第k个diek的接口，将request0通过diek的接口转发给diek。其中，k的取值范围为1到M。
作为一个优选实施例，S211还包括，在将diej的节点对放入模型路径列表中之前，检查当前的模型路径列表中是否存在与diej的节点对相同的节点对，若存在，则验证不通过，结束验证。当模型路径列表中存在相同的节点对时，说明request0在一个死循环的路径中传输，此时说明参考模型的路径配置存在问题，通过检测模型路径列表中是否存在相同节点对的方式能够及时判断出死循环路径的存在，并退出死循环路径，解决死循环的技术问题。
作为一个优选实施例，S220还包括：在按照检测到节点对的顺序将节点对放入实际路径列表之前，检查当前的实际路径列表中是否存在与dieh的节点对相同的节点对，若存在，则验证不通过，结束验证。与模型路径列表同理，通过检测模型路径列表中是否存在相同节点对的方式能够及时判断出实际拓扑结构中死循环路径的存在，并退出死循环路径，解决死循环的技术问题。
作为一个优选实施例，S200还包括：S240，删除模型路径列表和实际路径列表中的数据。比对之后至需要将这两条路径标记为验证通过即可，删除相应列表中的数据能够节约存储空间，同时在验证其他路径时还可以再复用相应的模型路径列表和实际路径列表。
作为一个优选实施例，S200中，当相同的源节点发送两笔目的地址相同的访问请求时，在后访问请求的发出时间与在前访问请求的发出时间之间间隔预设时长。其中，预设时长为用户配置。预设时长的配置是为了防止在后请求与在先请求的节点对出现在同一个列表中，进而被误判断为存在死循环，导致验证不通过的误判断问题。
本发明的实施例还提供了一种非瞬时性计算机可读存储介质，该存储介质可设置于电子设备之中以保存用于实现方法实施例中一种方法相关的至少一条指令或至少一段程序，该至少一条指令或该至少一段程序由该处理器加载并执行以实现上述实施例提供的方法。
本发明的实施例还提供了一种电子设备，包括处理器和前述的非瞬时性计算机可读存储介质。
本发明的实施例还提供一种计算机程序产品，其包括程序代码，当所述程序产品在电子设备上运行时，所述程序代码用于使该电子设备执行本说明书上述描述的根据本发明各种示例性实施方式的方法中的步骤。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本发明的范围和精神。本发明开的范围由所附权利要求来限定。
Claims (10)
1.一种验证多die拓扑结构的方法，其特征在于，所述方法包括如下步骤：
S100，获取多die拓扑结构str的参考模型model，model包括互联的M个die；
其中，第i个diei包括K(i)个电路模块、H(i)个接口和用于die间通信的片上网络接口，i的取值范围为1到M，K(i)和H(i)的函数值均为正整数；其中，片上网络接口中保存有连接关系表，所述连接关系表中包括分别与H(i)个接口互联的其他die的接口；
S200，获取str的实际拓扑结构，当model中任意两个电路模块之间的模型传输路径与实际拓扑结构中的实际传输路径相同时，str的参考模型model和实际拓扑结构验证相同；
其中，当分别从model和实际拓扑结构中相同的源节点发送访问请求request0到目的节点时，源节点为发起request0的电路模块，目的节点为接收request0的电路模块，model中源节点到目的节点之间的模型传输路径与实际拓扑结构中检测到的实际传输路径是否相同的步骤包括：
S210，获取request0在model中转发时依次经过的每个die的节点对，将节点对按照顺序放入str的模型路径列表；其中，每个节点对包括转发request0的当前die及其转发经过的当前die的接口；
S220，通过监视器检测实际拓扑结构中接口inf获取的特征值，当inf获取的特征值与request0携带的目的地址相同时，获取inf及其所处的第h个dieh构成节点对，按照检测到节点对的顺序放入实际路径列表，h的取值范围为1到M；
S230，对比模型路径列表和实际路径列表中的节点对是否相同，若相同，则模型传输路径与实际传输路径验证相同。
2.根据权利要求1所述的方法，其特征在于，S210中，获取request0在model中转发时，还包括经过的第j个diej的节点对的步骤，其中j的取值范围为1到M：
S211，第j个diej中的片上网络接口DNOCj接收request0，并将diej的节点对放入模型路径列表中；
S212，diej的DNOCj根据request0携带的目的地址判断是否为diej的地址，若是，则得到完整的模型路径列表；否则，查找DNOCj的连接关系表，获取下一次转发经过的第k个diek的接口，将request0通过接口转发给diek，k的取值范围为1到M。
3.根据权利要求2所述的方法，其特征在于，S211还包括，在将diej的节点对放入模型路径列表中之前，检查当前的模型路径列表中是否存在与diej的节点对相同的节点对，若存在，则验证不通过，结束验证。
4.根据权利要求1所述的方法，其特征在于，S220还包括：在按照检测到节点对的顺序将节点对放入实际路径列表之前，检查当前的实际路径列表中是否存在与dieh的节点对相同的节点对，若存在，则验证不通过，结束验证。
5.根据权利要求1所述的方法，其特征在于，S200还包括：S240，删除模型路径列表和实际路径列表中的数据。
6.根据权利要求1所述的方法，其特征在于，S200中，当相同的源节点发送两笔目的地址相同的访问请求时，在后访问请求的发出时间与在前访问请求的发出时间之间间隔预设时长。
7.根据权利要求1所述的方法，其特征在于，S200中的特征值为源节点和目的节点的地址。
8.根据权利要求1所述的方法，其特征在于，S100中第i个diei的连接关系表charti包括H(i)个互联接口的映射关系，第r个互联接口的映射关系为{MLi,r,MLf,t}，其中，MLi,r为diei的第r个接口，MLf,t为与MLi,r互联的第f个dief的第t个接口。
9.一种非瞬时性计算机可读存储介质，所述存储介质中存储有至少一条指令或至少一段程序，其特征在于，所述至少一条指令或所述至少一段程序由处理器加载并执行以实现如权利要求1-8中任意一项的所述方法。
10.一种电子设备，其特征在于，包括处理器和权利要求9中所述的非瞬时性计算机可读存储介质。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410216665.XA CN117829082B (zh) | 2024-02-27 | 2024-02-27 | 一种验证多die拓扑结构的方法、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410216665.XA CN117829082B (zh) | 2024-02-27 | 2024-02-27 | 一种验证多die拓扑结构的方法、电子设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117829082A true CN117829082A (zh) | 2024-04-05 |
| CN117829082B CN117829082B (zh) | 2024-05-14 |
Family
ID=90515773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410216665.XA Active CN117829082B (zh) | 2024-02-27 | 2024-02-27 | 一种验证多die拓扑结构的方法、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117829082B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040213274A1 (en) * | 2000-03-03 | 2004-10-28 | Fan Jason C. | Routing switch detecting change in session identifier before reconfiguring routing table |
| CN105871612A (zh) * | 2016-03-31 | 2016-08-17 | 乐视控股（北京）有限公司 | Cdn网络的拓扑结构生成器 |
| US20170250926A1 (en) * | 2016-02-29 | 2017-08-31 | Oregon State University | Routerless networks-on-chip |
| CN113709160A (zh) * | 2021-08-30 | 2021-11-26 | 浙江大学 | 基于转发路由完整性验证的软件定义网络拓扑防御方法 |
| CN114996201A (zh) * | 2022-07-28 | 2022-09-02 | 沐曦科技(成都)有限公司 | 一种基于Die互连的路由系统 |
| CN115470750A (zh) * | 2022-09-22 | 2022-12-13 | 沐曦科技(北京)有限公司 | 基于追踪文件的芯片性能验证系统 |
| CN117440053A (zh) * | 2023-12-21 | 2024-01-23 | 沐曦集成电路(上海)有限公司 | 一种多级跨die访问方法及系统 |
-
2024
- 2024-02-27 CN CN202410216665.XA patent/CN117829082B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040213274A1 (en) * | 2000-03-03 | 2004-10-28 | Fan Jason C. | Routing switch detecting change in session identifier before reconfiguring routing table |
| US20170250926A1 (en) * | 2016-02-29 | 2017-08-31 | Oregon State University | Routerless networks-on-chip |
| CN105871612A (zh) * | 2016-03-31 | 2016-08-17 | 乐视控股（北京）有限公司 | Cdn网络的拓扑结构生成器 |
| CN113709160A (zh) * | 2021-08-30 | 2021-11-26 | 浙江大学 | 基于转发路由完整性验证的软件定义网络拓扑防御方法 |
| CN114996201A (zh) * | 2022-07-28 | 2022-09-02 | 沐曦科技(成都)有限公司 | 一种基于Die互连的路由系统 |
| CN115470750A (zh) * | 2022-09-22 | 2022-12-13 | 沐曦科技(北京)有限公司 | 基于追踪文件的芯片性能验证系统 |
| CN117440053A (zh) * | 2023-12-21 | 2024-01-23 | 沐曦集成电路(上海)有限公司 | 一种多级跨die访问方法及系统 |
Non-Patent Citations (1)
| Title |
|---|
| 李晓鸿;葛静巧;张大方;: "异构传感器网络的一种生存期可延长的可调节拓扑结构", 通信学报, no. 08, 25 August 2013 (2013-08-25), pages 39 - 47 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117829082B (zh) | 2024-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11893331B2 (en) | Device verification method, UVM verification platform, electronic apparatus and storage medium | |
| CN112527705A (zh) | 一种PCIe DMA数据通路的验证方法、装置及设备 | |
| CN111614507B (zh) | 一种网络协议特征识别方法 | |
| CN114185808A (zh) | 自动化测试方法、装置、电子设备及计算机可读存储介质 | |
| CN104780123B (zh) | 一种网络包收发处理装置及其设计方法 | |
| US6963997B2 (en) | Transaction logging and intelligent error reporting in an expectation-based memory agent checker | |
| CN117829082B (zh) | 一种验证多die拓扑结构的方法、电子设备及存储介质 | |
| CN111949470B (zh) | 一种芯片验证方法、装置、电子设备及存储介质 | |
| CN111935767B (zh) | 一种网络仿真系统 | |
| CN108512675B (zh) | 一种网络诊断的方法、装置、控制节点和网络节点 | |
| WO2024108940A1 (zh) | 一种性能监管方法、装置、系统、设备和介质 | |
| CN116257451A (zh) | 接口测试方法、装置、设备、存储介质及产品 | |
| CN115017864A (zh) | 验证方法、验证装置、电子设备和计算机可读存储介质 | |
| CN112783942B (zh) | 基于区块链的数据采集质量核验方法及系统及装置及介质 | |
| CN115454896A (zh) | 基于smbus的ssd mctp控制消息验证方法、装置、计算机设备及存储介质 | |
| CN111666132B (zh) | 分布式事务实现方法、装置、计算机系统及可读存储介质 | |
| CN111352781B (zh) | 用于重传部件模块级验证的报文自动比对正确性检查方法及装置 | |
| CN111489816B (zh) | 基于就诊数据传递的智能医疗故障处理方法及云服务器 | |
| CN113656354A (zh) | 日志分类方法、系统、计算机设备和可读存储介质 | |
| CN113177014A (zh) | 基于检验方式的串口通讯方法和串口芯片 | |
| CN113485944B (zh) | 一种软件测试方法及系统 | |
| CN110196862B (zh) | 一种数据场景构造方法、装置、服务器与系统 | |
| CN112737872B (zh) | 一种arinc664p7端系统跨网测试系统和方法 | |
| CN115065612B (zh) | 全链路压测改造的测试方法及装置 | |
| CN109413504B (zh) | 基于字符串替换的弹幕校验方法、装置、终端及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |