CN117825934A - 测试方法、测试系统、电子设备及程序产品 - Google Patents

Abstract

本申请公开了一种测试方法、测试系统、电子设备及程序产品，其中所述方法包括：响应于启动指令，启动待测芯片的待测主系统，从待测主系统中，获得目标标识信息；基于目标标识信息，确定和待测主系统属于同一多核异构系统的待测从系统，所述待测从系统包括所述同一多核异构系统中除待测主系统包括的硬件域之外的其他硬件域和所述其他硬件域对应的操作系统；采用与待测主系统匹配的第一测试用例对待测主系统进行测试，以及，采用与待测从系统匹配的第二测试用例对待测从系统进行测试，以实现对待测芯片的系统级测试。为同一系列的不同类型产品芯片的SLT系统级测试提供了一种新的技术支持。

Description

测试方法、测试系统、电子设备及程序产品

技术领域

本申请涉及测试领域，尤其涉及一种测试方法、测试系统、电子设备及程序产品。

背景技术

系统级测试（System Level Test，SLT）是一种广泛应用于芯片测试领域的测试方法，主要用于对芯片进行功能测试、性能测试和可靠性测试。在实际应用中，针对同一系列产品，工厂会生产出不同种类或类型的产品或产品芯片，用于实现同一系列中不同类型产品芯片的各自功能。对于这种属于同一系列、但种类或类型不同的产品芯片，如何实现其系统级测试成为了亟待解决的技术问题。

发明内容

本申请提供了一种测试方法、测试系统、电子设备及程序产品，以至少解决现有技术中存在的以上技术问题。

根据本申请的第一方面，提供了一种测试方法，包括：

响应于启动指令，启动待测芯片的待测主系统，所述待测芯片包括多核异构系统，所述多核异构系统包括至少两个硬件域；各硬件域由多核异构系统中多个架构不同的处理器核以及与各处理器核连接的硬件资源构成，所述各硬件域之间互相隔离；所述各硬件域对应各操作系统；所述待测主系统包括所述至少两个硬件域中的其中之一硬件域和所述其中之一硬件域对应的操作系统；

从待测主系统中，获得目标标识信息，所述目标标识信息用于表征所述待测芯片的种类或类型；

基于目标标识信息，确定和待测主系统属于同一多核异构系统的待测从系统，所述待测从系统包括所述同一多核异构系统中除待测主系统包括的硬件域之外的其他硬件域和所述其他硬件域对应的操作系统；

采用与待测主系统匹配的第一测试用例对待测主系统进行测试，以及，采用与待测从系统匹配的第二测试用例对待测从系统进行测试，以实现对所述待测芯片的系统级测试。

在一可实施方式中，所述待测从系统的数量为一个或至少两个；在所述待测从系统的数量为至少两个的情况下，

所述采用与待测从系统匹配的第二测试用例对待测从系统进行测试，包括：

采用与各待测从系统匹配的各第二测试用例对各待测从系统分别进行测试。

在一可实施方式中，所述方法还包括：

在待测主系统为第一主系统时，获得的目标标识信息为第一标识信息；

在待测主系统为第二主系统时，获得的目标标识信息为第二标识信息；

其中，所述第一标识信息表征的第一待测芯片的种类或类型，不同于第二标识信息表征的第二待测芯片的种类或类型，第一待测芯片与第二待测芯片是属于同一系列的多核异构系统；

其中，所述第一待测芯片包括第一主系统和基于第一标识信息而确定出的第一待测从系统；所述第二待测芯片包括第二主系统和基于第二标识信息而确定出的第二待测从系统；

在第一待测从系统和第二待测从系统中存在相同的从系统时，采用同一测试用例对相同从系统进行测试。

在一可实施方式中，所述方法还包括：所述采用与待测主系统匹配的第一测试用例对待测主系统进行测试，以及，采用与待测从系统匹配的第二测试用例对待测从系统进行测试，包括：

待测主系统加载与待测主系统匹配的第一测试用例；

待测从系统加载与待测从系统匹配的第二测试用例；

待测主系统接收测试指令，通过预设传输机制将测试指令传输至待测从系统；

待测主系统响应测试指令，采用已加载的第一测试用例进行测试；

所述待测从系统接收并响应测试指令，采用已加载的第二测试用例进行测试。

在一可实施方式中，所述方法还包括：待测主系统通过预设传输机制获得待测从系统的测试结果，将待测从系统的测试结果和待测主系统的测试结果，作为对测试指令的响应结果进行反馈。

在一可实施方式中，所述方法还包括：所述待测主系统包括至少两个启动阶段；所述从待测主系统中，获得目标标识信息，包括：在各个启动阶段均执行完毕或至少两个启动阶段中的目标阶段执行完毕的情况下，从待测主系统的目标存储信息中，读取目标标识信息。

根据本申请的第二方面，提供了一种测试系统，包括：

启动单元，用于响应于启动指令，启动待测芯片的待测主系统，所述待测芯片包括多核异构系统，所述多核异构系统包括至少两个硬件域；各硬件域由多核异构系统中多个架构不同的处理器核以及与各处理器核连接的硬件资源构成，所述各硬件域之间互相隔离；所述各硬件域对应各操作系统；所述待测主系统包括所述至少两个硬件域中的其中之一硬件域和所述其中之一硬件域对应的操作系统；

获得单元，用于从待测主系统中，获得目标标识信息，所述目标标识信息用于表征所述待测芯片的种类或类型；

确定单元，用于基于目标标识信息，确定和待测主系统属于同一多核异构系统的待测从系统，所述待测从系统包括所述同一多核异构系统中除待测主系统包括的硬件域之外的其他硬件域和所述其他硬件域对应的操作系统；

测试单元，用于采用与待测主系统匹配的第一测试用例对待测主系统进行测试，以及，采用与待测从系统匹配的第二测试用例对待测从系统进行测试，以实现对所述待测芯片的系统级测试。

在一可实施方式中，所述获得单元，用于在待测主系统为第一主系统时，获得的目标标识信息为第一标识信息；在待测主系统为第二主系统时，获得的目标标识信息为第二标识信息；

其中，所述第一标识信息表征的第一待测芯片的种类或类型，不同于第二标识信息表征的第二待测芯片的种类或类型，第一待测芯片与第二待测芯片是属于同一系列的多核异构系统；

其中，所述第一待测芯片包括第一主系统和基于第一标识信息而确定出的第一待测从系统；所述第二待测芯片包括第二主系统和基于第二标识信息而确定出的第二待测从系统；

在确定单元确定出第一待测从系统和第二待测从系统中存在相同的从系统时，所述测试单元用于采用同一测试用例对相同从系统进行测试。

根据本申请的第三方面，提供了一种电子设备，包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行本申请所述的方法。

根据本申请的第四方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质，所述计算机指令用于使计算机执行本申请所述的方法。根据本申请的第五方面，提供了一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现本申请的测试方法。

本申请中的测试方法、多核异构系统、电子设备及程序产品，响应于启动指令，对待测芯片的待测主系统进行启动并从待测主系统中获得用于表征待测芯片的种类或类型的目标标识信息，基于该目标标识信息，确定和待测主系统属于同一多核异构系统的待测从系统，采用与待测主系统匹配的第一测试用例对待测主系统进行测试，以及采用与待测从系统匹配的第二测试用例对待测从系统进行测试。为同一系列的不同类型产品芯片的SLT测试提供了一种新的技术支持。

应当理解，本部分所描述的内容并非旨在标识本申请的实施例的关键或重要特征，也不用于限制本申请的范围。本申请的其它特征将通过以下的说明书而变得容易理解。

附图说明

通过参考附图阅读下文的详细描述，本申请示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本申请的若干实施方式，其中：

在附图中，相同或对应的标号表示相同或对应的部分。

图1示出了本申请实施例中多核异构系统的示意图一；

图2示出了本申请实施例中多核异构系统的示意图二；

图3示出了本申请实施例中多核异构系统的示意图三；

图4示出了本申请实施例中测试方法的实现流程示意图一；

图5示出了本申请实施例中测试方法的实现流程示意图二；

图6示出了本申请实施例中测试方法的实现框图；

图7示出了本申请实施例中测试系统的组成结构示意图；

图8示出了本申请实施例中电子设备的组成结构示意图。

具体实施方式

为使本申请的目的、特征、优点能够更加的明显和易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述，所描述的实施例不应视为对本申请的限制，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解, “一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。

在以下的描述中，所涉及的术语“第一\第二”仅仅是区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。

应理解，在本申请的各种实施例中，各实施过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。

本申请中的测试方法的处理逻辑部署于多核异构系统中。本申请实施例中，多核异构系统为多核异构芯片。多核异构芯片，是指在单颗芯片内集成有两个或多个处理器核的芯片。如，集成有两个或多个处理器核的单颗SOC（片上系统）芯片。多核异构芯片中的每个处理器核可作为一个独立处理器，可独立运行每个处理器核需要运行的指令，实现每个处理器核需要实现的任务。可以理解，多核异构芯片作为一种具有多核处理器的芯片。与单核处理器芯片相比，各核任务的独立运行，可加快运行速度，提高多任务执行能力，从而带来性能高的优势。且多核处理器被设置在同一芯片上，具有成本低的优势。

如图1所示，所述多核异构芯片包括多个处理器核，所述多个处理器核包括第一处理器核、第二处理器核…第L处理器核。L为大于等于2的正整数，根据实际情况而灵活设定。在多个处理器核中，每个处理器核相当于是一个计算引擎，其类型和/或数量可不同。其中，处理器核的类型包括计算能力强的核和实时性强（计算快）的核。在实际应用中，多个处理器核中多数核为不同类型的处理器核，少数核为相同类型的处理器核。还可以，多个处理器核可以是不同类型的处理器核，由此，多核异构芯片是由两个或多个架构不同的处理器核构成的。处理器核的类型和/或数量的不同，可在一定程度上实现处理器核之间的架构不同。

在实际应用中，在所有处理器核中，只要有两个或多个处理器核的类型不同，包括这些处理器核的芯片就可以被视为多核异构芯片。

示例性地，由于嵌入式处理器（ARM）具有成本低和低功耗的优势，数字信号处理器（DSP）具有数字专用处理的优势，可编程逻辑阵列（FPGA）具有高速处理的优势，每种类型的处理器作为一种处理器核使用，被设计在同一SOC芯片上，即可得到一种多核异构的SOC芯片。

如图2所示，每个处理器核与各处理器核连接的硬件资源，如时钟控制器、中断控制器、内存空间等构成每个硬件域。即，多核异构芯片包括多个硬件域。在多核异构芯片中，每个硬件域是一组硬件资源的集合。不同硬件域之间是互相隔离的，这种隔离可视为一种物理上的隔离，如同一硬件域内的硬件设计在多核异构芯片的相近位置，不同硬件域内的硬件设计在多核异构芯片的不同位置，以物理位置上实现隔离。当然，本申请实施例中的不同硬件域之间的互相隔离可以不是物理上的隔离，而是逻辑上的隔离。这种逻辑上的隔离可体现在：同一硬件域内的硬件资源需要使用同一通信标识进行本硬件域内的访问，即，同一硬件域内的硬件资源之间可基于本硬件域内的通信标识进行互相访问。不同硬件域内的硬件资源使用不同的通信标识进行访问。

在实际应用中，优选不同硬件域之间的互相隔离为一种逻辑隔离，如此至少可节省芯片空间。

如图3所示，在多核异构芯片中，可以为每个硬件域配置一操作系统。如，为第一硬件域配置第一操作系统，为第二硬件域配置第二操作系统等。为不同硬件域配置的操作系统可以为相同系统，可以为不同，优选为不同系统。如，为第一硬件域配置的第一操作系统为Linux系统，为第二硬件域配置的第二操作系统为安卓系统。其中，由于Linux系统具有安全性高的特点、安卓系统具有轻快性的特点，可将多核异构系统中对安全性要求高的任务交由Linux去执行，将多核异构系统中对需要轻快运行的任务交由安卓系统去执行，因此，多核异构系统中可以采用不同硬件域上的不同操作系统实现各任务的高效执行。

在多核异构芯片中，还可以根据实际需求，为大部分硬件域中的各硬件域配置操作系统，为小部分硬件域不配置操作系统，视具体使用情况而定。

本申请实施例中，硬件域之间也存在有通信需求，在不同硬件域之间存在通信需求时，可采用核间通信机制实现硬件域之间的通信。其中，多核异构系统中的核间通信机制包括适于指令传输的mailbox机制、适于数据共享的内存共享机制。单颗SOC芯片内的核间通信，可保证数据在同一芯片内传输，保证了数据安全性和传输快速性。

通常情况下，不同硬件域内的硬件资源是存在差异的，这种差异可能体现在硬件类型、硬件型号、硬件数量等方面的差异。这种差异性，在一定程度上可体现多核异构系统的异构性。从前面的介绍可知，本申请中的多核异构是硬件层面上的概念，与软件层面无关。

如图1所示，本申请实施例中的多核异构芯片还包括各类型控制单元。各类型控制单元包括但不限定于：电源控制单元、非易失性存储控制单元、易失性存储控制单元等。其中，电源控制单元，用于控制电源单元，以实现对多核异构芯片的电源的供给。非易失性存储控制单元，用于控制多核异构芯片中的至少一处理器核对非易失性存储单元的访问。易失性存储控制单元，用于控制多核异构芯片中的至少一处理器核对易失性存储单元的访问。

其中，电源单元、非易失性存储单元、易失性存储单元作为多核异构芯片之外的硬件资源，可在多核异构芯片有需要的情况下被调用。除此之外，音频输出单元（如喇叭或扬声器）、音频采集单元（如麦克风）、视频输出单元（如显示屏）等硬件作为多核异构芯片之外的硬件资源，也可在多核异构芯片有需要的情况下被调用，以实现音频、视频的正常输出。

本申请实施例的测试方法是在多核异构系统上实现的。本申请实施例的测试方法中涉及到的多核异构系统包括M个硬件域，M为大于或等于2的正整数。该M个硬件域可以是图2所示的L个硬件域中的全部硬件域或部分硬件域，优选为全部硬件域。每个硬件域对应一个操作系统。如，硬件域1对应第一操作系统，硬件域2对应第二操作系统…硬件域M对应第M操作系统。M个硬件域对应M个操作系统。各硬件域由多核异构系统中多个架构不同的处理器核与各处理器核连接的硬件资源构成，各硬件域之间互相隔离。图3所示的多核异构系统中的相关内容可参见对图1和/或图2的相关说明，重复之处不赘述。

本申请中，如果将硬件域及硬件域对应的操作系统简称为子系统，那么，可以理解，多核异构芯片中包括两个或两个以上这样的子系统。可以理解，在同一系列的各类型产品芯片中，每种类型的产品芯片可以是与如图3所示相近或类似的多核异构芯片。但，因为不同种类或类型的产品芯片所包括的至少其中之一子系统是不同的，所以，不同类型产品芯片实现的功能自然存在差别。在同一系列的每种类型的产品芯片中，因为存在两个或多个（由硬件域及其对应的操作系统构成）的子系统，所以，可对这些子系统进行主系统和从系统的区分。在同一类型产品芯片的多个子系统中，哪个子系统可作为主系统，哪个子系统可作为从系统，可根据实际情况而灵活设定。

图4示出了本申请实施例中测试方法的实现流程示意图一。如图4所示，所述测试方法包括：

S401：响应于启动指令，启动待测芯片的待测主系统，所述待测芯片包括多核异构系统，所述多核异构系统包括至少两个硬件域；各硬件域由多核异构系统中多个架构不同的处理器核以及与各处理器核连接的硬件资源构成，所述各硬件域之间互相隔离；所述各硬件域对应各操作系统；所述待测主系统包括多核异构系统中至少两个硬件域中的其中之一硬件域和所述其中之一硬件域对应的操作系统。

本申请中，待测芯片为一种多核异构芯片，关于多核异构芯片的说明参见前述图1-图3所述，重复之处不赘述。

本申请中，是以（多核异构）芯片为单位进行的测试。待测主系统可以是待测芯片（简称为待测多核异构芯片）的多个子系统中被选定为主系统的子系统。对于同一系列的各类型（或各种类）的待测芯片来说，哪些子系统可作为该类型待测芯片的主系统，哪些子系统可作为该类型待测芯片的从系统，根据实际情况而灵活设定。

示例性地，假定同一系列产品包括A类型芯片和B类型芯片。待测芯片可以是A类型芯片或B类型芯片。其中，A类型芯片包括三个子系统，各子系统包括A类芯片中的各硬件域和各硬件域对应的操作系统。B类型芯片包括四个子系统，各子系统包括B类芯片中的各硬件域和各硬件域对应的操作系统。在A类型芯片中，可预先设置三个子系统中的第一子系统（第一子系统包括A类芯片中的硬件域1和硬件域1对应的操作系统1）为主系统。自然地，A类型芯片中的第二子系统（第二子系统包括A类芯片中的硬件域2和硬件域2对应的操作系统2）和第三子系统（第三子系统包括A类芯片中的硬件域3和硬件域3对应的操作系统3）为该类型芯片的从系统。在B类型芯片中，可预先设置四个子系统中的第四子系统（第四子系统包括B类芯片中的硬件域4和硬件域4对应的操作系统4）为主系统。自然地，B类型芯片中的第一子系统（第一子系统包括B类芯片中的硬件域1和硬件域1对应的操作系统1）、第二子系统（第二子系统包括B类芯片中的硬件域2和硬件域2对应的操作系统2）和第三子系统（第三子系统包括B类芯片中的硬件域3和硬件域3对应的操作系统3）可作为该类型芯片的从系统使用。

在实际应用中，待测芯片接收来自外部如上位机的启动指令，响应于启动指令，对待测芯片的待测主系统进行启动。

S402：从待测主系统中，获得目标标识信息，所述目标标识信息用于表征待测芯片的种类或类型。

本申请中，同一系列的不同类型产品芯片，具有与之对应的一个标识。同一系列的不同类型产品芯片间的标识信息不同。该标识信息可作为对待测芯片属于同一系列的何种类型芯片，或者待测主系统是属于同一系列的何种类型产品芯片的主系统的区分。同一系列的不同类型产品芯片的标识信息，可预先烧录至对应类型的芯片。在同一系列某一类型的待测芯片中的待测主系统启动过程中或启动完成后，通过读取预先烧录的信息，而获得该标识信息。将读取到的预先烧录的标识，作为目标标识信息使用。

在实际应用中，待测主系统的启动包括至少两个启动阶段，如，一级引导加载程序（FSBL，First Stage Boot Loader）阶段、设备初始化层（DIL，Device InitializationLayer）第一阶段、芯片启动的DDR（Double Data Rate，双倍速率存储器）训练阶段（DDRTraining阶段）、DIL第二阶段（DIL 2阶段）。本申请中，在各个启动阶段均执行完毕或至少两个启动阶段中的目标阶段如DDR Training阶段或DIL 2阶段执行完毕的情况下，从待测主系统的目标存储信息中，读取目标标识信息。其中，目标存储信息包括预先烧录的标识。

S403：基于目标标识信息，确定和待测主系统属于同一多核异构系统的待测从系统，所述待测从系统包括所述同一多核异构系统中除待测主系统包括的硬件域之外的其他硬件域和所述其他硬件域对应的操作系统。

通俗来讲，本步骤中意在通过目标标识信息来确定与待测主系统同属于（同一系列的）同一类型下的多核异构芯片的（待测）从系统都包括哪些。

示例性地，如果目标标识信息表征当前待测芯片是前述的A类（型）芯片，则可知和待测主系统属于同一多核异构系统的待测从系统是A类芯片中的第二子系统和第三子系统。

如果目标标识信息表征当前待测芯片是前述的B类（型）芯片，则可知和待测主系统属于同一多核异构系统的待测从系统是B类芯片的第一子系统、第二子系统和第三子系统。

在实施时，可预先设置同一系列中的不同类型芯片和该类型芯片下的从系统之间的对应关系，在已获知当前被测试的芯片的目标标识信息的情况下，可从前述对应关系中查找与当前待测芯片的目标标识信息对应的从系统信息，即可获知和当前被测试的待测主系统属于同一多核异构系统的待测从系统。

S404：采用与待测主系统匹配的第一测试用例对待测主系统进行测试，以及，采用与待测从系统匹配的第二测试用例对待测从系统进行测试，以实现对所述待测芯片的系统级测试。

本申请中，在获知待测主系统和与待测主系统同属于同一多核异构系统的待测从系统的情况下，为待测主系统和待测从系统确定与各自匹配的测试用例。

本申请中，针对同一系列中的全部产品或产品芯片，为这些产品芯片中的各子系统设置对应的测试用例。可将预先设置的与待测主系统对应的测试用例（如第一测试用例），作为与待测主系统匹配的测试用例。可将预先设置的与待测从系统对应的测试用例（如第二测试用例），作为与待测从系统匹配的测试用例。待测主系统和待测从系统采用与各自匹配的测试用例进行测试。

本申请中的测试用例对待测子系统（如待测主系统或待测从系统）的测试，

主要用于对待测芯片进行功能测试、性能测试和可靠性测试，为一种对待测芯片的系统级SLT测试。

S401~S404中，响应于启动指令，对待测芯片的待测主系统进行启动并从待测主系统中获得用于表征待测芯片的种类或类型的目标标识信息，基于该目标标识信息，确定和待测主系统属于同一多核异构系统的待测从系统，采用与待测主系统匹配的第一测试用例对待测主系统进行测试，以及采用与待测从系统匹配的第二测试用例对待测从系统进行测试。其中，待测芯片可以是同一系列下的不同种类或类型的多核异构芯片，S401~S404是对同一系列的不同类型产品芯片实现的SLT测试方案，为同一系列的不同类型产品芯片的SLT测试提供了一种新的技术支持。

作为一种可实施方式，本申请中，所述和待测主系统属于同一多核异构系统的待测从系统的数量为一个或至少两个；在所述待测从系统的数量为至少两个的情况下，所述采用与待测从系统匹配的第二测试用例对待测从系统进行测试的方案，包括：采用与各待测从系统匹配的各第二测试用例对各待测从系统分别进行测试。

在实际应用中，对于某个待测芯片来说，芯片中的待测主系统的数量通常为一个，芯片中的待测从系统的数量通常为一个或至少两个。在待测芯片的待测从系统的数量为一个的情况下，采用预先设置好的与待测从系统对应的测试用例，对待测从系统进行测试。在待测芯片的待测从系统的数量为两个或两个以上的情况下，每个待测从系统均存在有为其预先设置好的测试用例，这些测试用例可作为与每个待测从系统匹配的（第二）测试用例。采用与各待测从系统匹配的（第二）测试用例，对各待测从系统进行测试，以实现对待测芯片的全部从系统的测试。本申请中，采用各第二测试用例对各待测主系统分别进行测试，可实现对待测从系统的全面测试，保证测试的全面性和准确性。为同一系列的不同类型产品芯片的SLT测试提供了全面和准确的保障。

作为一种可选方式，在待测主系统为第一主系统时，获得的目标标识信息为第一标识信息。在待测芯片的待测主系统为第二主系统时，获得的目标标识信息为第二标识信息。

在实施时，在待测主系统为第一主系统时，将读取到的预先烧录至第一主系统的第一标识信息，作为目标标识信息，用以表征当前待测芯片-第一待测芯片的种类或类型为第一类型。在待测主系统为第二主系统时，将读取到的预先烧录至第二主系统的第二标识信息，作为目标标识信息，用以表征当前待测芯片-第二待测芯片的种类或类型为第二类型。第一待测芯片与第二待测芯片是属于同一系列的多核异构系统，但，第一标识信息表征的第一待测芯片的种类或类型，不同于第二标识信息表征的第二待测芯片的种类或类型。第一待测芯片和第二待测芯片是同一系列的不同类型产品芯片。同一系列的不同类型产品芯片，通常（目标）标识信息不同。自然地，基于（目标）标识信息确定出的与各自待测主系统属于同一多核异构系统的待测从系统可能为不同，也可能为相同。即，在第一待测芯片包括第一主系统和基于第一标识信息而确定出的第一待测从系统，第二待测芯片包括第二主系统和基于第二标识信息而确定出的第二待测从系统的情况下，如果第一待测从系统和第二待测从系统的数量均为一个，则第一待测从系统和第二待测从系统可能不同，也可能相同。如果第一待测从系统和第二待测从系统中其中之一系统的数量为两个或多个，则第一待测从系统中和第二待测从系统中可能存在相同的从系统，也可能存在不同的从系统。本申请中所涉及的从系统相同指的是从系统实现的功能相同或相似。

以待测芯片为A类型芯片为例，如果其待测主系统为A类型芯片中的第一子系统，则基于第一标识信息确定出的与第一子系统属于同一多核异构芯片的待测从系统是第二子系统和第三子系统。即，待测芯片的主系统是A类型芯片的第一子系统，待测芯片的从系统是A类型芯片的第二子系统和第三子系统。

以待测芯片为B类型芯片为例，如果其待测主系统为B类型芯片中的第四子系统，则基于第二标识信息确定出的与第四子系统属于同一多核异构芯片的待测从系统是第一子系统、第二子系统和第三子系统。即，待测芯片的主系统是B类型芯片的第四子系统，待测芯片的从系统是B类型芯片的第一子系统、第二子系统和第三子系统。A类型芯片的第二子系统和第三子系统中，可能存在有与B类型芯片的第一子系统、第二子系统和第三子系统的相同从系统。

作为一种可选方式，本申请中，在第一测试从系统和第二待测从系统中存在相同的从系统时，采用同一测试用例对相同从系统进行测试。

在实际应用中，对于同一系列的不同类型产品芯片，往往存在相同或相似的功能。如，A类型芯片的第二子系统和B类型芯片中的第二子系统实现的功能相同或相似。可预先为同一系列的不同类型产品芯片中，具有相同或相似功能的子系统设置同一测试用例。在测试时，可对不同类型产品芯片中的具有相同或相似功能的待测从系统，采用同一测试用例进行测试。如此，可避免为同一系列的各类型产品芯片中的每个子系统分别设置测试用例而导致的资源浪费、工作量增加的问题。为同一系列的不同类型产品芯片的SLT测试提供了一种新的技术支持。

本申请中，在采用与待测主系统匹配的第一测试用例对待测主系统进行测试之前，需要加载第一测试用例。具体的，待测芯片、具体是待测主系统加载与待测主系统匹配的第一测试用例。在采用与待测从系统匹配的第二测试用例对待测从系统进行测试之前，需要加载第二测试用例。具体的，待测芯片、具体是待测从系统加载与待测从系统匹配的第二测试用例。待测主系统和待测从系统在加载有各自的测试用例，并在接收到测试指令的情况下，采用各自的测试用例开始自身的测试。或者，待测主系统和待测从系统无需接收到测试指令，在加载有各自的测试用例的情况下，直接采用各自的测试用例开始进行测试。

在实施时，待测芯片、具体是待测主系统接收来自待测芯片外部的测试指令，响应测试指令，采用已加载的第一测试用例进行测试。待测主系统通过预设传输机制将测试指令传输至待测从系统。待测从系统接收并响应测试指令，采用已加载的第二测试用例进行测试。其中，预测传输机制为mailbox机制。

如果待测芯片的待测从系统的数量为两个或多个，则待测芯片的主系统将测试指令传输至各待测从系统。各待测从系统响应测试指令，采用各自的测试用例进行测试。待测芯片的各子系统（包括主系统和从系统）各自进行测试，可避免各子系统间的测试干扰，保证各单独子系统的测试准确性。

可以理解，采用各自的测试用例对待测芯片的各子系统进行测试，得到的测试结果为测试通过或测试未通过。待测从系统获得对自身的测试结果的情况下，通过预设传输机制如mailbox机制，将测试结果传输至待测主系统。待测主系统通过预设传输机制获得、具体是接收待测从系统的测试结果。将待测从系统的测试结果和待测主系统的测试结果，作为对测试指令的响应结果进行反馈，如反馈至向待测芯片发出测试指令的设备端。

下面结合图5和图6对本方案做详细说明。在图5和图6中是以从系统（slave）为两个或多个，主系统（master）为一个进行的说明，任何其他任何合理的情形均在本申请的覆盖范围内。

假定同一系列的不同类型产品芯片共有三种产品芯片，分别是A类型芯片、B类型芯片和C类型芯片。其中，关于A类型芯片和B类型芯片的各子系统数量、以及主从系统的划分参见前述相关说明。C类型芯片包括两个子系统，各子系统包括C类芯片中的各硬件域和各硬件域对应的操作系统。在C类型芯片中，可预先设置两个子系统中的第一子系统（第一子系统包括C类芯片中的硬件域1和硬件域1对应的操作系统1）为主系统。自然地，C类型芯片中的第二子系统（第二子系统包括C类芯片中的硬件域2和硬件域2对应的操作系统2）为从系统。

可以理解，在实际应用中，同一系列的不同类型产品芯片中的主系统的功能是相似或相近的，可为这些主系统设置同一测试用例。在同一系列的不同类型产品芯片的从系统中，可能存在有相同或相近功能的从系统，也可能存在有功能不同的从系统。对于具有相同或相近功能的从系统，可为这些从系统设置同一测试用例。

在本实施例中，C类型芯片包括的子系统数量少，A类型芯片包括的子系统数量适中，B类型芯片包括的子系统数量最多，可粗略认为，B类型芯片可实现的功能最多，A类型芯片实现的功能适中，C类型芯片实现的功能最少。如此，可根据实现最多功能的B类型芯片包括的功能或子系统数量，为该同一系列的产品芯片设置相应数量组的测试用例。

如，根据实现最多功能的B类型芯片包括的子系统数量，设计相应数量组的测试用例。具体的，预先设计四组测试用例，其中，四组测试用例中的第一组测试用例用于测试各类型芯片的主系统。四组测试用例中的第二组测试用例用于测试A类型芯片中的第二子系统、B类型芯片中的第一子系统、C类型芯片中的第二子系统。四组测试用例中的第三组测试用例用于测试A类型芯片中的第三子系统和B类型芯片中的第二子系统。四组测试用例中的第四组测试用例用于测试B类型芯片中的第三子系统。其中，第一组测试用例作为用于对主系统进行测试的第一测试用例使用，第二组~第四组测试用例作为用于对从系统进行测试的第二测试用例使用。使用同一测试用例的各类型芯片的子系统间至少部分功能相同或相近。

考虑到本方案是对同一系列的各类型产品芯片中的各子系统进行主从划分，利用主从划分结果，对各主系统（master）和从系统（slave）进行测试，以实现对待测芯片的SLT级测试，所以本方案可认为是一种采用master–slave方式的系统级测试方案。

本发明人开发有针对本方案的SLT级测试程序，并将SLT级测试程序加载到测试板。针对工厂生产出的某一系列下的各种类型的产品芯片，利用机械装置如机械手臂将待测芯片放置到测试板的测试座（socket）中。在实施时，为测试板进行供电，测试板上电，上位机产生启动指令，并将启动指令发送至待测芯片。待测芯片、具体是待测芯片的主系统响应启动指令以进行自身的启动。

结合图5所示，以待测芯片的主系统的启动阶段包括FSBL阶段、DIL阶段、DDRTraining阶段和DIL 2阶段等四个阶段为例，待测主系统按照FSBL阶段、DIL阶段、DDRTraining阶段和DIL 2阶段的顺序，依次执行对各启动阶段的启动。其中，FSBL是一个嵌入式软件程序，用于控制硬件初始化和处理器启动过程。在芯片上电后，处理器会首先启动FSBL，然后由FSBL负责初始化系统各个模块和外设，并加载操作系统或其他应用程序。FSBL的主要作用是确保系统能够正确启动并进入操作系统或其他应用程序的执行阶段。在启动过程中，FSBL还会检查系统的安全性，以避免恶意代码的攻击。可以说，FSBL是芯片启动过程中非常重要的一部分，它确保了系统能够正常启动，并提高了系统的安全性和可靠性。在芯片启动阶段，DIL是一个软件层，用于初始化和配置系统中的各个设备。DIL通常会在FSBL之后运行，但在操作系统加载之前。DDR训练阶段是指在芯片启动过程中，对DDR 内存- DDR（双倍速率） SDRAM（Synchronous Dynamic Random-Access Memory，同步动态随机存储器）进行初始化和训练的一个阶段。DDR训练是一个复杂的过程，它涉及到许多因素，例如时序、电压和信号完整性等。DIL2阶段是芯片启动过程中的第二个设备初始化层阶段，负责对处理器内部和外部的各种设备进行更加详细和深入的初始化和配置。DIL2阶段通常在DIL之后运行，但在操作系统加载之前。

本申请中，在DIL 2阶段的启动执行完成之后，从启动完成的待测主系统的目标存储信息中，读取出预先烧录好的标识信息，作为待测芯片的目标标识信息。即，从启动完成的待测主系统中，读取出待测芯片的标识信息如part id。如果待测主系统的启动阶段未包含DIL 2阶段，则可在DDR Training阶段执行完毕后，读取出part id。

如果待测芯片的part id用于表征当前待测芯片是A类型芯片，则为当前待测芯片的主系统加载四组测试用例中的第一组测试用例。还可通过查找预先设置的同一系列中的不同类型芯片和该类型芯片下的从系统之间的对应关系，获知当前待测芯片的从系统是A类型芯片的第二子系统和第三子系统。启动当前待测芯片的各从系统。如果当前待测芯片的第一从系统是A类型芯片的第二子系统，则为当前待测芯片的第一从系统加载四组测试用例中的第二组测试用例。如果当前待测芯片的第二从系统是A类型芯片的第三子系统，则为当前待测芯片的第二从系统加载四组测试用例中的第三组测试用例。

在当前待测芯片、具体是主系统接收到来自上位机的测试指令的情况下，响应测试指令，当前待测芯片的主系统采用第一组测试用例对自身进行测试。主系统将测试指令通过mailbox机制传输至各从系统。当前待测芯片的第一从系统响应测试指令，采用第二组测试用例对自身进行测试。当前待测芯片的第二从系统响应测试指令，采用第三组测试用例进行测试。第一从系统和第二从系统将自身的测试结果如测试通过或未通过，通过mailbox机制传输至主系统。主系统将自身的测试结果和各从系统的测试结果，作为对测试指令的反馈，反馈给上位机，以令上位机分析待测芯片是否是期望生产批次的芯片、是合格芯片还是不合格芯片。

如果待测芯片的part id用于表征当前待测芯片是B类型芯片，则为当前待测芯片的主系统加载四组测试用例中的第一组测试用例。还可通过查找预先设置的同一系列中的不同类型芯片和该类型芯片下的从系统之间的对应关系，获知当前待测芯片的从系统是B类型芯片的第一子系统、第二子系统和第三子系统。启动当前待测芯片的各从系统。如果当前待测芯片的第一从系统是B类型芯片的第一子系统，则为当前待测芯片的第一从系统加载四组测试用例中的第二组测试用例。如果当前待测芯片的第二从系统是B类型芯片的第二子系统，则为当前待测芯片的第二从系统加载四组测试用例中的第三组测试用例。如果当前待测芯片的第三从系统是B类型芯片的第三子系统，则为当前待测芯片的第四从系统加载四组测试用例中的第四组测试用例。

在当前待测芯片、具体是主系统接收到来自上位机的测试指令的情况下，响应测试指令，当前待测芯片的主系统采用第一组测试用例对自身进行测试。主系统将测试指令通过mailbox机制传输至各从系统。当前待测芯片的第一从系统响应测试指令，采用第二组测试用例对自身进行测试。当前待测芯片的第二从系统响应测试指令，采用第三组测试用例对自身进行测试。当前待测芯片的第三从系统响应测试指令，采用第四组测试用例对自身进行测试。第一从系统、第二从系统和第三从系统将自身的测试结果如测试通过或未通过，通过mailbox机制传输至主系统。主系统将自身的测试结果和各从系统的测试结果，作为对测试指令的反馈，反馈给上位机，以令上位机分析待测芯片是否是期望生产批次的芯片、是合格芯片还是不合格芯片。

如果待测芯片的part id用于表征当前待测芯片是C类型芯片，则为当前待测芯片的主系统加载四组测试用例中的第一组测试用例。还可通过查找预先设置的同一系列中的不同类型芯片和该类型芯片下的从系统之间的对应关系，获知当前待测芯片的从系统是C类型芯片的第二子系统。启动当前待测芯片的从系统。为当前待测芯片的从系统加载四组测试用例中的第二组测试用例。在当前待测芯片、具体是主系统接收到来自上位机的测试指令的情况下，响应测试指令，当前待测芯片的主系统采用第一组测试用例对自身进行测试。主系统将测试指令通过mailbox机制传输至从系统。当前待测芯片的从系统响应测试指令，采用第二组测试用例对自身进行测试。从系统将自身的测试结果如测试通过或未通过，通过mailbox机制传输至主系统。主系统将自身的测试结果和各从系统的测试结果，作为对测试指令的反馈，反馈给上位机，以令上位机分析待测芯片是否是期望生产批次的芯片、是合格芯片还是不合格芯片。

从前述内容可看出，对于A类型、B类型和C类型芯片，对于不同类型芯片间的功能相同或相近的子系统，可采用同一测试用例进行测试。如，A类型芯片中的第二子系统和B类型芯片中的第一子系统可采用第二组测试用例进行测试。C类型芯片中的第二子系统和B类型芯片中的第一子系统可采用第二组测试用例进行测试。

结合图6所示，本申请的测试方法的主要执行流程是：上位机向待测芯片发送启动指令。待测芯片的主系统进行系统启动，从启动完成后的主系统中获得part id。根据partid，确定与主系统属于同一多核异构系统的待测从系统。待测主系统和待测从系统进行各自测试用例的加载，并利用各自的测试用例进行测试。待测芯片将待测主系统和待测从系统的测试结果反馈至上位机，以令上位机做待测芯片是否是期望生产批次的芯片、是否是合格芯片的判断。

可以理解，对于同一系列的不同类型产品芯片来说，通过利用master–slave方式以及为该同一系列产品芯片设置的全部组测试用例，实现对芯片进行功能、性能和可靠性等全方面的测试，为一种SLT级测试方案。本申请技术方案，在针对同一系列的多个类型产品芯片的生产验证中，仅使用一套SLT软件代码（测试程序），即可实现对同一系列下不同类型产品芯片的系统级测试。避免了相关技术中为每个类型产品芯片单独设置一套SLT软件代码（测试程序）而带来的资源浪费问题；以及避免了为不同类型产品烧录与之对应的测试程序、测试时需频繁更换与之对应的测试程序的繁琐程度，提高了测试效率，芯片生产效率。

本申请技术方案中，针对同一系列的多个类型产品芯片，仅需要根据master–slave方式以及为该同一系列产品芯片设置的全部组测试用例，即可实现对芯片的系统级测试，可有效降低对测试程序的开发难度，缩短开发周期。

与相关技术中需为不同类型产品烧录与之对应的测试程序的方式不同，本申请技术方案针对同一系列的多个类型产品芯片，仅需要为之烧录一次测试程序即可，无需频繁烧录软件，降低了操作的复杂性。在实施本申请的测试方案时，也无需为各类型产品芯片频繁更换与之对应的测试程序，降低了操作难度。

本申请技术方案中，通过利用master–slave方式以及为同一系列产品芯片设置的全部组测试用例，实现对同一系列的各类型产品芯片的测试，为同一系列的不同类型产品芯片的SLT测试提供了一种新的技术支持。可简单、有效地实现对同一系列的各类型产品芯片的SLT测试。

在实际应用中，应用于驾驶设备如汽车的芯片可包括引导域、中控域、仪表域和安全域等几个子系统。如果同一系列的多个类型产品芯片均是应用于汽车的芯片，则各类型产品芯片的主系统可以是汽车的引导域系统，各类型产品芯片的从系统可以是汽车的中控域、仪表域、安全域等系统。同一系列的不同类型的汽车芯片，主系统、中控域、仪表域、安全域等子系统的功能可能存在相同之处。如此，对于不同类型产品芯片中的功能相同或相近的子系统，可采用同一测试用例进行测试，实现了简单、有效的测试，避免了为各产品芯片中的各子系统单独设置测试用例而出现的资源浪费的问题。

本申请还提供一种测试系统，如图7所示，所述系统包括：

启动单元701，用于响应于启动指令，启动待测芯片的待测主系统，所述待测芯片包括多核异构系统，所述多核异构系统包括至少两个硬件域；各硬件域由多核异构系统中多个架构不同的处理器核以及与各处理器核连接的硬件资源构成，所述各硬件域之间互相隔离；所述各硬件域对应各操作系统；所述待测主系统包括所述至少两个硬件域中的其中之一硬件域和所述其中之一硬件域对应的操作系统；

获得单元702，用于从待测主系统中，获得目标标识信息，所述目标标识信息用于表征所述待测芯片的种类或类型；

确定单元703，用于基于目标标识信息，确定和待测主系统属于同一多核异构系统的待测从系统，所述待测从系统包括所述同一多核异构系统中除待测主系统包括的硬件域之外的其他硬件域和所述其他硬件域对应的操作系统；

测试单元704，用于采用与待测主系统匹配的第一测试用例对待测主系统进行测试，以及，采用与待测从系统匹配的第二测试用例对待测从系统进行测试，以实现对所述待测芯片的系统级测试。

在一些实施例中，

所述获得单元702，用于在待测主系统为第一主系统时，获得的目标标识信息为第一标识信息；在待测主系统为第二主系统时，获得的目标标识信息为第二标识信息；

其中，所述第一标识信息表征的第一待测芯片的种类或类型，不同于第二标识信息表征的第二待测芯片的种类或类型，第一待测芯片与第二待测芯片是属于同一系列的多核异构系统；

其中，所述第一待测芯片包括第一主系统和基于第一标识信息而确定出的第一待测从系统；所述第二待测芯片包括第二主系统和基于第二标识信息而确定出的第二待测从系统；

在确定单元703确定出第一待测从系统和第二待测从系统中存在相同的从系统时，所述测试单元704用于采用同一测试用例对相同从系统进行测试。

在一些实施例中，所述待测从系统的数量为一个或至少两个；在所述待测从系统的数量为至少两个的情况下，所述测试单元704采用与各待测从系统匹配的各第二测试用例对各待测从系统分别进行测试。

在一些实施例中，所述系统还包括加载单元，用于：通过待测主系统加载与待测主系统匹配的第一测试用例；通过待测从系统加载与待测从系统匹配的第二测试用例；

所述测试单元704，用于接收测试指令，通过预设传输机制将测试指令传输至待测从系统；待测主系统响应测试指令，采用已加载的第一测试用例进行测试；所述待测从系统接收并响应测试指令，采用已加载的第二测试用例进行测试。

在一些实施例中，待测主系统通过预设传输机制获得待测从系统的测试结果，将待测从系统的测试结果和待测主系统的测试结果，作为对测试指令的响应结果进行反馈。

在一些实施例中，所述待测主系统包括至少两个启动阶段；获得单元702，用于在各个启动阶段均执行完毕或至少两个启动阶段中的目标阶段执行完毕的情况下，从待测主系统的目标存储信息中，读取目标标识信息。

需要说明的是，本申请实施例的测试系统，由于测试系统解决问题的原理与前述的测试方法相似，因此，测试系统的实施过程及实施原理均可以参见前述方法的实施过程及实施原理描述，重复之处不再赘述。

根据本申请的实施例，本申请还提供了一种电子设备和一种可读存储介质。

其中，所述电子设备包括至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行本申请所述的测试方法。所述计算机指令用于使所述计算机执行本申请所述的测试方法。

下面说明本申请实施例提供的电子设备的示例性应用，本申请实施例提供的电子设备可以实施为电子设备，所述电子设备可以是服务器或终端设备。

服务器可以是独立的物理服务器，也可以是多个物理服务器构成的服务器集群或者分布式系统，还可以是提供云计算服务的云服务器。终端设备可以是智能手机、平板电脑、笔记本电脑、台式计算机、智能音箱、智能手表等，但并不局限于此。终端设备以及服务器可以通过有线或无线通信方式进行直接或间接地连接，本申请实施例在此不做限制。

本申请提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现本申请的测试方法。

图8示出了可以用来实施本申请的实施例的示例电子设备800的示意性框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本申请的实现。

如图8所示，设备800包括计算单元801，其可以根据存储在只读存储器（ROM）802中的计算机程序或者从存储单元808加载到随机访问存储器（RAM）803中的计算机程序，来执行各种适当的动作和处理。在RAM 803中，还可存储设备800操作所需的各种程序和数据。计算单元801、ROM 802以及RAM 803通过总线804彼此相连。输入/输出（I/O）接口805也连接至总线804。

设备800中的多个部件连接至I/O接口805，包括：输入单元806，例如键盘、鼠标等；输出单元807，例如各种类型的显示器、扬声器等；存储单元808，例如磁盘、光盘等；以及通信单元809，例如网卡、调制解调器、无线通信收发机等。通信单元809允许设备800通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。

计算单元801可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元801的一些示例包括但不限于中央处理单元（CPU）、图形处理单元（GPU）、各种专用的人工智能（AI）计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器（DSP）、以及任何适当的处理器、控制器、微控制器等。计算单元801执行上文所描述的各个方法和处理，例如测试方法。例如，在一些实施例中，测试方法可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元808。在一些实施例中，计算机程序的部分或者全部可以经由ROM 802和/或通信单元809而被载入和/或安装到设备800上。当计算机程序加载到RAM 803并由计算单元801执行时，可以执行上文描述的测试方法的一个或多个步骤。备选地，在其他实施例中，计算单元801可以通过其他任何适当的方式（例如，借助于固件）而被配置为执行测试方法。

本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列（FPGA）、专用集成电路（ASIC）、专用标准产品（ASSP）、芯片上系统的系统（SOC）、负载可编程逻辑设备（CPLD）、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。

用于实施本申请的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。

在本申请的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器（RAM）、只读存储器（ROM）、可擦除可编程只读存储器（EPROM或快闪存储器）、光纤、便捷式紧凑盘只读存储器（CD-ROM）、光学储存设备、磁储存设备、或上述内容的任何合适组合。

为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置（例如，CRT（阴极射线管）或者LCD（液晶显示器）监视器）；以及键盘和指向装置（例如，鼠标或者轨迹球），用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈（例如，视觉反馈、听觉反馈、或者触觉反馈）；并且可以用任何形式（包括声输入、语音输入或者、触觉输入）来接收来自用户的输入。

可以将此处描述的系统和技术实施在包括后台部件的计算系统（例如，作为数据服务器）、或者包括中间件部件的计算系统（例如，应用服务器）、或者包括前端部件的计算系统（例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互）、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信（例如，通信网络）来将系统的部件相互连接。通信网络的示例包括：局域网（LAN）、广域网（WAN）和互联网。

计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，也可以为分布式系统的服务器，或者是结合了区块链的服务器。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种测试方法，其特征在于，包括：

响应于启动指令，启动待测芯片的待测主系统，所述待测芯片包括多核异构系统，所述多核异构系统包括至少两个硬件域；各硬件域由多核异构系统中多个架构不同的处理器核以及与各处理器核连接的硬件资源构成，所述各硬件域之间互相隔离；所述各硬件域对应各操作系统；所述待测主系统包括所述至少两个硬件域中的其中之一硬件域和所述其中之一硬件域对应的操作系统；

从待测主系统中，获得目标标识信息，所述目标标识信息用于表征所述待测芯片的种类或类型；

基于目标标识信息，确定和待测主系统属于同一多核异构系统的待测从系统，所述待测从系统包括所述同一多核异构系统中除待测主系统包括的硬件域之外的其他硬件域和所述其他硬件域对应的操作系统；

采用与待测主系统匹配的第一测试用例对待测主系统进行测试，以及，采用与待测从系统匹配的第二测试用例对待测从系统进行测试，以实现对所述待测芯片的系统级测试。

2.根据权利要求1所述的方法，其特征在于，所述待测从系统的数量为一个或至少两个；在所述待测从系统的数量为至少两个的情况下，

所述采用与待测从系统匹配的第二测试用例对待测从系统进行测试，包括：

采用与各待测从系统匹配的各第二测试用例对各待测从系统分别进行测试。

3.根据权利要求1所述的方法，其特征在于，还包括：

在待测主系统为第一主系统时，获得的目标标识信息为第一标识信息；

在待测主系统为第二主系统时，获得的目标标识信息为第二标识信息；

其中，所述第一标识信息表征的第一待测芯片的种类或类型，不同于第二标识信息表征的第二待测芯片的种类或类型，第一待测芯片与第二待测芯片是属于同一系列的多核异构系统；

其中，所述第一待测芯片包括第一主系统和基于第一标识信息而确定出的第一待测从系统；所述第二待测芯片包括第二主系统和基于第二标识信息而确定出的第二待测从系统；

在第一待测从系统和第二待测从系统中存在相同的从系统时，采用同一测试用例对第一待测从系统和第二待测从系统中相同的从系统进行测试。

4.根据权利要求1所述的方法，其特征在于，所述采用与待测主系统匹配的第一测试用例对待测主系统进行测试，以及，采用与待测从系统匹配的第二测试用例对待测从系统进行测试，包括：

待测主系统加载与待测主系统匹配的第一测试用例；

待测从系统加载与待测从系统匹配的第二测试用例；

待测主系统接收测试指令，通过预设传输机制将测试指令传输至待测从系统；

待测主系统响应测试指令，采用已加载的第一测试用例进行测试；

所述待测从系统接收并响应测试指令，采用已加载的第二测试用例进行测试。

5.根据权利要求4所述的方法，其特征在于，还包括：

待测主系统通过预设传输机制获得待测从系统的测试结果，将待测从系统的测试结果和待测主系统的测试结果，作为对测试指令的响应结果进行反馈。

6.根据权利要求1至5任一项所述的方法，其特征在于，所述待测主系统包括至少两个启动阶段；

所述从待测主系统中，获得目标标识信息，包括：

在各个启动阶段均执行完毕或至少两个启动阶段中的目标阶段执行完毕的情况下，从待测主系统的目标存储信息中，读取目标标识信息。

7.一种测试系统，其特征在于，包括：

启动单元，用于响应于启动指令，启动待测芯片的待测主系统，所述待测芯片包括多核异构系统，所述多核异构系统包括至少两个硬件域；各硬件域由多核异构系统中多个架构不同的处理器核以及与各处理器核连接的硬件资源构成，所述各硬件域之间互相隔离；所述各硬件域对应各操作系统；所述待测主系统包括所述至少两个硬件域中的其中之一硬件域和所述其中之一硬件域对应的操作系统；

获得单元，用于从待测主系统中，获得目标标识信息，所述目标标识信息用于表征所述待测芯片的种类或类型；

确定单元，用于基于目标标识信息，确定和待测主系统属于同一多核异构系统的待测从系统，所述待测从系统包括所述同一多核异构系统中除待测主系统包括的硬件域之外的其他硬件域和所述其他硬件域对应的操作系统；

测试单元，用于采用与待测主系统匹配的第一测试用例对待测主系统进行测试，以及，采用与待测从系统匹配的第二测试用例对待测从系统进行测试，以实现对所述待测芯片的系统级测试。

8.根据权利要求7所述的系统，其特征在于，

所述获得单元，用于在待测主系统为第一主系统时，获得的目标标识信息为第一标识信息；在待测主系统为第二主系统时，获得的目标标识信息为第二标识信息；

其中，所述第一标识信息表征的第一待测芯片的种类或类型，不同于第二标识信息表征的第二待测芯片的种类或类型，第一待测芯片与第二待测芯片是属于同一系列的多核异构系统；

其中，所述第一待测芯片包括第一主系统和基于第一标识信息而确定出的第一待测从系统；所述第二待测芯片包括第二主系统和基于第二标识信息而确定出的第二待测从系统；

在确定单元确定出第一待测从系统和第二待测从系统中存在相同的从系统时，所述测试单元用于采用同一测试用例对相同从系统进行测试。

9.一种电子设备，其特征在于，所述电子设备包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

包括第一主系统的所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-6中任一项所述的方法。

10.一种计算机程序产品，其特征在于，包括计算机程序，所述计算机程序被处理器执行时实现权利要求1-6中任一项所述的测试方法。