CN117813761A - 差分放大器共模电压 - Google Patents

Abstract

一种放大器(300)包括第一级(302)和第二级(304)。第一级(302)包括第一输出和第二输出。第二级(304)包括第一晶体管(310)、第二晶体管(312)和共模电路(336)。第一晶体管(310)包括耦合到第一级(302)的第一输出的漏极。第二晶体管(312)包括耦合到第一级的第二输出的漏极。共模电路(336)包括耦合到第一晶体管(310)的漏极和第二晶体管(312)的漏极的可逆电流镜电路。

Description

差分放大器共模电压

背景技术

放大器被用于各种各样的应用中。全差分放大器是一种类型的放大器，其放大差分输入信号并输出放大的信号作为差分输出信号。在全差分放大器中，在放大器的差分输出处提供共模电压。该放大器可以包括共模反馈电路，该共模反馈电路基于来自放大器的差分输出的反馈和预定基准电压来控制共模电压。

发明内容

在一个示例中，一种放大器包括第一级和第二级。第一级包括第一输出和第二输出。第二级包括第一晶体管、第二晶体管和共模电路。第一晶体管包括耦合到第一级的第一输出的漏极。第二晶体管包括耦合到第一级的第二输出的漏极。共模电路包括耦合到第一晶体管的漏极和第二晶体管的漏极的可逆电流镜电路。

在另一示例中，一种放大器包括第一级和第二级。第一级包括差分输入和差分输出。第二级包括单端输出、第一晶体管、第二晶体管、第三晶体管、第四晶体管和共模电路。单端输出耦合到差分输入中的一个差分输入。第一晶体管被配置为向单端输出供应电流。第二晶体管被配置为从单端输出吸收电流。第三晶体管包括耦合到差分输出中的第一差分输出的漏极，并且被配置为驱动第一晶体管。第四晶体管包括耦合到差分输出中的第二差分输出的漏极，并且被配置为驱动第二晶体管。共模电路耦合到第三晶体管的漏极和第四晶体管的漏极。共模电路包括可逆电流镜电路，该可逆电流镜电路被配置为在第三晶体管的漏极和第四晶体管的漏极处生成共模电压。

在进一步的示例中，一种模数转换电路包括模数转换器和耦合到模数转换器的电压基准。该电压基准包括基准电压电路和放大器。该放大器耦合在基准电压电路和模数转换器之间。该放大器包括第一级和第二级。第一级包括差分输出和差分输入。差分输入中的第一差分输入耦合到基准电压电路。第二级包括单端输出、第一晶体管、第二晶体管、第三晶体管、第四晶体管和共模电路。单端输出耦合到差分输入中的第二差分输入。第一晶体管被配置为向单端输出供应电流。第二晶体管被配置为从单端输出吸收电流。第三晶体管包括耦合到差分输出中的第一差分输出的漏极，并且被配置为驱动第一晶体管。第四晶体管包括耦合到差分输出中的第二差分输出的漏极，并且被配置为驱动第二晶体管。共模电路耦合到第三晶体管的漏极和第四晶体管的漏极。共模电路包括可逆电流镜电路，该可逆电流镜电路被配置为在第三晶体管的漏极和第四晶体管的漏极处生成共模电压。

附图说明

图1是示例模数转换电路的框图。

图2是适用于图1的模数转换电路的示例电压基准电路的框图。

图3是示例放大器电路的示意图。

图4是另一示例放大器电路的示意图。

图5A和图5B图示了图4的共模电路的操作。

图6是图3的放大器在负载电流范围内的示例输出的曲线图。

具体实施方式

模数转换器(ADC)被用于各种各样的应用中(例如，医疗设备、流量和温度计量设备、无线传感器等)。ADC电路系统可以包括电压基准电路系统，该电压基准电路系统生成供ADC使用的基准电压。在许多应用中，包括ADC和相关电路系统在内的电路系统是由电池供电的。希望减少ADC电路系统所使用的功率以增加电池寿命。例如，ADC可以是以占空比进行操作以减少功率使用。在此类系统中，电压基准电路系统可以总是导通以实现更快的启动。因此，希望低静态电流、低噪声的电压基准电路系统。

图1是示例模数转换电路100的框图。模数转换电路100包括电压基准电路102、电压源104、ADC 106、传感器108和处理器110。电压基准电路102耦合到电压源104，并且输出经调节的基准电压以供ADC 106使用。电压源104可以是电池或其他电源，其提供电压(VBAT)以便向电压基准电路102和模数转换电路100的其他电路系统供电。

ADC 106耦合到电压基准电路102，以用于接收由电压基准电路102生成的基准电压。ADC 106施加基准电压以将从传感器108接收的测量信号数字化。传感器108耦合到ADC106，并向ADC 106提供测量信号。传感器108可以是例如温度传感器、湿度传感器、电压传感器、电流传感器、流量传感器或产生测量信号的任何其它传感器。ADC 106可以被配置为实施各种数字化技术中的任何一种，以将测量信号转换为数字值。例如，ADC 106可以是逐次逼近寄存器ADC、Δ-ΣADC、双斜率ADC、流水线ADC、FLASH ADC或其他类型的ADC。

ADC 106耦合到处理器110。ADC 106将测量信号的数字化值提供到处理器110以进行处理。处理器110可以是微控制器、通用微处理器、数字信号处理器或被配置为处理由ADC106生成的数字测量值的其他数字电路。

图2是适用于模数转换电路100的示例电压基准电路102的框图。电压基准电路102包括基准电压电路202和放大器204(缓冲放大器)。基准电压电路202耦合到电压源104，以用于接收VBAT。基准电压电路202可以包括带隙电路或其他电压调节电路以生成未缓冲的基准电压206。放大器204耦合到基准电压电路202。放大器204接收由基准电压电路202生成的未缓冲的基准电压206，并缓冲该未缓冲的基准电压206以供ADC 106使用。放大器204可以包括AB类输出级。

在电压基准电路102中，可以将大部分静态电流(例如，尽可能多)分配给基准电压电路202，以减少热噪声。因此，可用于放大器204的静态电流减少，并且放大器204的适当偏置是具有挑战性的。

如果放大器204的输出级为AB类，则该电路系统可能比标准低跌落A类输出级的电路更复杂。例如，差分折叠共源共栅拓扑可以用于满足低输入电压(例如，1.7伏)规范，并在高(例如，125摄氏度)温度下维持操作。在差分折叠共源共栅拓扑中，折叠共源共栅的一侧驱动供应(sourcing)输出晶体管，并且另一侧驱动吸收(sinking)输出晶体管。

施加到差分折叠共源共栅的共模电压在没有负载的情况下设置放大器204的静态电流，并且将共源共栅晶体管偏置到期望操作区域(饱和)。由于与低静态电流操作相关联的稳定性问题，使用共模反馈(CMFB)放大器电路系统来设置共模电压是有问题的。CMFB放大器可能具有比放大器204更小的单位增益带宽(UGBW)(在无负载条件下，这是不可能的)，或者CMFB具有比放大器204更高的UGBW(由于低静态电流要求，这是不可能)。否则，当CMFB放大器增益在频率上跨过0dB(达到单位增益带宽频率)时，放大器204可能变得不稳定。跨差分折叠共源共栅的输出添加电阻器是无效的，因为差分电压经历大的摆动(由于负载电流的摆动(例如，无负载到重负载))。

被包括在204中的共模电路系统采用低增益(单位增益，或<20dB增益)来设置差分折叠共源共栅中的共模电压，这避免了稳定性问题和电路复杂性。放大器204包括可逆电流镜电路，该可逆电流镜电路设置用于差分折叠共源共栅的共模电压。可逆电流镜电路系统的低静态电流要求比CMFB放大器电路系统更简洁，并且允许增加提供到基准电压电路202的静态电流，这减少了基准电压上的噪声。

图3是包括共模电路的示例放大器300的示意图。放大器300是放大器204的一种实施方式。放大器300包括输入级302和输出级304。输出级304耦合到输入级302。输入级302包括差分输入(输入302A和输入302B)以及差分输出。晶体管306和晶体管308(输入晶体管)被连接为差分对。晶体管306和晶体管308可以是NPN双极结型晶体管。晶体管306的基极耦合到输入302A，并且晶体管308的基极耦合到输入302B。晶体管306的发射极耦合到晶体管308的发射极并耦合到尾电流源309。在晶体管306的集电极处提供输入级302的第一输出，并且在晶体管308的集电极处提供输入级302的第二输出。

输出级304是差分共源共栅电路，并且包括高侧电路系统和低侧电路系统。高侧电路系统包括晶体管316、晶体管320、晶体管326、晶体管346、晶体管328、晶体管332、晶体管340、晶体管342、共源共栅晶体管310、电阻器348和电阻器352。晶体管316、晶体管320、晶体管332、晶体管340和晶体管328可以是p沟道场效应晶体管(PFET)。晶体管326、晶体管346、晶体管342和共源共栅晶体管310可以是p沟道FET(NFET)。晶体管316基于在共源共栅晶体管310的漏极处提供的控制信号，通过晶体管340、晶体管346、晶体管326和晶体管320向输出端子356供应电流。晶体管328的源极经由电阻器348耦合到电源端子358。晶体管328的漏极耦合到晶体管332的源极和晶体管306的集电极。晶体管328的栅极耦合到晶体管332的栅极和PFET偏置电压源(未示出)。晶体管332的漏极耦合到共源共栅晶体管310的漏极和晶体管340的栅极。共源共栅晶体管310的源极耦合到晶体管342的漏极。共源共栅晶体管310的栅极耦合到共源共栅偏置电压源(未示出)。晶体管342的源极经由电阻器352耦合到接地端子360。晶体管342的栅极耦合到NFET偏置电压源(未示出)。

晶体管340的源极耦合到电源端子358，并且晶体管340的漏极耦合到晶体管346的漏极和栅极。晶体管346的源极耦合到接地端子360。晶体管346的栅极耦合到晶体管326的栅极以形成电流镜。晶体管326的源极耦合到接地端子360。晶体管326的漏极耦合到晶体管320的漏极和栅极。晶体管320的源极耦合到电源端子358。晶体管320的栅极耦合到晶体管316的栅极以形成电流镜。晶体管316的源极耦合到电源端子358，并且晶体管316的漏极耦合到输出端子356。

低侧电路系统包括晶体管318、晶体管322、晶体管324、晶体管330、晶体管334、晶体管344、共源共栅晶体管312、电阻器350和电阻器354。晶体管318、晶体管322、共源共栅晶体管312和晶体管344可以是NFET。晶体管324、晶体管334和晶体管340可以是PFET。晶体管318基于在共源共栅晶体管312的漏极处提供的控制信号，通过晶体管324和晶体管322从输出端子356吸收电流。晶体管330的源极经由电阻器350耦合到电源端子358。晶体管330的漏极耦合到晶体管334的源极和晶体管308的集电极。晶体管330的栅极耦合到晶体管334的栅极和晶体管328的栅极。晶体管334的漏极耦合到共源共栅晶体管312的漏极和晶体管324的栅极。共源共栅晶体管312的源极耦合到晶体管344的漏极。共源共栅晶体管312的栅极耦合到共源共栅晶体管310的栅极。晶体管344的源极经由电阻器354耦合到接地端子360。晶体管344的栅极耦合到晶体管342的栅极。

晶体管324的源极耦合到电源端子358，并且晶体管324的漏极耦合到晶体管322的漏极和栅极。晶体管322的源极耦合到接地端子360。晶体管322的栅极耦合到晶体管318的栅极以形成电流镜。晶体管318的源极耦合到接地端子360，并且晶体管318的漏极耦合到输出端子356。

共模电路336耦合到共源共栅晶体管310的漏极和共源共栅晶体管312的漏极。共模电路336将共源共栅晶体管310的漏极和共源共栅晶体管312的漏极处的DC电压设置为共同的预定值。

图4是共模电路336的示例的示意图。共模电路336包括被连接以形成可逆电流镜电路的晶体管402、晶体管404、晶体管406和晶体管408。晶体管402、晶体管404、晶体管406和晶体管408可以是PFET。可逆电流镜电路使用两个堆叠的电流镜电路来实施，其中堆叠的电流镜电路中的一个电流镜电路由差分共源共栅电路的每一侧(正侧或负侧)控制。

晶体管402的源极和晶体管404的源极耦合到电源端子358。晶体管402的栅极和晶体管404的栅极耦合到共源共栅晶体管312的漏极。晶体管406的栅极和晶体管408的栅极耦合到共源共栅晶体管310的漏极。晶体管406的源极耦合到晶体管402的漏极。晶体管408的源极耦合到晶体管404的漏极。晶体管406的漏极耦合到共源共栅晶体管310的漏极。晶体管408的漏极耦合到共源共栅晶体管312的漏极。336中流动的电流由输出级304的顶部电流源和底部电流源(晶体管328、330、342、344)设置。

图5A和图5B图示了共模电路336的操作。基于输出端子356处的负载电流(经由晶体管340和晶体管324来控制)是正还是负，共模电路336的电流镜电路系统被反转(由共模电路336提供的电流镜的取向被反转)。折叠共源共栅输出是差分的，并且响应于负或正负载电流而摆动高或低。折叠共源共栅的差分输出在大信号意义上摆动——输出不是线性差分的，因为负载电流的摆动可能是不对称的(例如，-5mA到+10mA)。

图5A示出，当晶体管340的栅极-源极电压(V_GS)大并且晶体管324的V_GS小时，共模电路336作为电流镜电路进行操作，其中二极管接法的晶体管耦合到共源共栅晶体管312的漏极，并且镜晶体管耦合到共源共栅晶体管310的漏极。图5B示出，当晶体管324的V_GS大并且晶体管340的V_GS小时，共模电路336作为电流镜电路操作，其中二极管接法的晶体管耦合到共源共栅晶体管310的漏极，并且镜晶体管耦合到共源共栅晶体管312的漏极。共模电路336的操作也可以被描述为使差分折叠共源共栅看起来像单端输出折叠共源共栅，其中输出根据电流镜的取向而改变侧。

图6是放大器300在负载电流范围内的示例输出的曲线图。在图6中，曲线602表示共源共栅晶体管312的漏极处的电压，并且曲线604表示共源共栅晶体管310的漏极处的电压。在负负载电流的情况下，共模电路336如图5A所示进行操作。因此，晶体管340充当电流镜，而晶体管324操作为输出以控制晶体管318。在正负载电流的情况下，共模电路336如图5B所示进行操作。因此，晶体管324充当电流镜，而晶体管340操作为输出以控制晶体管316。

在本说明书中，术语“耦合”可以涵盖实现与本说明书一致的功能关系的连接、通信或信号路径。例如，如果设备A生成信号以控制设备B执行动作：则(a)在第一示例中，设备A通过直接连接耦合到设备B；或者(b)在第二示例中，如果介入部件C不改变设备A和设备B之间的功能关系，则设备A通过介入部件C耦合到设备B，使得设备B由设备A经由设备A生成的控制信号来控制。

被“配置为”执行任务或功能的设备可以在制造时由制造商配置(例如，编程和/或硬接线)以执行该功能，和/或可以在制造后由用户可配置(或可重新配置)以执行该功能和/或其他附加或替代功能。配置可以通过设备的固件和/或软件编程，通过设备的硬件部件和互连的构造和/或布局，或其组合。

如本文所用，术语“端子”、“节点”、“互连”、“引脚”和“引线”可互换使用。除非明确相反地陈述，否则这些术语通常用于表示设备元件、电路元件、集成电路、设备或其他电子器件或半导体部件之间的互连或其末端。

本文描述为包括某些部件的电路或设备可以改为适于耦合到这些部件以形成所描述的电路系统或设备。例如，被描述为包括一个或多个半导体元件(诸如晶体管)、一个或多个无源元件(例如电阻器、电容器和/或电感器)和/或一个或多个源(例如电压和/或电流源)的结构可以改为在单个物理设备(例如半导体管芯和/或集成电路(IC)封装件)内仅包括半导体元件并且可以适于在制造时或在制造后例如由最终用户和/或第三方耦合到无源元件和/或源中的至少一些以形成所描述的结构。

虽然本文描述了特定晶体管的使用，但也可以使用其他晶体管(或等效设备)。例如，可以使用p沟道场效应晶体管(“PFET”)代替n沟道场效晶体管(“NFET”)，其中电路有很少的改变或没有改变。此外，可以使用其他类型的晶体管(例如双极结型晶体管(BJT))。

本文所述的电路可重新配置为包括附加或不同的部件，以提供至少部分类似于部件更换前可用功能的功能。除非另有说明，否则示出为电阻器的部件通常代表串联和/或并联耦合以提供由所示电阻器表示的阻抗量的任何一个或多个元件。例如，本文示出和描述为单个部件的电阻器或电容器可以改为分别是并联耦合在相同节点之间的多个电阻器或电容器。例如，本文示出和描述为单个部件的电阻器或电容器可以改为分别串联耦合在与单个电阻器或电容器相同的两个节点之间的多个电阻器或电容器。

前面描述中的短语“接地”的使用包括底盘接地、大地接地、浮置接地、虚拟接地、数字接地、公共接地和/或适用于或适于本说明书的教导的任何其他形式的接地连接。在本说明书中，除非另有说明，否则参数前面的“约”、“近似”或“基本上”表示在该参数+/-10％以内。

对于相同或相似(功能和/或结构上)的特征，在附图中使用相同的附图标记。

在权利要求的范围内，所描述的实施例中的修改是可能的，并且其他实施例也是可能的。

Claims (20)

1.一种放大器，其包括：

第一级，其包括第一输出和第二输出；以及

第二级，其包括：

第一晶体管，其包括：

漏极，其耦合到所述第一级的所述第一输出；

第二晶体管，其包括：

漏极，其耦合到所述第一级的所述第二输出；以及

共模电路，其耦合到所述第一晶体管的所述漏极和所述第二晶体管的所述漏极，所述共模电路包括可逆电流镜电路。

2.根据权利要求1所述的放大器，其中所述可逆电流镜电路包括两个堆叠的电流镜电路。

3.根据权利要求1所述的放大器，其中所述可逆电流镜电路包括：

第三晶体管，其包括：

源极，其耦合到电源端子；以及

栅极，其耦合到所述第一晶体管的所述漏极。

4.根据权利要求3所述的放大器，其中所述可逆电流镜电路包括：

第四晶体管，其包括：

源极，其耦合到所述电源端子；以及

栅极，其耦合到所述第一晶体管的所述漏极。

5.根据权利要求4所述的放大器，其中：

所述第三晶体管包括漏极；并且

所述可逆电流镜电路包括：

第五晶体管，其包括：

源极，其耦合到所述第三晶体管的所述漏极；

栅极，其耦合到所述第二晶体管的所述漏极；以及

漏极，其耦合到所述第一晶体管的所述漏极。

6.根据权利要求5所述的放大器，其中：

所述第四晶体管包括漏极；并且

所述可逆电流镜电路包括：

第六晶体管，其包括：

源极，其耦合到所述第四晶体管的所述漏极；

栅极，其耦合到所述第二晶体管的所述漏极；以及

漏极，其耦合到所述第二晶体管的所述漏极。

7.根据权利要求1所述的放大器，进一步包括：

输出端子；

第三晶体管，其包括：

栅极，其耦合到所述第一晶体管的所述漏极；

漏极，其耦合到所述输出端子；以及

源极，其耦合到电源端子；以及

第四晶体管，其包括：

栅极，其耦合到所述第二晶体管的所述漏极；

漏极，其耦合到所述输出端子；以及

源极，其耦合到接地端子。

8.根据权利要求1所述的放大器，其中所述第一级进一步包括：

第三晶体管，其包括：

集电极，其耦合到所述第一晶体管的所述漏极；以及

发射器；以及

第四晶体管，其包括：

集电极，其耦合到所述第二晶体管的所述漏极；以及

发射极，其耦合到所述第三晶体管的所述发射极。

9.一种放大器，其包括：

第一级，其包括差分输入和差分输出；

第二级，其包括：

单端输出，其耦合到所述差分输入中的一个差分输入；

第一晶体管，其被配置为向所述单端输出供应电流；

第二晶体管，其被配置为从所述单端输出吸收电流；

第三晶体管，其包括耦合到所述差分输出中的第一差分输出的漏极，并且被配置为驱动所述第一晶体管；

第四晶体管，其包括耦合到所述差分输出中的第二差分输出的漏极，并且被配置为驱动所述第二晶体管；以及

共模电路，其耦合到所述第三晶体管的所述漏极和所述第四晶体管的所述漏极，所述共模电路包括被配置为在所述第三晶体管的所述漏极和所述第四晶体管的所述漏极处生成共模电压的可逆电流镜电路。

10.根据权利要求9所述的放大器，其中所述可逆电流镜电路包括两个堆叠的电流镜电路。

11.根据权利要求10所述的放大器，其中所述堆叠的电流镜电路中的第一电流镜电路由所述第三晶体管的所述漏极处的电压控制，并且所述堆叠的电流镜电路中的第二电流镜电路由所述第四晶体管的所述漏极处的电压控制。

12.根据权利要求10所述的放大器，其中所述堆叠的电流镜电路中的第一电流镜电路响应于正负载电流而被激活，并且所述堆叠的电流镜电路的第二电流镜电路响应于负负载电流而被激活。

13.根据权利要求9所述的放大器，其中所述可逆电流镜电路包括：

第五晶体管，其包括：

源极，其耦合到电源端子；以及

栅极，其耦合到所述第三晶体管的所述漏极；以及

第六晶体管，其包括：

源极，其耦合到所述电源端子；以及

栅极，其耦合到所述第三晶体管的所述漏极。

14.根据权利要求13所述的放大器，其中：

所述第五晶体管包括漏极；

所述第六晶体管包括漏极；并且

所述可逆电流镜电路包括：

第七晶体管，其包括：

源极，其耦合到所述第五晶体管的所述漏极；

栅极，其耦合到所述第四晶体管的所述漏极；以及

漏极，其耦合到所述第三晶体管的所述漏极；以及

第八晶体管，其包括：

源极，其耦合到所述第六晶体管的所述漏极；

栅极，其耦合到所述第四晶体管的所述漏极；以及

漏极，其耦合到所述第四晶体管的所述漏极。

15.一种模数转换电路，其包括：

模数转换器；以及

电压基准，其耦合到所述模数转换器，所述电压基准包括：

基准电压电路；以及

放大器，其耦合在所述基准电压电路和所述模数转换器之间，所述放大器包括：

第一级，其包括差分输出和差分输入，所述差分输入中的第一差分输入耦合到所述基准电压电路；以及

第二级，其包括：

单端输出，其耦合到所述差分输入中的第二差分输入；

第一晶体管，其被配置为向所述单端输出供应电流；

第二晶体管，其被配置为从所述单端输出吸收电流；

第三晶体管，其包括耦合到所述差分输出中的第一差分输出的漏极，并且被配置为驱动所述第一晶体管；

第四晶体管，其包括耦合到所述差分输出中的第二差分输出的漏极，并且被配置为驱动所述第二晶体管；以及

共模电路，其耦合到所述第三晶体管的所述漏极和所述第四晶体管的所述漏极，所述共模电路包括被配置为在所述第三晶体管的所述漏极和所述第四晶体管的所述漏极处生成共模电压的可逆电流镜电路。

16.根据权利要求15所述的放大器，其中所述可逆电流镜电路包括两个堆叠的电流镜电路。

17.根据权利要求16所述的放大器，其中所述堆叠的电流镜电路中的第一电流镜电路由所述第三晶体管的所述漏极处的电压控制，并且所述堆叠的电流镜电路的第二电流镜电路由所述第四晶体管的所述漏极处的电压控制。

18.根据权利要求16所述的放大器，其中所述堆叠的电流镜电路中的第一电流镜电路响应于正负载电流而被激活，并且所述堆叠的电流镜电路的第二电流镜电路响应于负负载电流而被激活。

19.根据权利要求15所述的放大器，其中所述可逆电流镜电路包括：

第五晶体管，其包括：

漏极；

源极，其耦合到电源端子；以及

栅极，其耦合到所述第三晶体管的所述漏极；以及

第六晶体管，其包括：

漏极；

源极，其耦合到所述电源端子；以及

栅极，其耦合到所述第三晶体管的所述漏极。

20.根据权利要求19所述的放大器，其中所述可逆电流镜电路包括：

第七晶体管，其包括：

源极，其耦合到所述第五晶体管的所述漏极；

栅极，其耦合到所述第四晶体管的所述漏极；以及

漏极，其耦合到所述第三晶体管的所述漏极；以及

第八晶体管，其包括：

源极，其耦合到所述第六晶体管的所述漏极；

栅极，其耦合到所述第四晶体管的所述漏极；以及

漏极，其耦合到所述第四晶体管的所述漏极。