CN117806416A - 时钟抖动改进方法、可编程逻辑器件及存储介质 - Google Patents
时钟抖动改进方法、可编程逻辑器件及存储介质 Download PDFInfo
- Publication number
- CN117806416A CN117806416A CN202311375690.4A CN202311375690A CN117806416A CN 117806416 A CN117806416 A CN 117806416A CN 202311375690 A CN202311375690 A CN 202311375690A CN 117806416 A CN117806416 A CN 117806416A
- Authority
- CN
- China
- Prior art keywords
- clock
- logic function
- phase
- system clock
- interface unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000003860 storage Methods 0.000 title claims abstract description 12
- 230000006870 function Effects 0.000 claims abstract description 67
- 239000013078 crystal Substances 0.000 claims abstract description 10
- 230000006872 improvement Effects 0.000 claims description 20
- 238000004891 communication Methods 0.000 claims description 16
- 238000004590 computer program Methods 0.000 claims description 11
- 238000000638 solvent extraction Methods 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000003631 expected effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提出一种时钟抖动改进方法、可编程逻辑器件及存储介质，所述时钟抖动改进方法应用于可编程逻辑器件，所述可编程逻辑器件包括锁相环、逻辑功能单元和接口单元，所述时钟抖动改进方法包括：获取晶振输出的本地时钟；通过所述锁相环对所述本地时钟的频率和/或相位进行配置，得到所述逻辑功能单元对应的第一系统时钟和所述接口单元对应的第二系统时钟，所述第一系统时钟和所述第二系统时钟的频率差在预设频率范围之外。本发明在不需要修改可编程逻辑器件的硬件结构和成本前提下，可以明显改善可编程逻辑器件硬件板卡的时钟抖动，且不影响可编程逻辑器件的原有功能。
Description
技术领域
本发明涉及微电子技术领域，尤其涉及一种时钟抖动改进方法、可编程逻辑器件及存储介质。
背景技术
可编程逻辑器件的通用性好、灵活性高、开发周期短等特点在各个传统与新兴市场都得到广泛应用。随着技术的发展，可编程逻辑器件中数字信号的时钟数量越来越多，同时电路系统对于信号的建立、保持时间、时钟抖动等要素提出越来越高的要求。
时钟抖动是由于时钟信号在传输过程中受到干扰或者噪声等因素造成，例如外部温度、电压变化以及传输线信号反射、串扰等影响，使得时钟信号的上升下降沿变形，进而表现为频率、相位和幅度产生变化，导致时钟抖动，时钟抖动会导致时序违例和电路可靠性降低。
在实际产品中，尤其对有时钟信号的数据接口，时钟抖动对信号的正确采样起到关键作用，现有的技术通常会通过调整电源网络或者提高时钟源质量的方式来达到改善时钟抖动的效果，但是对可编程逻辑器件通常面积小成本低，可编程逻辑器件的电路面板较小，限制了增加电容电阻元器件，改用高质量时钟也会使得成本上涨，尤其已经量产的板卡，硬件改动导致整机需要重新测试，且项目时间大幅拉长无法满足要求，对研发跟生产都会带来极大阻碍。
发明内容
本发明提供一种时钟抖动改进方法、可编程逻辑器件及存储介质，其主要目的在于不改变可编程逻辑器件硬件结构且不增加成本的情况下，改善时钟抖动问题。
第一方面，本发明实施例提供一种时钟抖动改进方法，所述时钟抖动改进方法应用于可编程逻辑器件，所述可编程逻辑器件包括锁相环、逻辑功能单元和接口单元，所述时钟抖动改进方法包括：
获取晶振输出的本地时钟；
通过所述锁相环对所述本地时钟的频率和/或相位进行配置，得到所述逻辑功能单元对应的第一系统时钟和所述接口单元对应的第二系统时钟，所述第一系统时钟和所述第二系统时钟的频率差在预设频率范围之外。
进一步地，所述通过所述锁相环对所述本地时钟的频率和/或相位进行配置，得到所述逻辑功能单元对应的第一系统时钟，包括：
若所述逻辑功能单元为多个，则通过所述锁相环对所述本地时钟进行配置，得到多个不同相位同频率的第一系统时钟，以使得所述第一系统时钟驱动相应的逻辑功能单元。
进一步地，所述得到所述逻辑功能单元对应的第一系统时钟和所述接口单元对应的第二系统时钟，之后还包括：
通过存储器存储所述逻辑功能单元对应的第一系统时钟和所述接口单元对应的第二系统时钟，以使得所述逻辑功能单元之间相互通信，以及所述逻辑功能单元和所述接口单元之间通信情况下实现时钟同步。
进一步地，所述得到所述逻辑功能单元对应的第一系统时钟和所述接口单元对应的第二系统时钟，之后还包括：
对所述可编程逻辑器件按照时钟抖动频率进行分区，得到多个区域；
根据所述区域对应的时钟抖动频率，按照预设原则，设置所述区域中的逻辑功能单元与所述接口单元的通信距离。
进一步地，所述按照预设原则为：
所述区域对应的时钟抖动频率越高，所述区域与所述接口单元的通信距离越远。
进一步地，所述得到所述逻辑功能单元对应的第一系统时钟和所述接口单元对应的第二系统时钟，之后还包括：
重新编译生成位流。
进一步地，所述存储器为先进先出存储器或随机存取存储器。
进一步地，所述通过所述锁相环对所述本地时钟的频率和/或相位进行配置，包括：
通过所述锁相环对所述本地时钟进行倍频或者分频。
第二方面，本发明实施例提供一种可编程逻辑器件，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如第一方面提供的一种时钟抖动改进方法的步骤。
第三方面，本发明实施例提供一种计算机存储介质，所述计算机存储介质存储有计算机程序，所述计算机程序被处理器执行时实现如第一方面提供的一种时钟抖动改进方法的步骤。
本发明提出的一种时钟抖动改进方法、可编程逻辑器件及存储介质，利用可编程逻辑器件内部的锁相环，对晶振输出的本地时钟进行调制，输出第一系统时钟和第二系统时钟，利用第一系统时钟驱动逻辑功能单元，利用第二系统时钟驱动接口单元，且第一系统时钟和第二系统时钟的频率差足够大，最终避免逻辑功能模块和节口单元同一时刻翻转，进而让可编程逻辑器件内部电源纹波减弱，进而减少时钟抖动干扰。本发明在不需要修改可编程逻辑器件的硬件结构和成本前提下，可以明显改善可编程逻辑器件硬件板卡的时钟抖动，且不影响可编程逻辑器件的原有功能。
附图说明
图1为现有技术中提供的一种时钟抖动改进方法应用的可编程逻辑器件场景示意图；
图2本发明实施例提供的一种时钟抖动改进方法的流程图；
图3为本发明实施例提供的一种时钟抖动改进方法应用的可编程逻辑器件场景示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面详细描述本申请的实施方式，实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性地，仅用于解释本申请，而不能理解为对本申请的限制。
为了使本技术领域的人员更好地理解本申请的方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例中，至少一个是指一个或多个；多个，是指两个或两个以上。在本申请的描述中，“第一”、“第二”、“第三”等词汇，仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本说明书中描述的参考“一种实施方式”或“一些实施方式”等意味着在本申请的一个或多个实施方式中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
需要指出的是，本申请实施例中“连接”可以理解为电连接，两个电学元件连接可以是两个电学元件之间的直接或间接连接。例如，A与B连接，既可以是A与B直接连接，也可以是A与B之间通过一个或多个其它电学元件间接连接。
现有技术中解决时钟抖动的方法有许多种，图1为现有技术中提供的一种时钟抖动改进方法应用的可编程逻辑器件场景示意图，如图1所示，通常有以下措施：
1、改善可编程逻辑器件PCB布局，通过调整电路排布，降低电路中各种杂散耦合来减少时钟抖动的幅度。
2、调整时钟规划，利用高精度的晶振提供高精度时钟源，通过设计更为合理的时钟结构，减少时钟走线路径来缩小时钟抖动的影响。
以上两种方法需要改变可编程逻辑器件的物理结构，对于已经量产的可编程逻辑器件，无法改善时钟抖动的问题。
3、采用专用的时钟芯片，采用高规格的时钟芯片可以有效提高时钟质量进而有效地消除时钟抖动。但是该方法会增加可编程逻辑器件的成本。
4、对时钟进行抖动约束，通过对可编译逻辑器件进行对应的时钟抖动约束，也可以限制时钟的抖动范围，保证系统功能正常。但是该方法并不适用所有的可编程逻辑器件。
本发明实施例提供的一种时钟抖动改进方法，其应用对象为可编程逻辑器件，比如FPGA(Field Programmable GateArray，现场可编程门阵列)、CPLD(ComplexProgrammable Logic Device，复杂可编程逻辑器件)，本发明实施例中以FPGA为例进行说明。图2本发明实施例提供的一种时钟抖动改进方法的流程图，如图2所示，所述时钟抖动改进方法应用于可编程逻辑器件，所述可编程逻辑器件包括锁相环、逻辑功能单元和接口单元，所述时钟抖动改进方法包括：
图3为本发明实施例提供的一种时钟抖动改进方法应用的可编程逻辑器件场景示意图，如图3所示，该可编程逻辑器件内部包括锁相环、逻辑功能单元和接口单元，逻辑功能单元是指该可编程逻辑器件内部实现某个功能的单元，比如存储单元、处理器单元等，该逻辑功能单元可以根据功能进行划分，该逻辑功能单元可以为一个，也可以为多个，具体可以根据实际情况确定，本发明实施例对此不做具体限定。接口单元可以理解为可编程逻辑器件的I/O接口。
S210，获取晶振输出的本地时钟；
首先外部晶振输出时钟信号，该时钟信号称之为本地时钟，该晶振为普通晶振即可，不需要额外增加时钟成本。
S220，通过所述锁相环对所述本地时钟的频率和/或相位进行配置，得到所述逻辑功能单元对应的第一系统时钟和所述接口单元对应的第二系统时钟，所述第一系统时钟和所述第二系统时钟的频率差在预设频率范围之外。
本地时钟输入到锁相环中，锁相环对本地时钟的频率或者相位进行配置，或者同事对本地时钟频率、相位进行配置，分别输出第一系统时钟和第二系统时钟，第一系统时钟用于为逻辑功能单元提供时钟信号，第二系统时钟为接口单元提供时钟信号，本发明实施例中通过分别为逻辑功能单元和接口单元提供不同的时钟信号，并且第一系统时钟和第二系统时钟的频率差大于预设频率阈值，说明第一系统时钟和第二系统时钟之间的频差足够大，可以避免逻辑功能单元和接口单元在同一时刻发生翻转，从而减小可编程逻辑器件内部的电纹波，改善抖动。
需要说明的是，预设频率阈值可以根据实际情况确定具体取值，本发明实施例对此不做具体限定。
作为一种实施方式，所述通过所述锁相环对所述本地时钟的频率和/或相位进行配置，包括：
通过所述锁相环对所述本地时钟进行倍频或者分频。
本发明实施例中锁相环对本地时钟进行倍频或者分频后，得到第一系统时钟和第二系统时钟，并分别将第一系统时钟输入到逻辑功能单元中，将第二系统时钟输入到接口单元中。
本发明提出的一种时钟抖动改进方法，利用可编程逻辑器件内部的锁相环，对晶振输出的本地时钟进行调制，输出第一系统时钟和第二系统时钟，利用第一系统时钟驱动逻辑功能单元，利用第二系统时钟驱动接口单元，且第一系统时钟和第二系统时钟的频率差足够大，最终避免逻辑功能模块和节口单元同一时刻翻转，进而让可编程逻辑器件内部电源纹波减弱，进而减少时钟抖动干扰。本发明在不需要修改可编程逻辑器件的硬件结构和成本前提下，可以明显改善可编程逻辑器件硬件板卡的时钟抖动，且不影响可编程逻辑器件的原有功能。
在一些实施例中，所述通过所述锁相环对所述本地时钟的频率和/或相位进行配置，得到所述逻辑功能单元对应的第一系统时钟，包括：
若所述逻辑功能单元为多个，则通过所述锁相环对所述本地时钟进行配置，得到多个不同相位同频率的第一系统时钟，以使得所述第一系统时钟驱动相应的逻辑功能单元。
本发明实施例中，在逻辑功能单元为多个的情况下，每个逻辑功能单元分别与锁相环连接，锁相环输出多个第一系统时钟，每个第一系统时钟的相位不同但是频率相同，每个第一系统时钟为相应的逻辑功能模块提供时钟信号。
在一些实施例中，所述得到所述逻辑功能单元对应的第一系统时钟和所述接口单元对应的第二系统时钟，之后还包括：
通过存储器存储所述逻辑功能单元对应的第一系统时钟和所述接口单元对应的第二系统时钟，以使得所述逻辑功能单元之间相互通信，以及所述逻辑功能单元和所述接口单元之间通信情况下实现时钟同步。
示例地，所述存储器为先进先出存储器(First In First Out，简称FIFO)或随机存取存储器(RandomAccess Memory，简称RAM)。
由于通过锁相环为逻辑功能单元、接口单元分别提供第一系统时钟和第二系统时钟，第一系统时钟和第二系统时钟不同，导致逻辑功能单元和接口单元之间存在时钟偏差，即两者的时钟是不同步的，但是在可编程逻辑器件内部各逻辑功能单元、接口单元进行通信时，必须保证时钟是同步的，因此本发明实施例中通过存储器存储第一系统时钟和第二系统时钟，在进行通信时，对第一系统时钟和第二系统时钟的频率进行调整，使得第一系统时钟和第二系统时钟能够同步，从而成功通信。
在一些实施例中，所述得到所述逻辑功能单元对应的第一系统时钟和所述接口单元对应的第二系统时钟，之后还包括：
对所述可编程逻辑器件按照时钟抖动频率进行分区，得到多个区域；
根据所述区域对应的时钟抖动频率，按照预设原则，设置所述区域中的逻辑功能单元与所述接口单元的通信距离。
本发明实施例中在逻辑功能单元较多的情况下，为了提高处理效率，可以对可编程逻辑器件内部的逻辑功能单元进行分区，具体划分方法可以根据实际情况确定，本发明实施例对此不做具体限定。举例地，本发明实施例中按照抖动频率来划分区域，将抖动频率分为高中低三个程度，将抖动频率为高的逻辑功能模块划分为同一个区，将抖动频率为中的逻辑功能模块划分为同一个区，将抖动频率为低的逻辑功能模块划分为同一个区，并以此来确定每个区域与接口单元之间的通信距离。
具体地，所述按照预设原则为：
所述区域对应的时钟抖动频率越高，所述区域与所述接口单元的通信距离越远。
本发明实施例中某个区域对应的时钟抖动频率越高，将该区域与接口单元的通信距离设置的越远，具体通信距离取值可以根据实际情况确定，本发明实施例对此不做具体限定。在实际实施过程中，可以通过设置不同的通信距离进行测试，寻找合适的通信距离。
在一些实施例中，所述得到所述逻辑功能单元对应的第一系统时钟和所述接口单元对应的第二系统时钟，之后还包括：
重新编译生成位流。
本发明实施例中只需要通过软件编程来改变逻辑功能单元和接口单元的时钟信号，不需要改变可编程逻辑器件的物理结构，因此编程完成后需要重新将程序烧录到可编程逻辑器件中，具体采用位流升级方法来同步已经量产的可编程逻辑器件内部的程序，即可进行升级重新加载。
本发明实施例提供的一种时钟抖动改进方法可以根据客户需求调整工程，不断迭代达到预期的效果，不仅避免了重新设计硬件的复杂度，缩短了项目设计的时间周期，并且让产品在不同应用场景需求下通过升级逻辑器件的位流便可以达到效果。
在一个实施例中，提供了一种可编程逻辑器件，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现上述实施例中的一种时钟抖动改进方法的步骤。
在一实施例中，提供一计算机存储介质，该计算机存储介质上存储有计算机程序，该计算机程序被处理器执行时实现上述实施例中一种时钟抖动改进方法的步骤。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (10)
1.一种时钟抖动改进方法，其特征在于，所述时钟抖动改进方法应用于可编程逻辑器件，所述可编程逻辑器件包括锁相环、逻辑功能单元和接口单元，所述时钟抖动改进方法包括：
获取晶振输出的本地时钟；
通过所述锁相环对所述本地时钟的频率和/或相位进行配置，得到所述逻辑功能单元对应的第一系统时钟和所述接口单元对应的第二系统时钟，所述第一系统时钟和所述第二系统时钟的频率差在预设频率范围之外。
2.根据权利要求1所述的时钟抖动改进方法，其特征在于，所述通过所述锁相环对所述本地时钟的频率和/或相位进行配置，得到所述逻辑功能单元对应的第一系统时钟，包括：
若所述逻辑功能单元为多个，则通过所述锁相环对所述本地时钟进行配置，得到多个不同相位同频率的第一系统时钟，以使得所述第一系统时钟驱动相应的逻辑功能单元。
3.根据权利要求1所述的时钟抖动改进方法，其特征在于，所述得到所述逻辑功能单元对应的第一系统时钟和所述接口单元对应的第二系统时钟，之后还包括：
通过存储器存储所述逻辑功能单元对应的第一系统时钟和所述接口单元对应的第二系统时钟，以使得所述逻辑功能单元之间相互通信，以及所述逻辑功能单元和所述接口单元之间通信情况下实现时钟同步。
4.根据权利要求1所述的时钟抖动改进方法，其特征在于，所述得到所述逻辑功能单元对应的第一系统时钟和所述接口单元对应的第二系统时钟，之后还包括：
对所述可编程逻辑器件按照时钟抖动频率进行分区，得到多个区域；
根据所述区域对应的时钟抖动频率，按照预设原则，设置所述区域中的逻辑功能单元与所述接口单元的通信距离。
5.根据权利要求4所述的时钟抖动改进方法，其特征在于，所述按照预设原则为：
所述区域对应的时钟抖动频率越高，所述区域与所述接口单元的通信距离越远。
6.根据权利要求1至5任一所述的时钟抖动改进方法，其特征在于，所述得到所述逻辑功能单元对应的第一系统时钟和所述接口单元对应的第二系统时钟，之后还包括：
重新编译生成位流。
7.根据权利要求3所述的时钟抖动改进方法，其特征在于，所述存储器为先进先出存储器或随机存取存储器。
8.根据权利要求1至5任一所述的时钟抖动改进方法，其特征在于，所述通过所述锁相环对所述本地时钟的频率和/或相位进行配置，包括：
通过所述锁相环对所述本地时钟进行倍频或者分频。
9.一种可编程逻辑器件，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至8中任一项所述时钟抖动改进方法的步骤。
10.一种计算机存储介质，所述计算机存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至8中任一项所述时钟抖动改进方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311375690.4A CN117806416A (zh) | 2023-10-20 | 2023-10-20 | 时钟抖动改进方法、可编程逻辑器件及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311375690.4A CN117806416A (zh) | 2023-10-20 | 2023-10-20 | 时钟抖动改进方法、可编程逻辑器件及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117806416A true CN117806416A (zh) | 2024-04-02 |
Family
ID=90424219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311375690.4A Pending CN117806416A (zh) | 2023-10-20 | 2023-10-20 | 时钟抖动改进方法、可编程逻辑器件及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117806416A (zh) |
-
2023
- 2023-10-20 CN CN202311375690.4A patent/CN117806416A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5917356A (en) | Three state phase detector | |
| US8595683B1 (en) | Generating user clocks for a prototyping environment | |
| US7111184B2 (en) | System and method for deterministic communication across clock domains | |
| US6275057B1 (en) | Semiconductor test system having high frequency and low jitter clock generator | |
| US6510473B1 (en) | Apparatus and method for automatically selecting an appropriate signal from a plurality of signals, based on the configuration of a peripheral installed within a computing device | |
| WO2006002374A1 (en) | Synchronization between low frequency and high frequency digital signals | |
| EP1099149B1 (en) | Clock system for multiple component system | |
| KR100195855B1 (ko) | 소수배 시스템에 있어서 클록 동기 체계 | |
| US9568944B2 (en) | Distributed timer subsystem across multiple devices | |
| US7555089B2 (en) | Data edge-to-clock edge phase detector for high speed circuits | |
| CN112260684B (zh) | 一种用于原型验证系统的时钟对齐系统及方法 | |
| US5790838A (en) | Pipelined memory interface and method for using the same | |
| CN105897261A (zh) | 时钟同步方法 | |
| CN104716946A (zh) | 时钟信号同步 | |
| US7275171B2 (en) | Method and apparatus for programmable sampling clock edge selection | |
| US7593498B2 (en) | Method and apparatus for automatic rate identification and channel synchronization in a master-slave setting for high data throughput applications | |
| US7369069B2 (en) | Semiconductor device | |
| KR101172270B1 (ko) | 지연고정루프에서의 듀티 사이클 보정 | |
| US11777541B2 (en) | Digital fingerprint generation circuit, generation method and electronic device | |
| CN117806416A (zh) | 时钟抖动改进方法、可编程逻辑器件及存储介质 | |
| US7310011B2 (en) | Clock signal adjuster circuit | |
| US10031992B2 (en) | Concurrently optimized system-on-chip implementation with automatic synthesis and integration | |
| CN114839517A (zh) | 芯片测试的时钟同步方法、装置、系统和设备 | |
| US7319635B2 (en) | Memory system with registered memory module and control method | |
| CN114519318B (zh) | Noc设计方法、装置、相关器件和设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |