CN117805568A - 测试接触电阻的方法、晶圆以及晶圆测试系统 - Google Patents

Abstract

本申请实施例公开了一种测试接触电阻的方法和晶圆测试系统，属于半导体技术领域。所述方法包括：在被测晶圆的管脚电路处于有效导通状态时，测试管脚电路的输出端与测试台之间的接触电阻。当管脚电路处于有效导通状态时，管脚电路的输出端输出有效信号，比如高电平信号或低电平信号，此时管脚电路中的ESD保护子电路处于截止状态，也即ESD保护子电路并不工作。因此，在管脚电路处于有效导通状态的情况下测试接触电阻，可以避免由于ESD保护子电路工作带来的测试不准确的问题，进而提高了确定的接触电阻的阻值的准确性。

Description

测试接触电阻的方法、晶圆以及晶圆测试系统

技术领域

本申请实施例涉及半导体技术领域，特别涉及一种测试接触电阻的方法、晶圆以及晶圆测试系统。

背景技术

晶圆是指包含大量未封装芯片的硅晶片，在晶圆出厂时，需要对晶圆上芯片的管脚电路进行电测试，以避免管脚电路存在问题。目前可以通过测试台对管脚电路进行电测试。即，先将测试台连接至管脚电路的输出端，然后通过测试台对管脚电路进行电测试。但是，如果测试台与管脚电路的输出端之间的接触有问题，则会影响管脚电路的电测试结果。因此在通过测试台对管脚电路进行电测试之前，需先测试该测试台与管脚电路之间的接触电阻。

发明内容

本申请实施例提供了一种测试接触电阻的方法和晶圆测试系统，可以提高测试的接触电阻的准确性。所述技术方案如下：

一方面，提供了一种测试接触电阻的方法，所述方法应用于晶圆测试系统，所述晶圆测试系统包括测试台；所述方法包括：

在所述测试台的第一端与被测晶圆上的管脚电路的输出端连接后，在所述管脚电路处于有效导通状态的情况下，所述测试台通过所述第一端加载第一电压，所述有效导通状态为所述管脚电路的输出端输出有效信号的状态；

所述测试台通过所述第一端测量电流，得到第一电流；

基于所述第一电压和所述第一电流确定所述第一端与所述管脚电路的输出端之间的接触电阻的阻值。

可选地，所述测试台还包括第二端和第三端，所述第二端与所述管脚电路的控制端连接，所述第三端与所述管脚电路的输入端连接；

所述方法还包括：

所述测试台通过所述第二端加载第二电压、通过所述第三端加载第三电压，所述第二电压用于控制所述管脚电路导通，所述第三电压用于驱动所述管脚电路输出电流，以使所述管脚电路处于所述有效导通状态。

可选地，所述管脚电路包括多个子电路，所述多个子电路中目标子电路的控制端与所述第二端连接，所述目标子电路的输入端与所述第三端连接；

所述第二电压用于控制所述目标子电路导通，所述第三电压用于驱动所述目标子电路输出电流，以使所述管脚电路处于所述有效导通状态。

可选地，所述目标子电路包括上拉子电路或下拉子电路。

可选地，所述基于所述第一电压和所述第一电流确定所述第一端与所述管脚电路的输出端之间的接触电阻的阻值，包括：

确定第三电压和所述第一电压之间的压差，得到目标压差，所述第三电压为在所述管脚电路处于所述有效导通状态时所述管脚电路的输入端处的电压；

将所述目标压差除以所述第一电流，得到总阻值；

根据所述总阻值确定所述接触电阻的阻值。

可选地，所述管脚电路包括多个子电路，所述被测晶圆对应有参数配置文件，所述参数配置文件中记录有所述多个子电路的阻值；

所述根据所述总阻值确定所述接触电阻的阻值，包括：

获取所述参数配置文件中记录的目标子电路的阻值，所述目标子电路为所述管脚电路处于所述有效导通状态时被导通的子电路；

将所述总阻值与所述参数配置文件中记录的所述目标子电路的阻值之间的差值，确定为所述接触电阻的阻值。

可选地，所述被测晶圆还包括校准电路，所述校准电路分别与所述管脚电路的电阻调整端和输出端连接，所述校准电路还与所述测试台的第四端连接，所述管脚电路包括多个子电路；

所述根据所述总阻值确定所述接触电阻的阻值之前，所述方法还包括：

在所述管脚电路的输出端连接标准电阻后，所述测试台向所述校准电路发送校准指令；

所述校准电路响应于所述校准指令，通过所述管脚电路的电阻调整端对所述多个子电路中目标子电路的阻值进行校准，以使所述目标子电路的阻值与所述标准电阻的阻值之间满足目标对应关系，所述目标子电路为所述管脚电路处于所述有效导通状态时被导通的子电路；

所述根据所述总阻值确定所述接触电阻的阻值，包括：

在校准完成后，所述测试台基于所述总阻值、所述标准电阻的阻值以及所述目标对应关系，确定所述接触电阻的阻值。

可选地，所述晶圆测试系统还包括第一探针，所述第一探针分别与所述测试台的第一端和所述管脚电路的输出端连接；

所述第一端与所述管脚电路的输出端之间的接触电阻为：所述第一探针与所述管脚电路的输出端之间的接触电阻。

另一方面，提供了一种晶圆，所述晶圆包括管脚电路，所述管脚电路的输出端与测试台的第一端连接；

所述管脚电路，用于在所述管脚电路处于有效导通状态的情况下，响应于所述测试台通过所述第一端加载的第一电压，向所述第一端输出第一电流，所述有效导通状态为所述管脚电路的输出端输出有效信号的状态；

其中，所述第一电压和所述第一电流用于确定所述第一端与所述管脚电路的输出端之间的接触电阻的阻值。

可选地，所述管脚电路的控制端与所述测试台的第二端连接，所述管脚电路的输入端与所述测试台的第三端连接；

所述管脚电路，还用于响应于所述测试台通过所述第二端加载的第二电压、通过所述第三端加载的第三电压，输出电流以使所述管脚电路处于所述有效导通状态。

可选地，所述晶圆还包括校准电路，所述校准电路分别与所述管脚电路的电阻调整端和输出端连接，所述校准电路还与所述测试台的第四端连接，所述管脚电路包括多个子电路；

所述管脚电路的输出端，还用于与标准电阻连接；

所述校准电路，用于响应于所述测试台发送的校准指令，对所述多个子电路中目标子电路的阻值进行校准，以使所述目标子电路的阻值与所述标准电阻的阻值之间满足目标对应关系，所述目标子电路为所述管脚电路处于所述有效导通状态时被导通的子电路。

另一方面，提供了一种晶圆测试系统，所述晶圆测试系统包括测试台；所述测试台用于：

在所述测试台的第一端与被测晶圆上的管脚电路的输出端连接后，在所述管脚电路处于有效导通状态的情况下，通过所述第一端加载第一电压，所述有效导通状态为所述管脚电路的输出端输出有效信号的状态；

通过所述第一端测量电流，得到第一电流；

其中，所述第一电压和所述第一电流用于确定所述第一端与所述管脚电路的输出端之间的接触电阻的阻值。

可选地，所述测试台还包括第二端和第三端，所述第二端与所述管脚电路的控制端连接，所述第三端与所述管脚电路的输入端连接；

所述测试台还用于：

通过所述第二端加载第二电压、通过所述第三端加载第三电压，所述第二电压用于控制所述管脚电路导通，所述第三电压用于驱动所述管脚电路输出电流，以使所述管脚电路处于所述有效导通状态。

可选地，所述管脚电路包括多个子电路，所述多个子电路中目标子电路的控制端与所述第二端连接，所述目标子电路的输入端与所述第三端连接；

所述第二电压用于控制所述目标子电路导通，所述第三电压用于驱动所述目标子电路输出电流，以使所述管脚电路处于所述有效导通状态。

可选地，所述目标子电路包括上拉子电路或下拉子电路。

可选地，所述多个子电路中每个子电路的输出端与所述管脚电路的输出端连接。

可选地，所述接触电阻的阻值是基于总阻值确定的，所述总阻值为目标压差除以所述第一电流得到，所述目标压差为第三电压和所述第一电压之间的压差，所述第三电压为所述管脚电路处于所述有效导通状态时所述管脚电路的输入端处的电压。

可选地，所述管脚电路包括多个子电路，所述被测晶圆对应有参数配置文件，所述参数配置文件中记录有所述多个子电路的阻值；

所述接触电阻的阻值为所述总阻值与所述参数配置文件中记录的目标子电路的阻值之间的差值，所述目标子电路为所述管脚电路处于所述有效导通状态时被导通的子电路。

可选地，所述被测晶圆还包括校准电路，所述校准电路分别与所述管脚电路的电阻调整端和输出端连接，所述校准电路还与所述测试台的第四端连接，所述管脚电路包括多个子电路；

所述测试台还用于：

在所述管脚电路的输出端连接标准电阻后，向所述校准电路发送校准指令，以使所述校准电路响应于所述校准指令，通过所述管脚电路的电阻调整端对所述多个子电路中目标子电路的阻值进行校准，以使所述目标子电路的阻值与所述标准电阻的阻值之间满足目标对应关系，所述目标子电路为所述管脚电路处于所述有效导通状态时被导通的子电路；

所述接触电阻的阻值是基于所述总阻值、所述标准电阻的阻值以及所述目标对应关系确定的。

另一方面，提供了一种测试台，所述测试台包括：

处理器；

用于存储处理器可执行指令的存储器；

其中，所述处理器被配置为执行上述测试接触电阻的方法中的任一步骤。

另一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有指令，所述指令被处理器执行时实现上述测试接触电阻的方法中的任一步骤。

另一方面，提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述测试接触电阻的方法中任一步骤。

在本申请实施例中，当管脚电路处于有效导通状态时，管脚电路的输出端输出有效信号，比如高电平信号或低电平信号，此时管脚电路中的ESD保护子电路处于截止状态，也即ESD保护子电路并不工作。因此，在管脚电路处于有效导通状态的情况下测量接触电阻，可以避免由于ESD保护子电路工作带来的测试不准确的问题，进而提高了确定的接触电阻的阻值的准确性。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的一种晶圆和芯片之间的位置关系示意图；

图2是本申请实施例提供的一种晶圆测试系统的架构示意图；

图3是本申请实施例提供的一种管脚电路的内部结构示意图；

图4是本申请实施例提供的一种ESD保护子电路的电流电压特性曲线示意图；

图5是本申请实施例提供的一种晶圆测试系统的示意图；

图6是本申请实施例提供的另一种晶圆测试系统的示意图；

图7是本申请实施例提供的一种测试接触电阻的方法流程图；

图8是本申请实施例提供的一种上拉子电路导通的示意图；

图9是本申请实施例提供的一种上拉子电路和下拉子电路的电流电压特性曲线示意图；

图10是本申请实施例提供的一种测试台的结构示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

在对本申请实施例进行详细解释说明之前，先对本申请实施例的应用场景进行解释说明。

在芯片制造工艺中，通常是先制备出包括多个芯片的晶圆(wafer)，然后对晶圆进行切割，得到晶圆上的各个独立的芯片，最后对芯片进行封装即可出厂。

图1是本申请实施例提供的一种晶圆和芯片之间的位置关系示意图。如图1所示，一片晶圆中排布有多个芯片。每个芯片包括多个管脚电路(图1中未示出)。其中，每个管脚电路包括输入端、控制端和输出端，输入端用于输入工作电压，控制端用于控制管脚电路导通(也即闭合)以使管脚电路的输出端在工作电压的驱动下输出信号，比如高电平信号1或低电平信号0。其中，管脚电路的输出端可以简称为芯片的管脚(pad)。

目前，在对晶圆进行切割前，可以先对晶圆所包括的各个芯片的管脚电路进行电测试，以筛选存在问题的芯片。

图2是本申请实施例提供的一种晶圆测试系统的架构示意图。如图2所示，该晶圆测试系统包括测试台和探针卡。图2中测试台示例为ATE(automatic test equipment，自动测试设备)。

其中，探针卡包括多个探针，每个探针用于与被测晶圆上的管脚电路的输出端连接。在需要对某个管脚电路进行电测试时，测试台可以通过一个探针测试该输出端输出信号的情况，从而测试该管脚电路的电性能。

图3是本申请实施例提供的一种管脚电路的内部结构示意图。如图3所示，管脚电路包括上拉子电路、下拉子电路和ESD保护子电路。

需要说明的是，图3中的上拉子电路和下拉子电路为芯片管脚电路中的上拉子电路和下拉子电路的等效电路。由于上拉子电路或下拉子电路通常是由一堆晶体管连接而成，因此如图3所示，等效电路可以包括一个开关S和一个电阻R。其中，开关S对应上拉子电路和下拉子电路中的晶体管的控制端，比如栅极，以控制上拉子电路或下拉子电路的通断。

上拉子电路和下拉子电路分别包括输入端和输出端。上拉子电路的输出端和下拉子电路的输出端并联之后和ESD保护子电路的输入端连接，ESD保护子电路的输入端还与管脚电路的输出端连接。

如此，当管脚电路的输出端接触到较大的静电后，该静电可以驱动ESD保护子电路上的二极管导通，从而使得静电从ESD保护子电路处释放，实现在大的静电场景中对上拉子电路和下拉子电路的保护。

此外，如图3所示，上拉子电路和下拉子电路还分别包括控制端，控制端用于加载控制电压，以控制上拉子电路或下拉子电路导通。

当向上拉子电路或下拉子电路的控制端加载控制电压、输入端加载工作电压后，该控制电压控制上拉子电路或下拉子电路导通，该工作电压驱动上拉子电路或下拉子电路产生电流。此时，在ESD保护子电路的输入端处的电流并没有达到ESD保护子电路的导通电流，因此ESD保护子电路并不导通，该电流通过管脚电路的输出端输出，从而使得管脚电路输出端输出有效信号。

比如，当向上拉子电路的控制端加载第一控制电压后，第一控制电压控制上拉子电路导通，也即图3中的S1闭合，并向上拉子电路的输入端加载第一工作电压V_CCQ后，此时ESD保护子电路并没有导通，管脚电路输出端输出有效信号为高电平信号1。又比如，当向下拉子电路的控制端加载第二控制电压后，第二控制电压控制下拉子电路导通，也即图3中的S2闭合，并向下拉子电路的输入端加载第二工作电压V_SSQ后，此时ESD保护子电路并没有导通，管脚电路输出端输出有效信号为低电平信号0。

基于图3所示的管脚电路，如果通过探针卡上的探针将测试台和管脚电路的输出端连接，则如图2和3所示，在探针和管脚电路的输出端之间产生接触电阻。如果探针与管脚电路的输出端之间接触良好，该接触电阻的阻值则比较小，基本不会影响测试台对管脚电路的电测试结果。如果探针与管脚电路的输出端之间接触有问题，该接触电阻的阻值则比较大，则会影响测试台对管脚电路的电测试结果。

因此，在通过测试台对管脚电路进行电测试之前，需要先测试管脚电路的输出端与探针卡上的探针之间的接触电阻。如果测试出的接触电阻的阻值较大，则需要重新将探针与管脚电路的输出端进行连接，以使重新连接后的探针与管脚电路的输出端之间的接触电阻的阻值较小。

在图3所示的管脚电路中，可以通过下述方式测试接触电阻。

如图3所示，在将探针的一端与测试台连接，探针的另一端与管脚电路的输出端连接后，由测试台在探针上加载不同的电流，比如I1和I2，然后由测试台分别测试探针靠近测试台这一端的电压，得到V1和V2。通过公式(V2-V1)/(I2-I1)确定一个数值，将该数值作为探针与管脚电路之间的接触电阻的阻值。

由于当前上拉子电路和下拉子电路均没有导通，此时测试台加载在探针上的电流加载到ESD静电保护子电流的二极管上。这种情况下，通过上述公式测试的阻值实质为ESD保护子电路的阻值和接触电阻的阻值之和，所以这种测试方式下测试的接触电阻的阻值是不准确的。

表1是本申请实施例提供的一种通过上述方式来测试接触电阻的测试结果。如表1所示，在探针上分别加载电流I1和I2，然后测量探针靠近测试台一侧的电压分别为V1和V2。根据公式(V2-V1)/(I2-I1)确定出接触电阻的阻值为370ohm(欧姆)。由于此时测量出的阻值为实际该接触电阻的阻值和ESD保护子电路的阻值之和，所以测量出的接触电阻的阻值是非常大的。但是实际接触电阻的阻值可能并没有这么大，因此通过表1所示的方法测量出的接触电阻的阻值不够准确。

表1

V1(mV)	I1(mV)	V2(mV)	I2(mV)	接触电阻(ohm)
					-360	-300	-286	-100	370

另外，如图3所示，ESD保护子电路通常是由二极管组成的，而二极管是非线性器件，因此ESD保护子电路也相当于是非线性器件，所以ESD保护子电路的阻值在不同加载电流下的阻值通常不同。

图4是本申请实施例提供的一种ESD保护子电路的电流电压特性曲线示意图。如图4所示，ESD保护子电流上的电流和电压并不成线性关系，因此ESD保护子电路的阻值并不是一个固定的数值。比如，在加载电流较小时，ESD保护子电路的阻值很大，在加载电流较大时，ESD保护子电路的阻值较小。

如此，在不同加载电流下按照表1所示方式确定的接触电阻的阻值的波动也比较大。

基于此，本申请实施例提供的一种测试接触电阻的方法、晶圆以及晶圆测试系统，通过本申请实施例提供的方法能够准确测量管脚电路的输出端与外接器件(比如探针)之间的接触电阻的阻值。

下面对本申请实施例提供的测试接触电阻的方法和晶圆测试系统进行详细解释说明。

为了便于后续理解，在此先对本申请实施例提供的晶圆测试系统进行详细解释说明。

图5是本申请实施例提供的一种晶圆测试系统的示意图。如图5所示，该晶圆测试系统包括测试台。测试台包括多个端口，示例地如第一端、第二端、第三端和第三端。

测试台的第一端用于和被测晶圆上的管脚电路的输出端连接，以用于测试管脚电路的电性能。

可选地，测试台的第二端用于和被测晶圆的管脚电路的控制端连接，以通过第二端加载的电压控制管脚电路导通。为了后续便于说明，将测试台在第二端加载的电压称为第二电压。

可选地，测试台的第三端用于和被测晶圆的管脚电路的输入端连接，以在管脚电路导通时通过第三端加载的电压驱动管脚电路输出电流，以使管脚电路处于有效导通状态。为了后续便于说明，将测试台在第三端加载的电压称为第三电压。

可选地，在被测晶圆还包括校准电路的情况下，校准电路分别与管脚电路的电阻调整端和输出端连接，校准电路还与测试台的第四端连接，以通过校准电路对管脚电路进行校准。关于校准的内容后续有详细说明，在此先不展开说明。

在一些实施例中，上述测试台和管脚电路之间的连接，可以为测试台直接与管脚电路连接。

在另一些实施例中，上述测试台和管脚电路或校准电路之间的连接，可以为通过探针连接。比如测试台通过探针与管脚电路连接，或通过探针与校准电路连接。

在本申请实施例中，探针可以为探针卡中的探针。探针卡的使用原理为：将探针卡上的探针与被测晶圆上的焊垫直接接触，焊接与被测晶圆上的待测电路(比如管脚电路)连接，从而使得探针导出电讯号，以达到测试目的。

可选地，在申请实施例中，探针也可以为其他任意形态用于接触的互连结构。互连结构用于传输来往于管脚电路与测试台之间的电信号。

互连结构示例地包括互连接入触点、互连线、互连条、互连柱以及互连层等，在此不再一一举例说明。互连结构可以包括导电材料，包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、硅化物或其任何组合。

下面以管脚电路和测试台之间通过探针连接为例，对本申请实施例提供的晶圆测试系统进一步解释说明。

图6是本申请实施例提供的一种晶圆测试系统的示意图。如图6所示，该晶圆测试系统包括第一探针和测试台，第一探针的一端与测试台的第一端连接。

其中，第一探针示例地为探针卡上的探针，第一探针的另一端用于和被测晶圆上的待测的管脚电路的输出端连接。

在本申请实施例中，可以对多个管脚电路进行测试，图6是以一个管脚电路为例进行说明。另外图6中的测试台、探针卡以及管脚电路的位置关系用于示意说明，并不构成对三者之间的位置关系的限定。

如图6所示，管脚电路还包括控制端和输入端。此时，晶圆测试系统还可以包括第二探针和第三探针，第二探针的两端用于分别和测试台以及管脚电路的控制端连接，第三探针的两端用于分别和测试台以及管脚电路的输入端连接，以由测试台控制管脚电路处于有效导通状态。

在本申请实施例中，管脚电路处于有效导通状态是指管脚电路的输出端输出有效信号的状态。该有效信号包括高电平信号1或低电平信号0。结合前述图3所示的管脚电路的工作原理可知，当管脚电路的输出端输出有效信号1或0，此时管脚电路中的上拉子电路或下拉子电路处于导通状态，且ESD保护子电路处于截止状态，也即ESD保护子电路并不工作。因此，在本申请实施例中，管脚电路处于有效导通状态，即，管脚电路中的上拉子电路或下拉子电路处于到导通状态，且管脚电路中的ESD保护子电路并不工作。

基于图6所示的管脚电路的内部结构可知，管脚电路包括多个子电路，比如上拉子电路和下拉子电路，每个子电路对应有控制端和输入端。这种场景下，这多个子电路中目标子电路的控制端与第二探针连接、目标子电路的输入端与第三探针连接，以由测试台控制目标子电路导通并驱动目标子电路输出电流，从而驱使管脚电路的输出端输出有效信号，以实现管脚电路处于有效导通状态。

目标子电路可以为图6中的上拉子电路，也可以为图6中的下拉子电路。当目标子电路为上拉子电路时，第二探针与上拉子电路的控制端连接，第三探针与上拉子电路的输入端连接，测试台通过第二探针控制上拉子电路导通，通过第三探针驱动上拉子电路输出电流，以使管脚电路的输出端输出第一有效信号，第一有效信号示例地为高电平信号1。当目标子电路为下拉子电路时，第二探针与下拉子电路的控制端连接，第三探针与下拉子电路的输入端连接，测试台通过第二探针控制下拉子电路导通，通过第三探针驱动下拉子电路输出电流，以使管脚电路的输出端输出第二有效信号，第二有效信号示例地为低电平信号0。

另外，如图6所示，被测晶圆还可以包括校准电路，该校准电路示例地可以为ZQ校准(一种通用校准技术)电路。该校准电路可以为与管脚电路位于同一芯片中的校准电路，以实现由芯片内部自带的校准电路对管脚电路的阻值进行校准。

其中，校准电路和管脚电路之间的连接关系可以为：校准电路的第一端分别与管脚电路的电阻调整端(图6中标记为调整端)和输出端连接。这种场景下，如图6所示，晶圆测试系统还包括第四探针，第四探针的两端分别与校准电路的第二端以及测试台连接。

通过第四探针的连接关系，测试台能够指示校准电路对管脚电路的阻值进行校正。当对管脚电路的阻值进行校准时，可以将第一探针的一端连接至标准电阻，标准电阻的具体大小和被测晶圆的参数配置文件中记录的管脚电路的阻值相关，具体内容后续实施例中详细说明。另一端仍与管脚电路的输出端连接，通过此时第一探针的连接关系，校准电路能够参考标准电阻的阻值对管脚电路的阻值进行校准，以准确校准管脚电路的阻值，从而提高测试接触电阻的阻值的准确性。

其中，图6中管脚电路内部的电路结构可以参考图3，在此不再赘述。另外，图3所示的管脚电路的内部结构为本申请实施例提供的示例性的管脚电路，并不构成对管脚电路的内部结构的限定。换句话说，本申请实施例提供的测试方法能够应用于测试任意结构的管脚电路。

另外，图6中的校准电路的内部结构本申请实施例同样不做限定。任意芯片内部的ZQ校准电路均可以作为本申请实施例的校准电路来对管脚电路的阻值进行校准。

基于图5和图6所示的晶圆测试系统，本申请实施例提供了一种测试接触电阻的方法。图7是本申请实施例提供的一种测试接触电阻的方法流程图。如图7所示，该方法包括如下几个步骤。

步骤701：在测试台的第一端与被测晶圆上的管脚电路的输出端连接后，在管脚电路处于有效导通状态的情况下，测试台通过第一端加载第一电压，有效导通状态为管脚电路的输出端输出有效信号的状态。

在本申请实施例中，为了提高测试的接触电阻的准确性，可以在管脚电路的输出端输出有效信号的前提下，通过加载电压测试电流的方式来测试探针与管脚电路的输出端之间的接触电阻。

基于图3所示的管脚电路的相关说明可知，当管脚电路的输出端输出有效信号时，管脚电路的ESD保护子电路处于截止状态，上拉子电路或下拉子电路处于导通状态，因此此时可以基于电压电流关系测量出上拉子电路的阻值或下拉子电路的阻值、与接触电阻的阻值的加和，而上拉子电路的阻值或下拉子电路的阻值是可以准确获取到的，因此可以通过本申请实施例提供的方法可以准确测量出接触电阻的阻值大小。

在一些实施例中，可以通过测试台控制管脚电路处于有效导通状态。如图5所示，测试台还包括第二端和第三端，第二端与管脚电路的控制端连接，第三端与管脚电路的输入端连接。这种场景下，测试台控制管脚电路处于有效导通状态的实现过程可以为：测试台通过第二端加载第二电压、通过第三端加载第三电压，第二电压用于控制管脚电路导通，第三电压用于驱动管脚电路输出电流，以使管脚电路处于有效导通状态。

示例地，如图6所示，晶圆测试系统还包括第二探针和第三探针，第二探针的两端分别与管脚电路的控制端和测试台连接，第三探针的两端分别与管脚电路的输入端和测试台连接。这种场景下，测试台控制管脚电路处于有效导通状态的实现过程可以为：测试台通过第二探针加载第二电压，通过第三探针加载第三电压。

如图6所示，管脚电路包括多个子电路，比如上拉子电路和下拉子电路，此时第二探针用于和多个子电路中目标子电路的控制端连接，第三探针用于和目标子电路的输入端连接，以使测试台借助第二探针向目标子电路加载第二电压，借助第三探针向目标子电路加载第三电压，第二电压用于控制目标子电路导通，第三电压用于驱动目标子电路输出电流，从而使得管脚电路的输出端输出有效信号。

在通过目标子电路使管脚电路的输出端输出有效信号的场景中，管脚电路处于有效导通状态的阻值为目标子电路的阻值。

比如，管脚电路包括上拉子电路，上拉子电路的控制端与第二探针连接，上拉子电路的输入端与第三探针连接。也即目标子电路为上拉子电路。此时，第二电压用于控制上拉子电路导通，第三电压用于驱动上拉子电路输出电流。第二电压可以理解为控制上拉子电路中的MOS(metal oxide semiconductor，金属氧化物场效应晶体管)导通的电压，第二电压通常为2V～4V之间的一个数值。第三电压为V_CCQ，V_CCQ示例地可以为1.14～1.26V之间的一个数值，比如可以为1.2V，以使管脚电路的输出端输出第一有效信号，第一有效信号示例地为高电平信号1。相应地，管脚电路处于有效导通状态的阻值为上拉子电路的阻值。

图8是本申请实施例提供的一种上拉子电路导通的示意图。如图8所示，当上拉子电路导通时，上拉子电路、接触电阻以及测试台之间形成回路，电流流向如图7中黑色加粗线条所示。此时黑色加粗线条所示的线路的阻值包括上拉子电路的阻值以及接触电阻的阻值。

又比如，管脚电路包括下拉子电路，下拉子电路的控制端与第二探针连接，下拉子电路的输入端与第三探针连接。也即目标子电路为下拉子电路。此时，第二电压用于控制下拉子电路导通，第三电压用于驱动下拉子电路输出电流。第二电压可以理解为控制下拉子电路中的MOS(metal oxide semiconductor，金属氧化物场效应晶体管)导通的电压，第二电压通常为2V～4V之间的一个数值。第三电压为V_SSQ，V_SSQ为0V，也即下拉子电路的控制端接地，以使管脚电路的输出端输出第二有效信号，第二有效信号示例地为低电平信号。相应地，管脚电路处于有效导通状态的阻值为下拉子电路的阻值。

可选地，也可以通过外接其他设备控制管脚电路处于有效导通状态，然后由测试台测试接触电阻，本申请实施例对此不做限定。

步骤702：测试台通过第一端测量电流，得到第一电流。

在一些实施例中，测试台可通过自带的电流测试装置比如电流计来测量第一端处的电流，在此不再详细说明。

如图6所示，测试台可通过自带的电流计来测量第一探针上的电流，将测量的电流作为第一电流。

步骤703：基于第一电压和第一电流确定第一端与管脚电路的输出端之间的接触电阻的阻值。

其中，步骤703可以通过测试台实现，也可以通过其他计算机设备实现，后续实施例以测试台实现步骤703为例说明。

在一些实施例中，测试台基于第一电压和第一电流，确定第一端与管脚电路的输出端之间的接触电阻的阻值的实现过程可以为：测试台获取第三电压，第二电压为在管脚电路处于有效导通状态时管脚电路的输入端处的电压；测试台确定第三电压和第一电压之间的压差，得到目标压差；测试台将目标压差除以第一电流，得到总阻值，测试台根据总阻值确定接触电阻的阻值。

其中，总阻值和接触电阻的阻值之间满足阻值对应关系，该阻值对应关系为：总阻值等于管脚电路处于有效导通状态的阻值与接触电阻的阻值的和。

也即，总阻值＝管脚电路处于有效导通状态的阻值+接触电阻的阻值。

因此，在一些实施例中，根据总阻值确定接触电阻的阻值的实现方式可以为：将总阻值与管脚电路处于有效导通状态的阻值之间的差值，确定为接触电阻的阻值。

示例地，接触电阻的阻值可以通过如下公式(1)表示：

Rcontact＝(V_Q-V_-Force)/I_-Measure-R₀ (1)

其中，R_contact表示接触电阻的阻值，V_Q表示管脚电路处于有效导通状态时管脚电路的输入端处的电压，V_Q示例地为V_CCQ或V_SSQ。V_-Force表示测试台通过第一探针加载的第一电压，I_-Measure表示通过第一探针测量的电流，R₀表示管脚电路处于有效导通状态的阻值。

当管脚电路处于有效导通状态时导通的子电路为上拉子电路时，R₀示例地为图3所示的管脚电路中的上拉子电路的阻值R1。当管脚电路处于有效导通状态时导通的子电路为下拉子电路时，R₀示例地为图3所示的管脚电路中的下拉子电路的阻值R2。

因此，只需管脚电路中上拉子电路的阻值或下拉子电路的阻值能够准确获取到，则通过公式(1)便可准确测量出接触电阻的阻值。也即，在一些实施例中，测试台根据总阻值确定接触电阻的阻值的实现过程可以为：测试台将总阻值与目标子电路的阻值之间的差值，确定为接触电阻的阻值，目标子电路为管脚电路处于有效导通状态时被导通的子电路，比如上拉子电路或下拉子电路。

图9是本申请实施例提供的一种上拉子电路和下拉子电路的电流电压特性曲线示意图。如图9所示，上拉子电路和下拉子电路的电流电压特性曲线均为一条近似直线的斜线，也即，上拉子电路和下拉子电路为线性器件，因此上拉子电路的阻值R1和下拉子电路的阻值R2基本是固定不变的。如此，在不同的第一电压下基于公式(1)测量的接触电阻的阻值波动也不会太大，进一步提高了测量接触电阻的阻值的准确性。

此外，上述是以第一电压和第三电压为例来确定目标压差。可选地，也可以通过其他方式来确定目标压差，比如直接通过电压计测量管脚电路的输入端和第一探针与测试台所连接的一端之间的压差，得到目标压差，在此不再详细说明。

另外，由于被测晶圆的参数配置文件中通常记录有各个芯片上的管脚电路的参数，这些参数示例地包括管脚电路中的上拉子电路的阻值和下拉子电路的阻值。

因此，在步骤703中，测试台可以直接从参数配置文件记录的阻值中确定目标子电路的阻值。基于此，在一些实施例中，测试台确定目标子电路的阻值的实现方式可以为：测试台获取参数配置文件中记录的目标子电路的阻值，目标子电路为管脚电路处于有效导通状态时被导通的子电路。

示例地，用户可以手动向测试台输入目标子电路的阻值。比如，测试台的显示界面上显示有电阻输入选项，响应于用户针对电阻输入选项的触发操作，测试台获取用户输入的目标子电路的阻值。本申请实施例并不限定用户如何向测试台输入目标子电路的阻值。

这种场景下，测试台基于总阻值确定接触电阻的阻值的实现过程具体为：测试台获取参数配置文件中记录的目标子电路的阻值，目标子电路为管脚电路处于有效导通状态时被导通的子电路；测试台将总阻值与参数配置文件中记录的目标子电路的阻值之间的差值，确定为接触电阻的阻值。

此外，管脚电路中上拉子电路或下拉子电路的阻值通常还可以包括多个档位，比如上拉子电路或下拉子电路的阻值包括37.5ohm(欧姆)和50ohm两个档位。在应用本申请实施例时，可以基于需求选择一个档位来测试接触电阻，本申请实施例对此不做限定。

表2是本申请实施例提供的一种图7所示的方法来测试接触电阻的测试结果。

表2

如表2所示，当上拉子电路的阻值选择档位37.5ohm，且上拉子电路导通时，管脚电路的输出端输出高电平信号，这种场景下量测阻值为58.59ohm，量测阻值即为前述的总阻值，该总阻值是通过第一电压、第三电压以及第一电流计算得到。将量测阻值减去上拉子电路的阻值，得到接触电阻的阻值为21.09ohm。

继续如表2所示，当下拉子电路的阻值选择档位37.5ohm，且下拉子电路导通时，管脚电路的输出端输出低电平信号，这种场景下量测阻值为59.64ohm，量测阻值即为前述的总阻值，该总阻值是通过第一电压、第三电压以及第一电流计算得到。将量测阻值减去下拉子电路的阻值，得到接触电阻的阻值为22.14ohm。

继续如表2所示，当上拉子电路的阻值选择档位50ohm，且上拉子电路导通时，管脚电路的输出端输出高电平信号，这种场景下量测阻值为71.09ohm，量测阻值即为前述的总阻值，该总阻值是通过第一电压、第三电压以及第一电流计算得到。将量测阻值减去上拉子电路的阻值，得到接触电阻的阻值为21.09ohm。

继续如表2所示，当下拉子电路的阻值选择档位50ohm，且下拉子电路导通时，管脚电路的输出端输出低电平信号，这种场景下量测阻值为72.29ohm，量测阻值即为前述的总阻值，该总阻值是通过第一电压、第三电压以及第一电流计算得到。将量测阻值减去下拉子电路的阻值，得到接触电阻的阻值为22.29ohm。

通过表2所示的测试结果可知，在四种场景下测试的接触电阻的阻值之间的波动较小。因此，本申请实施例提供的方法能够准确测量出接触电阻的阻值。

另外，管脚电路中目标子电路的阻值可能会随着环境发生变化，比如随着芯片所处环境的温度湿度等参数的变化，目标子电路的实际阻值会发生波动。这种情况下，如果直接将参数配置文件中记录的目标子电路的阻值作为管脚电电路处于有效导通状态的阻值，并将总阻值减去管脚电电路处于有效导通状态的阻值，得到接触电阻的阻值，将导致确定的接触电阻不够准确。

基于图5和图6所示的结构可知，被测晶圆上通常还包括ZQ校准电路等校准电路，而通过ZQ校准电路对目标子电路进行校准时，是可以将目标子电路的阻值按照标准电阻进行校准的。因此在通过步骤701至步骤703测试接触电阻之前，还可以对目标子电路的阻值进行校准，以使目标子电路的阻值和标准电阻的阻值之间满足目标对应关系，以便于后续基于总阻值、标准电阻以及目标对应关系来确定接触电阻。

基于此，在一些实施例中，测试台可以先对目标子电路的阻值进行校准，以使目标子电路的阻值和标准电阻之间满足目标对应关系。此时测试台基于总阻值确定接触电阻的阻值实现方式可以为：在校准完成后，基于总阻值、标准电阻的阻值以及目标对应关系确定接触电阻的阻值。

其中，目标子电路通常包括多个并联的等效电阻，每个等效电阻是由多个晶体管连接而成，晶体管比如可以为MOS(金属氧化物半导体，Metal-Oxide-Semiconductor)管，由这多个并联的等效电阻提供目标子电路的功能。当目标子电路为上拉子电路时，等效电阻还可以称为上拉电阻，当目标子电路为下拉子电路时，等效电阻还可以称为下拉电阻。

为了便于说明，假设目标子电路包括N个并联的等效电阻，N为大于1的正整数。下面以图6为例对校准过程进行详细说明。

如图6所示，被测晶圆包括校准电路，校准电路的第一端分别与管脚电路的电阻调整端和输出端连接，晶圆测试系统还包括第四探针，第四探针的两端分别与校准电路的第二端以及测试台连接。这种场景下，测试台对N个等效电阻中每个等效电阻的阻值分别进行校准的实现过程具体可以为：在第一探针的一端与标准电阻连接后，测试台向校准电路发送校准指令。其中，校准指令指示校准电路基于标准电阻的阻值，通过管脚电路的电阻调整端对目标子电路中每个等效电阻的阻值分别进行校准。标准电阻的阻值为被测晶圆的参数配置文件中记录的目标子电路的阻值的N倍。

其中，电阻调整端用于调整等效电阻所包括的晶体管的通断情况，以实现对等效电阻的阻值的校准。另外，校准电路与管脚电路的输出端连接的目的在于：校准电路在调整等效电阻的阻值的过程中，采集输出端位置处的电压，将采集的电压与V_Q/2进行比较(V_Q为驱动等效电阻导通的电压)，如果采集的电压与V_Q/2相等，在表明输出端两侧的阻值相等，从而完成对等效电阻的阻值的校准。此时输出端两侧的阻值分别为等效电阻的阻值、以及接触电阻的阻值与标准电阻的阻值的加和，因此在对某个等效电阻校准结束后，该等效电阻的阻值＝接触电阻的阻值+标准电阻的阻值。

基于此，在对目标子电路进行校准时，测试台对目标子电路的阻值进行校准的实现方式可以为：测试台对N个等效电阻中每个等效电阻的阻值分别进行校准，通过对比相关电压，以使校准完成时每个等效电阻的阻值均为标准电阻的阻值与接触电阻的阻值的和，标准电阻的阻值为被测晶圆的参数配置文件中记录的目标子电路的阻值的N倍。相应地，目标子电路的阻值和标准电阻之间满足的目标对应关系为：标准电阻的阻值与接触电阻的阻值的和除以N等于目标子电路的阻值。为了便于说明，将标准电阻的阻值与接触电阻的阻值的加和简称为外接总阻值。

也即是，在ZQ校准等校准方式中，通常是按照标准电阻对目标子电路中每个等效电阻分别进行校准，以使每个等效电阻的阻值均和外接总阻值相等。由于目标子电路是由N个等效电阻并联得到，因此在对每个等效电阻的阻值校准后，目标子电路的阻值便可为外接总阻值除以N后的数值。也即，校准完成后，目标子电路的阻值和标准电阻之间满足的目标对应关系为：标准电阻的阻值与接触电阻的阻值的和除以N等于目标子电路的阻值。因此，在校准完成后，可以通过标准电阻将目标子电路的阻值表示出来。

示例地，目标子电阻的阻值可以通过如下公式(2)表示：

R₀＝(R_b+R_contact)/N (2)

其中，R₀表示目标子电路的阻值，R_b表示标准电阻的阻值，R_contact表示接触电阻的阻值，N表示目标子电路包括的并联的等效电阻的数量。

通过上述公式(2)可知，此时表示的目标子电路的阻值为一个包括接触电阻的代数式，而接触电阻是个未知数。将公式(2)代入公式(1)便可得到确定接触电阻的阻值的具体公式。具体地，接触电阻的阻值可以通过如下公式(3)表示：

因此，在校准完成后，基于标准电阻和总阻值，通过公式(3)便可确定出接触电阻的阻值。

比如，假设目标子电路由八个等效电阻并联得到，也即N＝8，参数配置文件中记录的目标子电路的阻值为37.5ohm，则采用阻值为37.5×8＝300ohm的标准电阻对每个等效电阻进行校准。此时，公式(3)可转化为如下公式(4)：

本申请实施例对校准电路的内部工作细节不做限定，任意能够实现芯片管脚电路的校准的技术，都可以应用在本申请实施例中以测量目标子电路的阻值，在此不再一一举例说明。

上述是以ZQ校准方式为例说明如何测量目标子电路的阻值。可选地，测试台也可以通过其他方式测量目标子电路的阻值，本申请实施例对此不做限定。

相对于直接将参数配置文件中记录的目标子电路的阻值作为管脚电路处于有效导通状态的阻值，上述ZQ校准方式能够准确测量目标子电路的阻值和标准电阻的阻值之间的对应关系，相当于准确测量出管脚电路处于有效导通状态的阻值，因此可以提高确定的接触电阻的阻值的准确性。

可选地，在本申请实施例中，测试台还可以临时通过其他方式测量管脚电路处于有效导通状态的阻值，也即目标子电路的阻值，然后基于测量的阻值确定接触电阻。在此不再一一举例说明。

综上，在本申请实施例中，当管脚电路处于有效导通状态时，管脚电路的输出端输出有效信号，比如高电平信号或低电平信号，此时管脚电路中的ESD保护子电路处于截止状态，管脚电路中的上拉子电路或下拉子电路处于导通状态。因此，管脚电路处于有效导通状态的阻值为管脚电路中的上拉子电路的阻值或下拉子电路的阻值。而上拉子电路的阻值和下拉子电路的阻值是可以通过其他途径获取到的，因此，在本申请实施例中，基于第一电压、第一电流以及管脚电路处于有效导通状态的阻值，能够准确确定接触电阻的阻值。并且，上拉子电路和下拉子电路的电压电流特性曲线是线性的，也即上拉子电路的阻值和下拉子电路的阻值在不同电压下的阻值基本相同，因此即使在不同的第一电压下确定接触电阻的阻值，确定的接触电阻的阻值的波动也不会太大，进一步提高了确定的接触电阻的阻值的准确性。

上述所有可选技术方案，均可按照任意结合形成本申请的可选实施例，本申请实施例对此不再一一赘述。

如图5和图6所示，本申请实施例还提供了一种晶圆测试系统，晶圆测试系统包括测试台；测试台用于：

在测试台的第一端与被测晶圆上的管脚电路的输出端连接后，在管脚电路处于有效导通状态的情况下，通过第一端加载第一电压，有效导通状态为管脚电路的输出端输出有效信号的状态；

通过第一端测量电流，得到第一电流；

其中，第一电压和第一电流用于确定第一端与管脚电路的输出端之间的接触电阻的阻值。

可选地，测试台还包括第二端和第三端，第二端与管脚电路的控制端连接，第三端与管脚电路的输入端连接；

测试台还用于：

通过第二端加载第二电压、通过第三端加载第三电压，第二电压用于控制管脚电路导通，第三电压用于驱动管脚电路输出电流，以使管脚电路处于有效导通状态。

可选地，管脚电路包括多个子电路，多个子电路中目标子电路的控制端与第二端连接，目标子电路的输入端与第三端连接；

第二电压用于控制目标子电路导通，第三电压用于驱动目标子电路输出电流，以使管脚电路处于有效导通状态。

可选地，目标子电路包括上拉子电路或下拉子电路。

可选地，多个子电路中每个子电路的输出端与管脚电路的输出端连接。

可选地，接触电阻的阻值是基于总阻值确定的，总阻值为目标压差除以第一电流得到，目标压差为第三电压和第一电压之间的压差，第三电压为管脚电路处于有效导通状态时管脚电路的输入端处的电压。

可选地，管脚电路包括多个子电路，被测晶圆对应有参数配置文件，参数配置文件中记录有多个子电路的阻值；

接触电阻的阻值为总阻值与参数配置文件中记录的目标子电路的阻值之间的差值，目标子电路为管脚电路处于有效导通状态时被导通的子电路。

可选地，被测晶圆还包括校准电路，校准电路分别与管脚电路的电阻调整端和输出端连接，校准电路还与测试台的第四端连接，管脚电路包括多个子电路；

测试台还用于：

在管脚电路的输出端连接标准电阻后，向校准电路发送校准指令，以使校准电路响应于校准指令，通过管脚电路的电阻调整端对多个子电路中目标子电路的阻值进行校准，以使目标子电路的阻值与标准电阻的阻值之间满足目标对应关系，目标子电路为管脚电路处于有效导通状态时被导通的子电路；

接触电阻的阻值是基于总阻值、标准电阻的阻值以及目标对应关系确定的。

上述晶圆测试系统的详细功能可以参考图7所示实施例，在此不再赘述。

基于上述晶圆测试系统中的测试台的功能，本申请实施例还提供了一种测试台。如图10所示，该测试台1000包括如下几个模块。

加载模块1001，用于在第一端与被测晶圆上的管脚电路的输出端连接后，在管脚电路处于有效导通状态的情况下，通过第一端加载第一电压，有效导通状态为管脚电路的输出端输出有效信号的状态；

测量模块1002，用于通过第一端测量电流，得到第一电流；

确定模块1003，用于基于第一电压和第一电流，确定第一端与管脚电路的输出端之间的接触电阻的阻值。

可选地，测试台还包括第二端和第三端，第二端与管脚电路的控制端连接，第三端与管脚电路的输入端连接；

加载模块1001还用于：

通过第二端加载第二电压、通过第三端加载第三电压，第二电压用于控制管脚电路导通，第三电压用于驱动管脚电路输出电流，以使管脚电路处于有效导通状态。

可选地，管脚电路包括多个子电路，多个子电路中目标子电路的控制端与第二端连接，目标子电路的输入端与第三端连接；

第二电压用于控制目标子电路导通，第三电压用于驱动目标子电路输出电流，以使管脚电路处于有效导通状态。

可选地，目标子电路包括上拉子电路或下拉子电路。

可选地，确定模块1003具体用于：

确定第三电压和第一电压之间的压差，得到目标压差，第三电压为在管脚电路处于有效导通状态时管脚电路的输入端处的电压；

将目标压差除以第一电流，得到总阻值；

根据总阻值确定接触电阻的阻值。

可选地，管脚电路包括多个子电路，被测晶圆对应有参数配置文件，参数配置文件中记录有多个子电路的阻值；

确定模块具体用于：

获取参数配置文件中记录的目标子电路的阻值，目标子电路为管脚电路处于有效导通状态时被导通的子电路；

将总阻值与参数配置文件中记录的目标子电路的阻值之间的差值，确定为接触电阻的阻值。

可选地，被测晶圆还包括校准电路，校准电路分别与管脚电路的电阻调整端和输出端连接，校准电路还与测试台的第四端连接，管脚电路包括多个子电路；管脚电路包括多个子电路；

测试台还包括校准模块1004，用于：

在管脚电路的输出端连接标准电阻后，测试台向校准电路发送校准指令；

校准电路响应于校准指令，通过管脚电路的电阻调整端对多个子电路中目标子电路的阻值进行校准，以使目标子电路的阻值与标准电阻的阻值之间满足目标对应关系，目标子电路为管脚电路处于有效导通状态时被导通的子电路；

相应地，确定模块1003具体用于

在校准完成后，测试台基于总阻值、标准电阻的阻值以及目标对应关系，确定接触电阻的阻值。

在本申请实施例中，当管脚电路处于有效导通状态时，管脚电路的输出端输出有效信号，比如高电平信号或低电平信号，此时管脚电路中的ESD保护子电路处于截止状态，管脚电路中的上拉子电路或下拉子电路处于导通状态。因此，管脚电路处于有效导通状态的阻值为管脚电路中的上拉子电路的阻值或下拉子电路的阻值。而上拉子电路的阻值和下拉子电路的阻值是可以通过其他途径获取到的，因此，在本申请实施例中，基于第一电压、第一电流以及管脚电路处于有效导通状态的阻值，能够准确确定接触电阻的阻值。并且，上拉子电路和下拉子电路的电压电流特性曲线是线性的，也即上拉子电路的阻值和下拉子电路的阻值在不同电压下的阻值基本相同，因此即使在不同的第一电压下确定接触电阻的阻值，确定的接触电阻的阻值的波动也不会太大，进一步提高了确定的接触电阻的阻值的准确性。

需要说明的是：上述实施例提供的测试台在测试接触电阻时，仅以上述各个功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将设备的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的晶圆测试系统与测试接触电阻的方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。

此外，本申请实施例还提供了一种晶圆，该晶圆包括管脚电路，管脚电路的输出端与测试台的第一端连接；

管脚电路，用于在管脚电路处于有效导通状态的情况下，响应于测试台通过第一端加载的第一电压，向第一端输出第一电流，有效导通状态为管脚电路的输出端输出有效信号的状态；

其中，第一电压和第一电流用于确定第一端与管脚电路的输出端之间的接触电阻的阻值。

可选地，管脚电路的控制端与测试台的第二端连接，管脚电路的输入端与测试台的第三端连接；

管脚电路，还用于响应于测试台通过第二端加载的第二电压、通过第三端加载的第三电压，输出电流以使管脚电路处于有效导通状态。

可选地，晶圆还包括校准电路，校准电路分别与管脚电路的电阻调整端和输出端连接，校准电路还与测试台的第四端连接，管脚电路包括多个子电路；

管脚电路的输出端，还用于与标准电阻连接；

校准电路，用于响应于测试台发送的校准指令，对多个子电路中目标子电路的阻值进行校准，以使目标子电路的阻值与标准电阻的阻值之间满足目标对应关系，目标子电路为管脚电路处于有效导通状态时被导通的子电路。

上述晶圆的内部结构以及相关功能均可以参考图5以及图6相关的内容，在此不再赘述。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

以上所述仅为本申请实施例的较佳实施例，并不用以限制本申请实施例，凡在本申请实施例的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (19)

1.一种测试接触电阻的方法，其特征在于，所述方法应用于晶圆测试系统，所述晶圆测试系统包括测试台；所述方法包括：

在所述测试台的第一端与被测晶圆上的管脚电路的输出端连接后，在所述管脚电路处于有效导通状态的情况下，所述测试台通过所述第一端加载第一电压，所述有效导通状态为所述管脚电路的输出端输出有效信号的状态；

所述测试台通过所述第一端测量电流，得到第一电流；

基于所述第一电压和所述第一电流确定所述第一端与所述管脚电路的输出端之间的接触电阻的阻值。

2.如权利要求1所述的方法，其特征在于，所述测试台还包括第二端和第三端，所述第二端与所述管脚电路的控制端连接，所述第三端与所述管脚电路的输入端连接；

所述方法还包括：

所述测试台通过所述第二端加载第二电压、通过所述第三端加载第三电压，所述第二电压用于控制所述管脚电路导通，所述第三电压用于驱动所述管脚电路输出电流，以使所述管脚电路处于所述有效导通状态。

3.如权利要求2所述的方法，其特征在于，所述管脚电路包括多个子电路，所述多个子电路中目标子电路的控制端与所述第二端连接，所述目标子电路的输入端与所述第三端连接；

所述第二电压用于控制所述目标子电路导通，所述第三电压用于驱动所述目标子电路输出电流，以使所述管脚电路处于所述有效导通状态。

4.如权利要求3所述的方法，其特征在于，所述目标子电路包括上拉子电路或下拉子电路。

5.如权利要求1所述的方法，其特征在于，所述基于所述第一电压和所述第一电流确定所述第一端与所述管脚电路的输出端之间的接触电阻的阻值，包括：

确定第三电压和所述第一电压之间的压差，得到目标压差，所述第三电压为在所述管脚电路处于所述有效导通状态时所述管脚电路的输入端处的电压；

将所述目标压差除以所述第一电流，得到总阻值；

根据所述总阻值确定所述接触电阻的阻值。

6.如权利要求5所述的方法，其特征在于，所述管脚电路包括多个子电路，所述被测晶圆对应有参数配置文件，所述参数配置文件中记录有所述多个子电路的阻值；

所述根据所述总阻值确定所述接触电阻的阻值，包括：

获取所述参数配置文件中记录的目标子电路的阻值，所述目标子电路为所述管脚电路处于所述有效导通状态时被导通的子电路；

将所述总阻值与所述参数配置文件中记录的所述目标子电路的阻值之间的差值，确定为所述接触电阻的阻值。

7.如权利要求5所述的方法，其特征在于，所述被测晶圆还包括校准电路，所述校准电路分别与所述管脚电路的电阻调整端和输出端连接，所述校准电路还与所述测试台的第四端连接，所述管脚电路包括多个子电路；

所述根据所述总阻值确定所述接触电阻的阻值之前，所述方法还包括：

在所述管脚电路的输出端连接标准电阻后，所述测试台向所述校准电路发送校准指令；

所述校准电路响应于所述校准指令，通过所述管脚电路的电阻调整端对所述多个子电路中目标子电路的阻值进行校准，以使所述目标子电路的阻值与所述标准电阻的阻值之间满足目标对应关系，所述目标子电路为所述管脚电路处于所述有效导通状态时被导通的子电路；

所述根据所述总阻值确定所述接触电阻的阻值，包括：

在校准完成后，所述测试台基于所述总阻值、所述标准电阻的阻值以及所述目标对应关系，确定所述接触电阻的阻值。

8.如权利要求1所述的方法，其特征在于，所述晶圆测试系统还包括第一探针，所述第一探针分别与所述测试台的第一端和所述管脚电路的输出端连接；

所述第一端与所述管脚电路的输出端之间的接触电阻为：所述第一探针与所述管脚电路的输出端之间的接触电阻。

9.一种晶圆，其特征在于，所述晶圆包括管脚电路，所述管脚电路的输出端与测试台的第一端连接；

所述管脚电路，用于在所述管脚电路处于有效导通状态的情况下，响应于所述测试台通过所述第一端加载的第一电压，向所述第一端输出第一电流，所述有效导通状态为所述管脚电路的输出端输出有效信号的状态；

其中，所述第一电压和所述第一电流用于确定所述第一端与所述管脚电路的输出端之间的接触电阻的阻值。

10.如权利要求9所述的晶圆，其特征在于，所述管脚电路的控制端与所述测试台的第二端连接，所述管脚电路的输入端与所述测试台的第三端连接；

所述管脚电路，还用于响应于所述测试台通过所述第二端加载的第二电压、通过所述第三端加载的第三电压，输出电流以使所述管脚电路处于所述有效导通状态。

11.如权利要求9所述的晶圆，其特征在于，所述晶圆还包括校准电路，所述校准电路分别与所述管脚电路的电阻调整端和输出端连接，所述校准电路还与所述测试台的第四端连接，所述管脚电路包括多个子电路；

所述管脚电路的输出端，还用于与标准电阻连接；

所述校准电路，用于响应于所述测试台发送的校准指令，对所述多个子电路中目标子电路的阻值进行校准，以使所述目标子电路的阻值与所述标准电阻的阻值之间满足目标对应关系，所述目标子电路为所述管脚电路处于所述有效导通状态时被导通的子电路。

12.一种晶圆测试系统，其特征在于，所述晶圆测试系统包括测试台；所述测试台用于：

在所述测试台的第一端与被测晶圆上的管脚电路的输出端连接后，在所述管脚电路处于有效导通状态的情况下，通过所述第一端加载第一电压，所述有效导通状态为所述管脚电路的输出端输出有效信号的状态；

通过所述第一端测量电流，得到第一电流；

其中，所述第一电压和所述第一电流用于确定所述第一端与所述管脚电路的输出端之间的接触电阻的阻值。

13.如权利要求12所述的晶圆测试系统，其特征在于，所述测试台还包括第二端和第三端，所述第二端与所述管脚电路的控制端连接，所述第三端与所述管脚电路的输入端连接；

所述测试台还用于：

通过所述第二端加载第二电压、通过所述第三端加载第三电压，所述第二电压用于控制所述管脚电路导通，所述第三电压用于驱动所述管脚电路输出电流，以使所述管脚电路处于所述有效导通状态。

14.如权利要求13所述的晶圆测试系统，其特征在于，所述管脚电路包括多个子电路，所述多个子电路中目标子电路的控制端与所述第二端连接，所述目标子电路的输入端与所述第三端连接；

所述第二电压用于控制所述目标子电路导通，所述第三电压用于驱动所述目标子电路输出电流，以使所述管脚电路处于所述有效导通状态。

15.如权利要求14所述的晶圆测试系统，其特征在于，所述目标子电路包括上拉子电路或下拉子电路。

16.如权利要求14所述的晶圆测试系统，其特征在于，所述多个子电路中每个子电路的输出端与所述管脚电路的输出端连接。

17.如权利要求12所述的晶圆测试系统，其特征在于，

所述接触电阻的阻值是基于总阻值确定的，所述总阻值为目标压差除以所述第一电流得到，所述目标压差为第三电压和所述第一电压之间的压差，所述第三电压为所述管脚电路处于所述有效导通状态时所述管脚电路的输入端处的电压。

18.如权利要求17所述的晶圆测试系统，其特征在于，所述管脚电路包括多个子电路，所述被测晶圆对应有参数配置文件，所述参数配置文件中记录有所述多个子电路的阻值；

所述接触电阻的阻值为所述总阻值与所述参数配置文件中记录的目标子电路的阻值之间的差值，所述目标子电路为所述管脚电路处于所述有效导通状态时被导通的子电路。

19.如权利要求17所述的晶圆测试系统，其特征在于，所述被测晶圆还包括校准电路，所述校准电路分别与所述管脚电路的电阻调整端和输出端连接，所述校准电路还与所述测试台的第四端连接，所述管脚电路包括多个子电路；

所述测试台还用于：

在所述管脚电路的输出端连接标准电阻后，向所述校准电路发送校准指令，以使所述校准电路响应于所述校准指令，通过所述管脚电路的电阻调整端对所述多个子电路中目标子电路的阻值进行校准，以使所述目标子电路的阻值与所述标准电阻的阻值之间满足目标对应关系，所述目标子电路为所述管脚电路处于所述有效导通状态时被导通的子电路；

所述接触电阻的阻值是基于所述总阻值、所述标准电阻的阻值以及所述目标对应关系确定的。