CN117795410A - 液晶手写板及其制备方法 - Google Patents

液晶手写板及其制备方法 Download PDF

Info

Publication number
CN117795410A
CN117795410A CN202280002435.2A CN202280002435A CN117795410A CN 117795410 A CN117795410 A CN 117795410A CN 202280002435 A CN202280002435 A CN 202280002435A CN 117795410 A CN117795410 A CN 117795410A
Authority
CN
China
Prior art keywords
substrate
electrode
layer
conductive
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280002435.2A
Other languages
English (en)
Inventor
张然
谢勇贤
杨成绍
马小叶
王永灿
吕凤珍
丁智伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117795410A publication Critical patent/CN117795410A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本公开提供了一种液晶手写板，包括：第一基板和第二基板，以及位于所述第一基板和第二基板之间的双稳态液晶层，所述第一基板包括；第一衬底基板；位于所述第一衬底基板靠近所述第二基板一侧的多个像素单元，所述像素单元包括：薄膜晶体管和与所述薄膜晶体管的第一极电连接的像素电极；钝化层，位于所述薄膜晶体管远离所述第一衬底基板的一侧且与所述薄膜晶体管相接触；所述像素电极位于所述第一衬底基板与所述钝化层之间；隔垫物，位于所述钝化层远离所述第一衬底基板的一侧且与所述钝化层相接触。本公开实施例还提供了一种液晶手写板的制备方法。

Description

液晶手写板及其制备方法 技术领域
本发明涉及显示领域，特别涉及一种液晶手写板及其制备方法。
背景技术
液晶手写板作为一种简易的输入设备，可实现文字书写和绘画要求，受到广大用户的青睐。目前液晶手写板大多是借助于一种双稳态液晶，通过反射环境光线达到可视效果，具有低功耗的特定。然而，相关技术所涉及的液晶手写板的结构复杂且制备工艺复杂。
发明内容
第一方面，本公开实施例提供了一种液晶手写板，包括：第一基板和第二基板，以及位于所述第一基板和第二基板之间的双稳态液晶层，所述第一基板包括；
第一衬底基板；
位于所述第一衬底基板靠近所述第二基板一侧的多个像素单元，所述像素单元包括：薄膜晶体管和与所述薄膜晶体管的第一极电连接的像素电极；
钝化层，位于所述薄膜晶体管远离所述第一衬底基板的一侧且与所述薄膜晶体管相接触；所述像素电极位于所述第一衬底基板与所述钝化层之间；
隔垫物，位于所述钝化层远离所述第一衬底基板的一侧且与所述钝化层相接触。
在一些实施例中，所述薄膜晶体管包括：栅极、有源层、所述第一极和第二极，所述第一极和所述第二极位于所述有源层远离所述第一衬 底基板的一侧；
所述钝化层与所述第一极和/或所述第二极相接触。
在一些实施例中，所述栅极位于所述有源层靠近所述第一衬底基板的一侧，所述栅极与所述有源层之间形成有栅绝缘层；
所述像素电极位于所述栅绝缘层与所述钝化层之间，或者所述像素电极位于所述栅绝缘层与所述第一衬底基板之间。
在一些实施例中，所述像素电极位于所述栅极靠近所述第一衬底基板的一侧。
在一些实施例中，所述阵列基板包括第一导电层和第二导电层，所述第二导电层位于所述第一导电层远离所述第一衬底基板的一侧；
所述第一导电层包括所述像素电极和与所述像素电极同层设置的第一导电结构；
所述第二导电层包括所述栅极和与所述栅极同层设置的第二导电结构；
所述第一导电层在所述第一衬底基板上的正投影覆盖所述第二导电层在所述第一衬底基板上的正投影。
在一些实施例中，所述像素电极与所述栅极同层设置。
在一些实施例中，所述像素电极与对应的所述第一极通过第一导电连接结构电连接；
所述钝化层包括过孔，所述第一导电连接结构的至少部分位于所述钝化层的过孔中；
所述第一导电连接结构在所述衬底基板上的正投影面积，小于所述第一导电连接结构所连接的像素电极在所述衬底基板上的正投影面积。
在一些实施例中，所述钝化层形成有第一过孔，所述第一过孔由所述钝化层远离所述第一衬底基板一侧的表面连通至所述第一极以及所述第一极所对应的像素电极；
所述第一导电连接结构的至少部分位于所述第一过孔内，且所述第一导电连接结构与所述第一极和所述第一极所对应的像素电极分别相接触。
在一些实施例中，所述第一导电连接结构在所述第一衬底基板的正投影与所处所述第一过孔在所述第一衬底基板上的正投影重叠。
在一些实施例中，所述钝化层形成有第二过孔组，所述第二过孔组包括至少两个第二过孔，所述第二过孔组中的至少一个所述第二过孔由所述钝化层远离所述第一衬底基板一侧的表面连通至所述第一极，所述第二过孔组中的至少一个所述第二过孔由所述钝化层远离所述第一衬底基板一侧的表面连通至所述第一极所对应的像素电极；
所述第一导电连接结构与所述第二过孔组一一对应，所述第一导电连接结构包括：至少两个第一导电连接子结构和第二导电连接子结构，
所述第一导电连接子结构与所对应所述第二过孔组内所述第二过孔一一对应，所述第一导电连接子结构位于对应的所述第二过孔内且与所述第一极或所述像素电极相接触；
所述第二导电连接子结构位于所述钝化层远离所述第一衬底基板的一侧，所述第二导电连接子结构与所述第一导电连接子结构相连，以使所述第一极与所述像素电极电连接。
在一些实施例中，对于所述第二过孔组内的任意一个所述第二过孔，所述第二过孔在所述第一衬底基板上具有第一正投影，所述第二过孔所对应的第一导电连接结构在所述第一衬底基板上具有第二正投影；
所述第一正投影位于所述第二正投影所覆盖区域内，所述第一正投影的边缘上任意一点到所述第二正投影边缘上任意一点的距离均大于或等于1um。
在一些实施例中，对于所述第二过孔组内由所述钝化层远离所述第一衬底基板一侧的表面连通至所述第一极的任意一个所述第二过孔，所 述第二过孔在所述第一衬底基板上具有第三正投影，所述第二过孔所对应的第一极在所述第一衬底基板上具有第四正投影；
所述第三正投影位于所述第四正投影所覆盖区域内，所述第三正投影的边缘上任意一点到所述第四正投影边缘上任意一点的距离均大于或等于1um。
在一些实施例中，对于所述第二过孔组内由所述钝化层远离所述第一衬底基板一侧的表面连通至所述像素电极的任意一个所述第二过孔，所述第二过孔在所述第一衬底基板上具有第五正投影，所述第二过孔所对应的像素电极在所述第一衬底基板上具有第六正投影；
所述第五正投影位于所述第六正投影所覆盖区域内，所述第五正投影的边缘上任意一点到所述第六正投影边缘上任意一点的距离均大于或等于1um。
在一些实施例中，所述第一导电连接结构的材料包括透明导电材料，所述透明导电材料包括金属氧化物；
所述第一导电连接结构与所连接的第一极之间的接触面面积之和在100um 2～400um 2的范围内；
所述第一导电连接结构与所连接的像素电极之间的接触面面积之和在100um 2～400um 2的范围内。
在一些实施例中，所述第一导电连接结构的材料包括金属材料；
所述第一导电连接结构与所连接的第一极之间的接触面面积之和在0.25um 2～2.25um 2的范围内；
所述第一导电连接结构与所连接的像素电极之间的接触面面积之和在0.25um 2～2.25um 2的范围内。
在一些实施例中，还包括：
多个焊盘，位于所述液晶手写板的周边区，所述焊盘与所述薄膜晶体管的栅极同层设置；
所述钝化层上形成有连通至所述焊盘的第三过孔，所述第三过孔的侧壁以及所述焊盘远离所述第一衬底基板的表面形成有第二导电连接结构；
所述第二导电连接结构与所述第一导电连接结构同层设置。
在一些实施例中，所述像素电极的部分搭接在对应的所述第一极远离所述第一衬底基板的一侧表面。
在一些实施例中，所述有源层在所述第一衬底基板上的正投影覆盖所述第一极和所述第二极在所述第一衬底基板上的正投影。
在一些实施例中，所述隔垫物的密度为100个/mm2～500个/mm2。
在一些实施例中，所述第二衬底基板为柔性基板。
第二方面，本公开实施例还提供了一种如第一方面中所述液晶手写板的制备方法，其中，包括：
分别制备第一基板和第二基板；
将所述第一基板与所述第二基板进行对盒处理，所述第一基板和所述第二基板之间形成有双稳态液晶层；
其中，制备第二基板的步骤包括：
提供一第一衬底基板；
在所述第一衬底基板的一侧形成多个像素单元，所述像素单元包括：薄膜晶体管和与所述薄膜晶体管的第一极电连接的像素电极；
在所述薄膜晶体管和所述像素电极远离所述第一衬底基板的一侧形成钝化层，所述钝化层与所述薄膜晶体管相接触；
在所述钝化层远离所述第一衬底基板的一侧形成隔垫物，所述隔垫物与所述钝化层相接触。
在一些实施例中，在所述第一衬底基板的一侧形成多个像素单元的步骤包括：形成像素电极和形成栅极；
形成像素电极和形成栅极的步骤包括：
形成第一导电材料薄膜；
在所述第一导电材料薄膜远离所述第一衬底基板的一侧形成第二导电材料薄膜；
采用半色调掩膜图案化工艺对所述第一导电材料薄膜和所述第二导电材料薄膜进行图案化，以得到第一导电层的图形和第二导电层的图形，所述第一导电层包括所述像素电极和与所述像素电极同层设置的第一导电结构，所述第二导电层包括所述栅极和与所述栅极同层设置的第二导电结构，所述第一导电层在所述第一衬底基板上的正投影覆盖所述第二导电层在所述第一衬底基板上的正投影。
在一些实施例中，在所述第一衬底基板的一侧形成多个像素单元的步骤还包括：形成有源层和形成第一极、第二极；
形成有源层和形成第一极、第二极的步骤包括：
形成有源材料薄膜；
在所述有源材料薄膜远离所述第一衬底基板的一侧形成第三导电材料薄膜；
采用半色调掩膜图案化工艺对所述有源材料薄膜和所述第三导电材料薄膜进行图案化，以得到有源层的图形和第三导电层的图形，所述第三导电层包括所述第一极、所述第二极和与所述第一极、所述第二极同层设置的第三导电结构，所述有源层在所述第一衬底基板上的正投影覆盖所述第一极和所述第二极在所述第一衬底基板上的正投影。
在一些实施例中，所述像素电极与对应的所述第一极通过第一导电连接结构电连接，所述钝化层包括过孔；
在形成钝化层的步骤之后且在形成隔垫物的步骤之前，还包括：
形成第一导电连接结构，所述像素电极通过对应的第一导电连接结构与对应的所述第一极电连接，所述第一导电连接结构的至少部分位于所述钝化层的过孔中。
附图说明
图1为相关技术所涉及液晶手写板的部分区域的一种截面示意图；
图2为相关技术所涉及液晶手写板内第一基板的部分区域的一种截面示意图；
图3为本公开实施例所提供的一种液晶手写板的部分区域的一种截面示意图；
图4为本公开实施例所提供第一基板上位于显示区的部分区域的一种俯视示意图；
图5为图4中A-A'向的一种截面示意图；
图6为本公开实施中一个像素单元的一种电路结构示意图；
图7为本公开实施例所提供第一基板上位于显示区的部分区域的另一种俯视示意图；
图8A为图7中B-B'向的一种截面示意图；
图8B为图7中Q区域的一种局部放大示意图；
图9A和图9B为本公开实施例中第一基板上位于显示区的部分区域的另两种截面示意图；
图10A和图10B为本公开实施例中第一基板上位于显示区的部分区域的又两种截面示意图；
图11和图12为本公开实施例中第一基板上位于显示区的部分区域的再两种截面示意图；
图13A为本公开实施中第一基板的显示区和周边区的部分区域的一种截面示意图；
图13B为本公开实施中第一基板的显示区和周边区的部分区域的一种截面示意图；
图14为本公开实施例中第一基板上位于显示区的部分区域的再一 种截面示意图；
图15A和图15B为本公开实施例中第一基板上位于显示区的部分区域的再一种截面示意图；
图16为本公开实施例提供的液晶手写板的部分区域的一种截面示意图；
图17A为本公开实施例提供的液晶手写板的一种制备方法流程图；
图17B为本公开实施例中制备第一基板的一种制备方法流程图；
图18为本公开实施例中步骤S2的一种可选实现方法的流程图；
图19为本公开实施例中步骤S201的一种可选实现方法的流程图；
图20为本公开实施例中采用半色调掩膜图案化工艺制备栅极和像素电极的一种工艺流程示意图；
图21为本公开实施例中步骤S203的一种可选实现方法的流程图；
图22为本公开实施例中采用半色调掩膜图案化工艺制备有源层、第一极、第二极的一种工艺流程示意图；
图23为本公开实施例提供的第一基板的一种制备方法流程图。
具体实施方式
以下将参照附图更详细地描述本公开。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分并没有都按比例绘制。此外，在图中可能未示出某些公知的部分。
在下文中描述了本公开的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。
本公开中在A～B范围内或者是范围A～B的表述方式中，限定的范围包括A和B两个端点值。
另外，在本公开实施例中所涉及的各个晶体管可分别独立选自多晶 硅薄膜晶体管、非晶硅薄膜晶体管、氧化物薄膜晶体管以及有机薄膜晶体管中的一种。在本公开中涉及到的“第一极”具体是指晶体管的漏极，相应地“第二极”具体是指晶体管的漏极。当然，本领域的技术人员应该知晓的是，该“第一极”与“第二极”可进行互换。
此外，本公开实施例中某个结构的“横截面”是指在该结构在平行于第一衬底基板所处平面的截面。
图1为相关技术所涉及液晶手写板的部分区域的一种截面示意图，图2为相关技术所涉及液晶手写板内第一基板的部分区域的一种截面示意图，如图1和图2所示，相关技术所涉及的液晶手写板包括相对设置第一基板1000和第二基板2000，在第一基板1000和第二基板2000之间设置有液晶层18。
第一基板包括：第一衬底基板100和位于第一衬底基板100朝向第二基板2000一侧的多个像素单元，像素单元包括薄膜晶体管3和与薄膜晶体管3的第一极7相连的像素电极1。一般地，由于薄膜晶体管3的第一极7与第二极8之间的距离(即薄膜晶体管的沟道长度)比较小，为避免在使用过程中因导电异物与第一极7和第二极8同时接触而导致第一极7和第二极8之间短路，一般会在薄膜晶体管3的上方制备一层与薄膜晶体管3相接触的钝化层13，其中钝化层13可以填充第一极7与第二极8之间的间隙以及对第一极7和第二极8进行覆盖，这样在使用过程中通过钝化层13可以有效避免第一极7与第二极8之间发生短路。像素电极1位于钝化层13远离第一衬底基板100的一侧，像素电极1通过钝化层13上的过孔与对应薄膜晶体管3的第一极7相连。
第二基板2000包括：第二衬底基板200和位于第二衬底基板200朝向第一基板1000一侧的公共电极2。
液晶层18为双稳态液晶层。具体地，双稳态液晶层包括双稳态液晶材料。例如，双稳态液晶材料可以为具有有双稳态的胆甾相液晶 (Cholesteric Liquid Crystal，简称CLC)。
双稳态的胆甾相液晶具有平面织构态(Planar Texture，简称P态)、焦锥织构态(Focal Conic Texture，简称FC态)和垂直织构态(Hometropic Texture，简称H态)。P态和FC态是稳定态，无需电压保持，H态不稳定，持续加电状态下呈现；通过以不同方式向像素单元的像素电极1施加电压或者是向像素单元所在区域施加按压力，可对像素单元所在区域内液晶的状态进行控制。
液晶手写板具备书写功能，其实现原理如下：
在液晶手写板处于初始状态时，液晶呈现FC态，呈FC态的液晶的螺旋轴分布杂乱无章，液晶取向与第一衬底基板100所处平面大致平行，处于FC态的胆甾相液晶呈现多畴状态，每个畴内的螺旋结构仍存在，因此能够对入射光产生散射；即，在零电场的情况下像素单元内的液晶能够对入射光产生散射。在液晶手写板的背部设置有背景结构4(例如黑色PET膜)，此时入射光会在像素单元内发生散射并照射至背景结构4的表面，部分光线能够在背景结构4的表面发生反射，反射光再次通过像素单元并反生散射，即像素单元在初始状态时呈现背景色(例如，黑色)。当然，在一些情况中，也可以无需设置背景结构4，此时将从液晶手写板底部所透射过的光(例如，环境光)用作背景色。
在利用触控物对像素单元进行按压时，像素单元内的液晶呈现“P态”，处于P态的液晶具有周期性的螺旋结构，其螺旋轴基本与第一衬底基板100所处平面垂直。此时，处于P态的液晶能够选择性的对波长λ＝p1*n1的光线进行反射，其中p1为螺距，n1为液晶的等效折射率；即处于P态1液晶能够反射特定颜色(由液晶材料决定，例如可以为绿色)的光。此时像素单元呈现特定颜色，即呈现“笔迹”。
在需要对“笔迹”作擦除处理时，控制擦除区内像素单元所包含的薄膜晶体管开启并对薄膜晶体管发送初始化电压，以对擦除区内的像素 电极进行充电，像素电极1与公共电极2之间形成初始化电场，液晶在初始化电场的作用下重新呈现FC态，像素单元呈现背景色，擦除区内书写的笔迹可被擦除。
需要说明的是，一般地，为了实现方便局部擦除，每个像素单元通过薄膜晶体管独立控制，可以使得擦除单元做到更小。对液晶手写板进行擦除时，需要使擦除区内的薄膜晶体管开启，非擦除区内的薄膜晶体管关断，此时非擦除区内的笔迹不发生变化，由此可实现液晶手写板的局部擦除。
在实际应用中发现，由于液晶层18内可能会存在导电异物，在对液晶手写板进行按压时，由于像素电极1和公共电极2的尺寸均较大，因而极其容易出现导电异物与像素电极1和公共电极2均相接触从而导致像素电极1和公共电极2短路，进而导致相应位置的像素单元失效。为避免上述问题的出现，相关技术中在像素电极1远离衬底基板的一侧形成有绝缘保护层17(一般采用无机绝缘材料，例如氧化硅、氮化硅)，绝缘保护层17可对像素电极1进行覆盖，从而能够避免导电异物与像素电极1进行接触，进而能够避免像素电极1与公共电极2短路。然而，绝缘保护层17的设置，其一方面会导致第一基板的整体结构变复杂，另一方面会导致第一基板的制备工艺的增加。
为改善相关技术中存在的至少之一的技术问题，本公开实施例提供了一种新的液晶手写板及其制备方法。
图3为本公开实施例所提供的一种液晶手写板的部分区域的一种截面示意图，图4为本公开实施例所提供第一基板上位于显示区的部分区域的一种俯视示意图，图5为图4中A-A'向的一种截面示意图，图6为本公开实施中一个像素单元的一种电路结构示意图，如图3至图6所示，该液晶手写板包括：相对设置的第一基板1000、第二基板2000以及位于第一基板1000和第二基板2000之间的双稳态液晶层18。
第一基板包括：第一衬底基板100、多个像素单元、钝化层13和隔垫物15。
其中，第一衬底基板100可以为硬质基板，例如玻璃基板；第一衬底基板100也可以为柔性基板，例如树脂基板。第一衬底基板100包括：显示区和周边区。
在显示区内形成有多条栅线9和多条数据线10，多条栅线9和多条数据线10限定出多个像素单元，像素单元位于第一衬底基板100的一侧，像素单元包括：薄膜晶体管3和与薄膜晶体管3的第一极7电连接的像素电极1；一般地，栅线9与薄膜晶体管3的栅极5同层设置，数据线10与薄膜晶体管3的第一极7、第二极8同层设置。
在一些实施例中，栅线9的线宽为3um～10um；数据线10的线宽为3um～10um。
需要说明的是，本公开实施例中两个结构同层设置是指该两个结构可以基于同一材料薄膜采用同一图案化工艺进行同时制备，同层设置的两个结构与衬底基板之间的距离可能相等，也可能不相等。
另外，本公开实施例中的“图案化工艺”是指包括光刻胶涂覆、曝光、显影、薄膜刻蚀、光刻胶剥离等工艺。在所需图案化的材料薄膜为具有光刻胶性质的材料薄膜时，可仅通过曝光、显影步骤完成对材料薄膜的图案化。
钝化层13位于薄膜晶体管3远离第一衬底基板100的一侧且与薄膜晶体管3相接触；像素电极1位于第一衬底基板100与钝化层13之间。
在一些实施例中，像素电极1的材料可采用透明导电材料；可选地，透明导电材料包括金属氧化物，例如氧化铟锡。
在一些实施例中，隔垫物15位于钝化层13远离第一衬底基板100的一侧且与钝化层13相接触。可以理解的是，隔垫物15可以直接制备于钝化层13上，并对第二基板2000提供支撑。
在一些实施例中，钝化层13和双稳态液晶层18之间还可以包括隔离层，隔离层的材料例如可以为聚酰亚胺(PI)。其中，隔离层可以位于钝化层13和隔垫物15之间；或者，隔离层在隔垫物15制备于钝化层13之后再进行制备，例如，隔离层可以覆盖或者部分覆盖隔垫物15。在一些实施例中，隔离层还可以位于第二基板2000上，例如隔离层位于第二衬底基板200与双稳态液晶层18之间。隔离层可以起到进一步绝缘的作用，更好地防止异物造成的短路，提升产品信赖性。
在一些实施例中，隔垫物15可以在第二基板2000上制备，并且与第一基板1000接触提供支撑；隔垫物15可以与钝化层13相接触。当隔离层位于钝化层13与双稳态液晶层18之间时，隔垫物15可以与隔离层相接触。
其中，隔垫物15在平行于第一衬底基板100所处平面的截面形状为圆形、方形、或多边形(例如，正八边形)。在一些实施例中，隔垫物15上与钝化层13相接触的一一端的横截面面积在100um 2～225um 2的范围内。
在本公开实施例中，由于像素单元的尺寸较大，为保证支撑信赖度，需要将部分隔垫物15置于像素电极1所在区域；此时，为避免隔垫物15对液晶层中光线造成遮挡，可使用透明树脂材料来制备隔垫物15。
在隔垫物的尺寸一定的情况下，隔垫物的密度会对笔迹的粗细产生影响；其中，隔垫物的密度越大，书写件越难下压，笔迹越细；相应地，隔垫物的密度越小，书写件越易下压，笔迹越粗。基于笔迹粗细的考虑，在一些实施例中，隔垫物的密度为100个/mm 2～500个/mm 2，可实现笔迹粗细在1mm～5mm范围内；经验证，在隔垫物的密度为324个/mm 2时，笔迹粗细约为3mm。
与相关技术中将像素电极1制备于钝化层13远离第一衬底基板100一侧的方案相比，在本公开实施例中将像素电极1设置于第一衬底基板 100与钝化层13之间，此时在像素电极1远离第一衬底基板100的一侧至少存在钝化层13，该钝化层13可以对像素电极1进行有效覆盖以起到相关技术中绝缘保护层的作用。通过上述设计，使得本公开实施例所提供的第一基板中无需再单独设置“绝缘保护层”，因此相较于相关技术中的第一基板，本公开实施例中第一基板的结构更为简单，相应地本公开实施例所提供的液晶手写板的结构更为简单；由于结构上省去了“绝缘保护层”，因此在制备第一基板的过程中，无需再进行绝缘层保护层的制备工艺步骤，可简化第一基板的制备工序，相应地可简化液晶手写板的整体制备工序。
在一些实施例中，在第一基板1000上，钝化层13的数量有且只有一层，有利于简化工艺。
在一些实施例中，薄膜晶体管3包括：栅极5、有源层6、第一极7和第二极8，第一极7和第二极8位于有源层6远离第一衬底基板100的一侧；钝化层13与第一极7和/或第二极8相接触。
在一些实施例中，有源层6中的沟道宽长比范围为40：5～80：5。在一些实施例中，沟道长度约为5um，沟道宽度在40um～80um。
需要说明的是，本公开实施例中的薄膜晶体管3不仅可以为图中所示的底栅型薄膜晶体，还可以为例如顶栅型或其他任意类型的薄膜晶体管。另外，像素单元中不仅可以包括上述一个薄膜晶体管，还可以包括其他结构，例如除图6中薄膜晶体管之外的其他晶体管或者是电容结构。本公开的技术方案对于像素单元的具体结构、薄膜晶体管的具体结构均不作限定。
在一些实施例中，像素电极1与对应的第一极7不直接接触，而是像素电极1通过对应的第一导电连接结构12与对应的第一极7电连接，钝化层13包括过孔，第一导电连接结构12的至少部分位于钝化层13的过孔中。在一些实施例中，第一导电连接结构12在第一衬底基板100 上的正投影面积，小于第一导电连接结构12所连接的像素电极1在第一衬底基板100上的正投影面积。
可选地，一个第一导电连接结构12在第一衬底基板100上的正投影面积与所连接的一个像素电极1在第一衬底基板100上的正投影面积的比小于1：100。优选地，一个第一导电连接结构12在第一衬底基板100上的正投影面积与所连接的一个像素电极1在第一衬底基板100上的正投影面积的比小于0.3：100。作为一个示例，一个像素电极1在第一衬底基板100上的正投影面积约为500um*500um～4000um*4000um，一个第一导电连接结构12在第一衬底基板100上的正投影面积约为5um*5um～50um*50um。
需要说明的是，虽然采用第一导电连接结构12将像素电极1与对应的第一极7进行电连接的方式，会使得对盒后第一导电连接结构12直接与液晶层中的液晶进行接触，但是由于第一导电连接结构12的面积极小(小于像素电极1的面积的百分之一)，因此出现导电异物与第一导电连接结构12和公共电极均相接触的概率极小，即像素电极1与公共电极之间短路的概率极小。
继续参见图5所示，钝化层13上形成有第一过孔14a，第一过孔14a由钝化层13远离第一衬底基板100一侧的表面连通至第一极7和第一极7所对应的像素电极1；第一导电连接结构12的至少部分位于第一过孔14a内，且第一导电连接结构12与第一极7和第一极7所对应的像素电极1分别相接触。
此外，在设计第一过孔14a的位置时，还需要兼顾第一导电连接结构12与第一极7和像素电极1之间的接触面积。可选地，第一导电连接结构12与第一极7具有第一接触面积，第一导电连接结构12与像素电极1具有第二接触面积，第一接触面积与第二接触面积相等或近似相等。
上述第一过孔14a可以为圆形过孔、方形过孔、多边形过孔等，对 于第一过孔14a的具体形状，本公开不作限定。
在一些实施例中，第一导电连接结构12在第一衬底基板100的正投影与所处第一过孔14a在第一衬底基板100上的正投影重叠。也就是说，第一导电连接结构12全部位于对应的第一过孔14a内，在钝化层13远离第一衬底基板100的一侧不存在第一导电连接结构12；通过该设计，可使得第一导电连接结构12的尺寸尽可能的小，有利于降低第一导电连接结构12与导电异物相接触概率。
图7为本公开实施例所提供第一基板上位于显示区的部分区域的另一种俯视示意图，图8A为图7中B-B'向的一种截面示意图，图8B为图7中Q区域的一种局部放大示意图，如图7至图8B所示，在一些实施例中，钝化层13上形成有第二过孔组，第二过孔组包括至少两个第二过孔14b，第二过孔组中的至少一个第二过孔14b由钝化层13远离第一衬底基板100一侧的表面连通至第一极7，第二过孔组中的至少一个第二过孔14b由钝化层13远离第一衬底基板100一侧的表面连通至第一极7所对应的像素电极1；第一导电连接结构12与第二过孔组一一对应，第一导电连接结构12包括：至少两个第一导电连接子结构和第二导电连接子结构，第一导电连接子结构与所对应第二过孔组内第二过孔14b一一对应，第一导电连接子结构位于对应的第二过孔14b内且与第一极7或像素电极1相接触；第二导电连接子结构位于钝化层13远离第一衬底基板100的一侧，第二导电连接子结构与第一导电连接子结构相连。
在图4和图5中所示开设第一过孔14a的方案中，第一过孔14a需要设置在第一极7的边缘区域，以保证第一过孔14a既可以连通至第一极7也可以连通至像素电极1。相较于图4和图5中开设第一过孔14a的方案，在图7和图8中开设第二过孔组的方案其所设置的第二过孔14b的位置更为灵活，但是由于在第一钝化层13的上方必须设置第二导电连接子结构，故在一个第二过孔组中全部第二过孔14b的横截面积等于图 4和图5中一个第一过孔14a的横截面积，且图4和图5中第一导电连接结构12全部位于第一过孔14a内时，图7和图8中第一导电连接结构12的横截面积要大于图4和图5中第一导电连接结构12的横截面积。
另外，由于第一过孔14a既要连通第一极7也要连通像素电极1，而第二过孔14b仅需连通第一极7或像素电极1，故第二过孔14b的横截面积要小于第一过孔14a的横截面积，由于第二过孔14b的尺寸相对较小，故在制备第一导电连接结构12时，第一导电连接结构12可以有效对第二过孔14b进行填充，第二过孔14b所在区域处的液晶盒厚与不存在第二过孔14b所在区域处的标准盒厚基本相同。也就是说，存在第二过孔14b的区域与不存在第二过孔14b的区域的出光亮度基本一致。故，相较于图4和图5中像素单元，图7和图8中像素单元所处区域内出光亮度均一性会更佳。
在实际应用中，第一导电连接结构与像素电极1或第一极7的接触面积越小，所需要的第一过孔14a/第二过孔14b的尺寸越小，而位于第一过孔14a/第二过孔14b内的部分的电阻越大，在单个像素充电擦除时平均电流(一般在37mA左右)一定的情况下，第一导电连接结构位于第一过孔14a/第二过孔14b内的部分的功耗越大；第一导电连接结构与像素电极1或第一极7的接触面积越大，所需要的第一过孔14a/第二过孔14b的尺寸越大，此时也会导致第一导电连接结构自身的尺寸越大，导电异物与第一导电连接结构12相接触的概率增大；另外，由于在第一过孔14a/第二过孔14b所在区域处液晶盒厚(Gap)大于不存在第一过孔14a/第二过孔14b所在区域处的液晶盒厚，以不存在第一过孔14a/第二过孔14b所在区域处的液晶盒厚作为标准盒厚，则第一过孔14a/第二过孔14b所在区域处的液晶盒厚为异常盒厚，标准盒厚区域与异常盒厚区域所反射光的亮暗程度不同，此时第一过孔14a/第二过孔14b的尺寸越大，则异常盒厚区域越大，液晶盒厚均一性越差，像素单元所处区域内 出光亮度均一性越差。
基于上述多方面因素的考虑，在一些实施例中，第一导电连接结构12的材料包括透明导电材料，透明导电材料包括金属氧化物(例如，氧化铟锡)，第一导电连接结构12与所连接的第一极7之间的接触面面积之和在100um 2～400um2的范围内；所述第一导电连接结构12与所连接的像素电极1之间的接触面面积之和在100um 2～400um 2的范围内。
作为一个示例，在第一导电连接结构12的材料采用透明导电的金属氧化物材料时，图4和图5所示方案中一个像素单元中对应一个第一过孔14a，该第一过孔14a的横截面积在200um 2～800um 2，其中底部连通至第一极7的部分的横截面面积在100um 2～400um 2，连通至像素电极1的部分的横截面面积在100um 2～400um 2。
作为一个示例，在第一导电连接结构12的材料采用透明导电的金属氧化物材料时，图7和图8所示方案中一个像素单元中对应8个第二过孔14b，其中4个第二过孔14b连通至像素电极1，另外4个第一过孔14b连通至第一极7。其中，各第一过孔的底部的横截面面积在25um 2～100um 2。
在另一些实施例中，第一导电连接结构12的材料包括金属材料(例如，铝、钼)，其中，由于金属的导电性能要优于金属氧化物的导电性能，故第一导电连接结构12与第一极7和像素电极的接触面积可以相对小一些。其中，第一导电连接结构12与所连接的第一极7之间的接触面面积之和在0.25um 2～2.25um 2的范围内；第一导电连接结构12与所连接的像素电极1之间的接触面面积之和在0.25um 2～2.25um 2的范围内。
由于金属材料的透光性要劣于透明导电材料，故采用金属材料制备第一导电连接结构时，第一导电连接结构会对射向背景结构的光产生一定的遮挡，影响像素单元在呈现背景色时的显示效果。
需要说明的是，图4中仅示例性画出了一个像素单元对应一个第一 过孔14a；图7中示例性画出了一个像素单元对应第二过孔14b，且其中4个第二过孔14b连通至第一极7，另外4个第二过孔14b连通至像素电极1的情况；上述情况仅起到示例性作用，其不会对本公开的技术方案产生限制。
作为一个方面，在实际产线中，由于钝化层13刻蚀工艺过程中工艺波动的存在(第二过孔14b的实际位置会偏移设计位置)，以及第一导电连接结构12制备工艺过程中第一导电连接结构12与钝化层13之间对位误差的存在，会出现第一导电连接结构12无法完全覆盖到某一个或几个第二过孔14b的情况，即出现产品不良。
为有效改善上述技术问题，在一些实施例中，对于第二过孔组内的任意一个第二过孔14b，第二过孔14b在第一衬底基板100上具有第一正投影，第二过孔14b所对应的第一导电连接结构12在第一衬底基板100上具有第二正投影。在设计阶段时，第一正投影位于第二正投影所覆盖区域内，第一正投影的边缘上任意一点到第二正投影边缘上任意一点的距离均大于或等于2.5um。在实际生产制备过程中，通过上述设计，可使得在出现钝化层13刻蚀工艺波动以及第一导电连接结构12与钝化层13之间出现对位误差的情况下，第一导电连接结构12仍能够对所有的的第二过孔14b进行完全覆盖。通过验证，在设计阶段将第一正投影的边缘上任意一点到第二正投影边缘上任意一点的距离设计为大于或等于2.5um时，在实际制备出的产品中，第一正投影的边缘上任意一点到第二正投影边缘上任意一点的距离L1均大于或等于1um，即第一正投影的边缘与第二正投影边缘之间仍具有一定的间距，可以应对更大的钝化层刻蚀工艺波动和更大的对位误差，有利于提升产线的良品率。
作为另一个方面，在实际产线中，由于钝化层13刻蚀工艺过程中工艺波动的存在，以及钝化层13与第一极7之间对位误差的存在，会出现需要连通至第一极7的一个或几个第二过孔14b不再位于第一极7所处 区域内，从而会导致后续所形成的第一导电连接结构12与第一极7之间连接异常的情况，即出现产品不良。
为有效改善上述技术问题，在一些实施例中，对于第二过孔组内连通至第一极7的任意一个第二过孔14b，第二过孔14b在第一衬底基板100上具有第三正投影，第二过孔14b所对应的第一极7在第一衬底基板100上具有第四正投影；在设计阶段时，第三正投影位于第四正投影所覆盖区域内，第三正投影的边缘上任意一点到第四正投影边缘上任意一点的距离均大于或等于2.5um。在实际生产制备过程中，通过上述设计，可使得在出现钝化层13刻蚀工艺波动以及钝化层13与第一极7之间出现对位误差的情况下，需要连通至第一极7的所有第二过孔14b均位于第一极7所处区域内，进而能够保证后续所形成的第一导电连接结构12与第一极7之间连接信赖度。通过验证，在设计阶段将第三正投影的边缘上任意一点到第四正投影边缘上任意一点的距离均大于或等于2.5um时，在实际制备出的产品中，第三正投影的边缘上任意一点到第四正投影边缘上任意一点的距离L2均大于或等于1um，即第三正投影的边缘与第四正投影的边缘之间仍具有一定的间距，可以应对更大的钝化层刻蚀工艺波动和更大的对位误差，有利于提升产线的良品率。
作为又一个方面，在实际产线中，由于钝化层13刻蚀工艺过程中工艺波动的存在，以及钝化层13与像素电极1之间对位误差的存在，会出现需要连通至像素电极1的一个或几个第二过孔14b不再位于像素电极1所处区域内，从而会导致后续所形成的第一导电连接结构12与像素电极1之间连接异常的情况，即出现产品不良。
为有效改善上述技术问题，在一些实施例中，对于第二过孔组内连通至像素电极1的任意一个第二过孔14b，第二过孔14b在第一衬底基板100上具有第五正投影，第二过孔14b所对应的像素电极1在第一衬底基板100上具有第六正投影；在设计阶段时，第五正投影位于第六正 投影所覆盖区域内，第五正投影的边缘上任意一点到第六正投影边缘上任意一点的距离均大于或等于2.5um。在实际生产制备过程中，通过上述设计，可使得在出现钝化层13刻蚀工艺波动以及钝化层13与像素电极1之间出现对位误差的情况下，需要连通至像素电极1的所有第二过孔14b均位于像素电极1所处区域内，进而能够保证后续所形成的第一导电连接结构12与像素电极1之间连接信赖度。通过验证，在设计阶段将第五正投影的边缘上任意一点到第六正投影边缘上任意一点的距离均大于或等于2.5um时，在实际制备出的产品中，第五正投影的边缘上任意一点到第六正投影边缘上任意一点的距离L3均大于或等于1um，即第五正投影的边缘与第六正投影的边缘之间仍具有一定的间距，可以应对更大的钝化层刻蚀工艺波动和更大的对位误差，有利于提升产线的良品率。
在一些实施例中，第一导电连接结构12的材料包括透明导电材料。其中，透明导电材料可以采用金属氧化物材料，例如氧化铟锡。
参见图5和图8A所示，在一些实施例中，栅极5位于有源层6靠近第一衬底基板100的一侧，栅极5与有源层6之间形成有栅绝缘层16，像素电极1位于栅绝缘层16与第一衬底基板100之间。
在一些实施例中，在第一基板1000上，栅绝缘层16的数量有且只有一层。
进一步地，在图5和图8A所示方案中，像素电极1位于栅极5靠近第一衬底基板100的一侧。
在一些实施例中，第一基板包括第一导电层1a和第二导电层，第二导电层位于第一导电层1a远离第一衬底基板100的一侧；第一导电层1a包括像素电极1和与像素电极1同层设置的第一导电结构(例如位于栅线9正下方的部分、位于栅极5正下方的部分)；第二导电层包括栅极5和与栅极5同层设置的第二导电结构(例如，栅线9)；第一导电 层1a在第一衬底基板100上的正投影覆盖第二导电层在第一衬底基板100上的正投影。
在本公开实施例中，在将像素电极1设置于栅极5靠近第一衬底基板100的一侧时，可使得像素电极1与栅极5能够基于半色调掩膜(Half Tone Mask，简称HTM)图案化工艺得以通过一次MASK工艺进行制备，有利于减少第一基板制备工序过程中MASK工艺的次数，有利于降低生产成本。对于采用半色调掩膜图案化工艺来制备像素电极1和栅极5的过程，可参见后面内容。
图9A和图9B为本公开实施例中第一基板上位于显示区的部分区域的另两种截面示意图，如图9A和图9B所示，与图5和图8A中所示像素电极1位于栅极5靠近第一衬底基板100的一侧的情况所不同，在图9A和图9B所示方案中，像素电极1和栅极5均与第一衬底基板100接触；像素电极和栅极采用不同材料进行制备，例如像素电极采用透明导电材料(例如，金属氧化物)、栅极采用金属材料。此时，像素电极1和栅极5需要采用不同图案化工艺(需要使用不同的MASK)得以分别进行制备。
图10A和图10B为本公开实施例中第一基板上位于显示区的部分区域的又两种截面示意图，如图10A和图10B所示，在一些实施例中，像素电极和栅极同层设置，也就是说，像素电极和栅极是基于同一材料薄膜(例如，金属材料薄膜)进行制备。此时，可基于现有的栅极制备工序以同时制备出像素电极，有利于减少MASK工艺次数。
需要说明的是，当像素电极采用金属材料制备时，可将像素电极复用作背景结构，以对光线进行反射，故无需再额外增设背景结构。
图11和图12为本公开实施例中第一基板上位于显示区的部分区域的再两种截面示意图，如图11和图12所示，与图5、图8A～图10B中所示像素电极1位于栅绝缘层16与第一衬底基板100之间的情况不同， 在图11和图12所示方案中，像素电极1位于栅绝缘层16与钝化层13之间。
图13A为本公开实施中第一基板的显示区和周边区的部分区域的一种截面示意图，如图13A所示，在一些实施例中，第一基板还包括多个焊盘21，焊盘21位于周边区，焊盘21与薄膜晶体管3的栅极5同层设置，钝化层13上形成有由钝化层13远离第一衬底基板100的一侧表面连通至焊盘21的第三过孔14c。柔性电路板(Flexible Printed Circuit，简称FPC)上的金属指针可通过第三过孔14c与焊盘21进行键合(Bonding)。
需要说明的是，当像素电极1与栅极5采用半色调掩膜图案化工艺进行制备时，由于焊盘21与栅极5同层设置，故在焊盘21的下方也存在与像素电极同层设置的部分。
在实际应用中发现，FPC上的金属指针只能通过下表面来与位于第三过孔14c底部的焊盘21进行接触，接触面积相对较小，Bonding信赖度不高。
图13B为本公开实施中第一基板的显示区和周边区的部分区域的一种截面示意图，如图13B所示，为有效改善上述技术问题，在本公开实施例中，在第三过孔14c的侧壁以及焊盘21远离第一衬底基板100的表面形成有第二导电连接结构22，此时第二导电连接结构22能够与下方的焊盘21紧密相连。在将FPC上的金属指针与第一基板进行Bonding工艺时，金属指针不仅可以与位于第三过孔14c底部的第二导电连接结构22相接触，还可以与位于第三过孔14c侧壁的第二导电连接结构22相接触，使得金属指针的接触面积增大，Bonding信赖度得到有效提升。
在一些实施例中，在第一基板1000上存在第一导电连接结构12时，第二导电连接结构22与第一导电连接结构12同层设置，此时第一导电连接结构12和第二导电连接结构可以基于同一构图工艺进行同时制备， 有利于减少制备工艺步骤。
需要说明的是，图13A和图13B中仅示例性画出了显示区内的像素单元采用图8A中所示，该情况仅起到示例性作用；在本公开实施例中，图13A和图13B中显示区内的像素单元还可以采用其他方案，本公开对此不作限定。
图14为本公开实施例中第一基板上位于显示区的部分区域的再一种截面示意图，如图14所示，与前面实施例中像素电极1与对应的第一极7不接触，像素电极1通过第一导电连接结构12与对应的第一极7电连接的情况不同，在图14所示方案中，像素电极1与对应的第一极7直接相接触。
在一些实施例中，像素电极1的部分搭接在对应的第一极7远离第一衬底基板100的一侧表面。
继续参见图5、图8A～图14所示，在一些实施例中，有源层6在第一衬底基板100上的正投影覆盖第一极7和第二极8在第一衬底基板100上的正投影。通过该设计，可使得有源层6、第一极7、第二极8可以基于半色调掩膜图案化工艺得以通过一次MASK工艺进行制备，有利于减少第一基板制备工序过程中MASK工艺的次数，有利于降低生产成本。对于采用半色调掩膜图案化工艺来制备有源层6、第一极7、第二极8的过程，可参见后面内容。
在图14所示方案中，为减少MASK工艺的次数，而采用半色调掩膜图案化工艺来制备有源层6、第一极7、第二极8会使得第一极7和第二极8朝向第一衬底基板100的一侧表面始终是与有源层6相接触，故无法将像素电极1设置为与第一极7朝向第一衬底基板100的一侧表面相接触。
图15A和图15B为本公开实施例中第一基板上位于显示区的部分区域的再一种截面示意图，如图15A和图15B所示，在不考虑减少MASK 工艺的次数的情况下，有源层6和第一极7可以采用不同的MASK工艺进行制备，此时可实现将像素电极1与第一极7朝向第一衬底基板100的一侧表面相接触，即第一极7的部分搭接在像素电极1远离第一衬底基板100的一侧表面(图15A中所示)；或者，第一极7通过栅绝缘层16上的过孔与像素电极1远离第一衬底基板100的一侧表面相接触(图15B中所示)。
图16为本公开实施例提供的液晶手写板的部分区域的一种截面示意图，如图16所示，该液晶手写板包括第一基板和与第一基板相对设置的第二基板，第一基板与第二基板之间设置有液晶层。其中，第一基板可采用前面实施例中所涉及的第一基板，对于该第一基板的具体描述，可参见前面实施例中的内容，此处不再赘述。
其中，第二基板包括第二衬底基板200和位于第二衬底基板200朝向第一基板一侧的公共电极2。
在一些实施例中，第二衬底基板200为柔性基板。因此施加外部压力时更容易使力传到至双稳态液晶层，有利于提高液晶手写板的书写效果。具体地，第二衬底基板200的材料包括PET，例如为PET膜。
在一些实施例中，在第一基板1000远离第二基板2000的一侧或者是在第二基板远离第一基板的一侧设置有背景结构4。
可选地，背景结构4包括具有预设背景色的背景膜51(例如黑色PET膜)，以使得液晶手写板在初始状态是呈现预设背景色。
在一些实施例中，当背景膜51为半透膜时，在背景膜51远离第一基板的一侧设置有反射膜52(例如，银膜)。其中，反射膜52可以对透射过背景膜51的光线进行反射，反射光中的部分可以透射过背景膜51后再次通过像素单元进行散射，使得背景亮度进一步提升。
基于同一发明构思，本公开实施例还提供了一种液晶手写板的制备方法，该制备方法可用于制备前面实施例中所提供的液晶手写板。
图17A为本公开实施例提供的液晶手写板的一种制备方法流程图，图17B为本公开实施例中制备第一基板的一种制备方法流程图，如图17A和图17B所示，该液晶手写板的制备方法包括：
Sa、分别制备第一基板和第二基板。
Sb、将第一基板与第二基板进行对盒处理，第一基板和第二基板之间形成有双稳态液晶层。
参见图17B所示，步骤Sa包括：
步骤S1、提供一第一衬底基板。
步骤S2、在第一衬底基板的一侧形成多个像素单元，像素单元包括：薄膜晶体管和与薄膜晶体管的第一极电连接的像素电极。
步骤S3、在薄膜晶体管和像素电极远离第一衬底基板的一侧形成钝化层，钝化层与薄膜晶体管相接触。
步骤S4、在钝化层远离第一衬底基板的一侧形成隔垫物，隔垫物与钝化层相接触。
在本公开实施例中将像素电极设置于第一衬底基板与钝化层之间，此时在像素电极远离第一衬底基板的一侧至少存在钝化层，该钝化层可以对像素电极进行有效覆盖以起到相关技术中绝缘保护层的作用。通过上述设计，使得本公开实施例所提供的第一基板中无需再单独设置“绝缘保护层”，因此相较于相关技术中的第一基板，本公开实施例中的第一基板的结构更为简单；由于省去了“绝缘保护层”，因此在制备第一基板的过程中，无需再进行绝缘层保护层的制备工艺步骤，可简化第一基板的制备工序，相应地可简化液晶手写板的整体制备工序。
图18为本公开实施例中步骤S2的一种可选实现方法的流程图，如图18所示，在一些实施例中，步骤S2包括：
步骤S201、形成像素电极和形成栅极。
步骤S202、在栅极远离第一衬底基板的一侧形成栅绝缘层。
步骤S202、形成有源层和形成第一极、第二极。
图19为本公开实施例中步骤S201的一种可选实现方法的流程图，如图19所示，在一些实施例中，步骤S201包括：
步骤S2011、形成第一导电材料薄膜。
其中，可通过沉积工艺在第一衬底基板的一侧形成第一导电材料薄膜。可选地，第一导电材料包括透明导电材料，例如氧化铟锡。
步骤S2012、在第一导电材料薄膜远离第一衬底基板的一侧形成第二导电材料薄膜。
其中，可通过沉积工艺在第一导电材料薄膜远离第一衬底基板的一侧形成第二导电材料薄膜。可选地，第二导电材料包括金属材料或合金，例如铝、钼。
步骤S2013、采用半色调掩膜图案化工艺对第一导电材料薄膜和第二导电材料薄膜进行图案化，以得到第一导电层的图形和第二导电层的图形。
图20为本公开实施例中采用半色调掩膜图案化工艺制备栅极和像素电极的一种工艺流程示意图，如图20所示，首先，在第二导电材料薄膜32远离第一衬底基板的一侧涂覆第一光刻胶33；然后，采用半色调掩膜板对第一光刻胶33进行曝光处理；接着，采用显影液对第一光刻胶33进行显影处理，此时第一光刻胶33位于后续待形成第二导电层的图形的区域的部分被完全保留，第一光刻胶33位于后续待形成像素电极的图形的部分被部分保留(厚度减薄)，位于其他区域的第一光刻胶33被完全去除；再接着，对第二导电材料薄膜32和第一导电材料薄膜31分别进行刻蚀，得到第一导电层的图形和第二导电层的半成品图形；然后，对第一光刻胶33进行灰化处理，使得后续待形成第二导电层的图形的区域的部分被部分保留(厚度减薄)，第一光刻胶33位于后续待形成像素电极的图形的部分被部分被完全去除；再然后，对第二导电层的半 成品图形作进一步刻蚀处理，以使得覆盖于像素电极表面的第二导电材料被去除，得到第二导电层的最终图形；最后，将剩余的第一光刻胶33进行剥离处理。
其中，第一导电层的图形包括像素电极1和与像素电极1同层设置的第一导电结构(例如位于栅线正下方的部分、位于栅极正下方的部分)，第二导电层的图形包括栅极5和与栅极5同层设置的第二导电结构(例如，栅线、焊盘)，第一导电层在第一衬底基板上的正投影覆盖第二导电层在第一衬底基板上的正投影。
图21为本公开实施例中步骤S203的一种可选实现方法的流程图，如图21所示，在一些实施例中，在一些实施例中，步骤S203包括：
步骤S2031、形成有源材料薄膜。
其中，可通过沉积工艺在栅绝缘层远离衬底基板的一侧形成由有源材料薄膜。可选地，有源材料包括非晶硅、多晶硅或金属氧化物等半导体材料。
步骤S2032、在有源材料薄膜远离第一衬底基板的一侧形成第三导电材料薄膜。
其中，可通过沉积工艺在有源材料薄膜远离第一衬底基板的一侧形成第三导电材料薄膜。可选地，第三导电材料包括金属材料或合金，例如铝、钼。
步骤S2033、采用半色调掩膜图案化工艺对有源材料薄膜和第三导电材料薄膜进行图案化，以得到有源层的图形和第三导电层的图形。
图22为本公开实施例中采用半色调掩膜图案化工艺制备有源层、第一极、第二极的一种工艺流程示意图，如图22所示，首先，在第三导电材料薄膜42远离第一衬底基板的一侧涂覆第二光刻胶43；然后，采用半色调掩膜板对第二光刻胶43进行曝光处理；接着，采用显影液对第二光刻胶43进行显影处理，此时第二光刻胶43位于后续待形成第三导电 层的图形的区域的部分被完全保留，第二光刻胶43位于后续待形成有源层的沟道区域的部分被部分保留(厚度减薄)，位于其他区域的第二光刻胶43被完全去除；再接着，对第三导电材料薄膜42和有源材料薄膜41分别进行刻蚀，得到有源层6的图形和第三导电层的半成品图形；然后，对第二光刻胶43进行灰化处理，使得后续待形成第三导电层的图形的区域的部分被部分保留(厚度减薄)，第二光刻胶43位于有源层的沟道区域的部分被部分被完全去除；再然后，对第三导电层的半成品图形作进一步刻蚀处理，以使得覆盖于像素电极表面的第二导电材料被去除，得到第二导电层的最终图形。最后，将剩余的第二光刻胶43进行剥离处理。
其中，第三导电层包括第一极7、第二极8和与第一极7、第二极8同层设置的第三导电结构(例如数据线)，有源层6在第一衬底基板100上的正投影覆盖第一极6和第二极7在第一衬底基板100上的正投影。
图23为本公开实施例提供的第一基板的一种制备方法流程图，如图23所示，当第一基板中包括有第一导电连接结构时，在步骤S3中会有连通至第一极和/或第二极的过孔(例如前面实施例中所描述的第一过孔或第二过孔)，在步骤S3和步骤S4之间还包括步骤S4a，下面仅对步骤S4a作详细描述。
步骤S4a、形成第一导电连接结构，像素电极通过对应的第一导电连接结构与对应的第一极电连接，第一导电连接结构的至少部分位于钝化层的过孔中。
当然，当第一基板的周边区设置有第二导电连接结构时，在步骤S4a中还会同步形成第二导电连接结构。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用 的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (24)

  1. 一种液晶手写板，包括：第一基板和第二基板，以及位于所述第一基板和第二基板之间的双稳态液晶层，所述第一基板包括；
    第一衬底基板；
    位于所述第一衬底基板靠近所述第二基板一侧的多个像素单元，所述像素单元包括：薄膜晶体管和与所述薄膜晶体管的第一极电连接的像素电极；
    钝化层，位于所述薄膜晶体管远离所述第一衬底基板的一侧且与所述薄膜晶体管相接触，所述像素电极位于所述第一衬底基板与所述钝化层之间；
    隔垫物，位于所述钝化层远离所述第一衬底基板的一侧且与所述钝化层相接触。
  2. 根据权利要求1所述的液晶手写板，其中，所述薄膜晶体管包括：栅极、有源层、所述第一极和第二极，所述第一极和所述第二极位于所述有源层远离所述第一衬底基板的一侧；
    所述钝化层与所述第一极和/或所述第二极相接触。
  3. 根据权利要求2所述的液晶手写板，其中，所述栅极位于所述有源层靠近所述第一衬底基板的一侧，所述栅极与所述有源层之间形成有栅绝缘层；
    所述像素电极位于所述栅绝缘层与所述钝化层之间，或者所述像素电极位于所述栅绝缘层与所述第一衬底基板之间。
  4. 根据权利要求3所述的液晶手写板，其中，所述像素电极位于所 述栅极靠近所述第一衬底基板的一侧。
  5. 根据权利要求4所述的液晶手写板，其中，所述阵列基板包括第一导电层和第二导电层，所述第二导电层位于所述第一导电层远离所述第一衬底基板的一侧；
    所述第一导电层包括所述像素电极和与所述像素电极同层设置的第一导电结构；
    所述第二导电层包括所述栅极和与所述栅极同层设置的第二导电结构；
    所述第一导电层在所述第一衬底基板上的正投影覆盖所述第二导电层在所述第一衬底基板上的正投影。
  6. 根据权利要求2或3所述的液晶手写板，其中，所述像素电极与所述栅极同层设置。
  7. 根据权利要求2至6中任一所述的液晶手写板，其中，所述像素电极与对应的所述第一极通过第一导电连接结构电连接；
    所述钝化层包括过孔，所述第一导电连接结构的至少部分位于所述钝化层的过孔中；
    所述第一导电连接结构在所述衬底基板上的正投影面积，小于所述第一导电连接结构所连接的像素电极在所述衬底基板上的正投影面积。
  8. 根据权利要求7所述的液晶手写板，其中，所述钝化层形成有第一过孔，所述第一过孔由所述钝化层远离所述第一衬底基板一侧的表面连通至所述第一极以及所述第一极所对应的像素电极；
    所述第一导电连接结构的至少部分位于所述第一过孔内，且所述第 一导电连接结构与所述第一极和所述第一极所对应的像素电极分别相接触。
  9. 根据权利要求8所述的液晶手写板，其中，所述第一导电连接结构在所述第一衬底基板的正投影与所处所述第一过孔在所述第一衬底基板上的正投影重叠。
  10. 根据权利要求7所述的液晶手写板，其中，所述钝化层形成有第二过孔组，所述第二过孔组包括至少两个第二过孔，所述第二过孔组中的至少一个所述第二过孔由所述钝化层远离所述第一衬底基板一侧的表面连通至所述第一极，所述第二过孔组中的至少一个所述第二过孔由所述钝化层远离所述第一衬底基板一侧的表面连通至所述第一极所对应的像素电极；
    所述第一导电连接结构与所述第二过孔组一一对应，所述第一导电连接结构包括：至少两个第一导电连接子结构和第二导电连接子结构；
    所述第一导电连接子结构与所对应所述第二过孔组内所述第二过孔一一对应，所述第一导电连接子结构位于对应的所述第二过孔内且与所述第一极或所述像素电极相接触；
    所述第二导电连接子结构位于所述钝化层远离所述第一衬底基板的一侧，所述第二导电连接子结构与所述第一导电连接子结构相连，以使所述第一极与所述像素电极电连接。
  11. 根据权利要求10所述的液晶手写板，其中，对于所述第二过孔组内的任意一个所述第二过孔，所述第二过孔在所述第一衬底基板上具有第一正投影，所述第二过孔所对应的第一导电连接结构在所述第一衬底基板上具有第二正投影；
    所述第一正投影位于所述第二正投影所覆盖区域内，所述第一正投影的边缘上任意一点到所述第二正投影边缘上任意一点的距离均大于或等于1um。
  12. 根据权利要求10或11所述的液晶手写板，其中，对于所述第二过孔组内由所述钝化层远离所述第一衬底基板一侧的表面连通至所述第一极的任意一个所述第二过孔，所述第二过孔在所述第一衬底基板上具有第三正投影，所述第二过孔所对应的第一极在所述第一衬底基板上具有第四正投影；
    所述第三正投影位于所述第四正投影所覆盖区域内，所述第三正投影的边缘上任意一点到所述第四正投影边缘上任意一点的距离均大于或等于1um。
  13. 根据权利要求10至12中任一所述的液晶手写板，其中，对于所述第二过孔组内由所述钝化层远离所述第一衬底基板一侧的表面连通至所述像素电极的任意一个所述第二过孔，所述第二过孔在所述第一衬底基板上具有第五正投影，所述第二过孔所对应的像素电极在所述第一衬底基板上具有第六正投影；
    所述第五正投影位于所述第六正投影所覆盖区域内，所述第五正投影的边缘上任意一点到所述第六正投影边缘上任意一点的距离均大于或等于1um。
  14. 根据权利要求7至13中任一所述的液晶手写板，其中，所述第一导电连接结构的材料包括透明导电材料，所述透明导电材料包括金属氧化物；
    所述第一导电连接结构与所连接的第一极之间的接触面面积之和在 100um 2～400um 2的范围内；
    所述第一导电连接结构与所连接的像素电极之间的接触面面积之和在100um 2～400um 2的范围内。
  15. 根据权利要求7至13中任一所述的液晶手写板，其中，所述第一导电连接结构的材料包括金属材料；
    所述第一导电连接结构与所连接的第一极之间的接触面面积之和在0.25um 2～2.25um 2的范围内；
    所述第一导电连接结构与所连接的像素电极之间的接触面面积之和在0.25um 2～2.25um 2的范围内。
  16. 根据权利要求7至15中任一所述的液晶手写板，其中，还包括：
    多个焊盘，位于所述液晶手写板的周边区，所述焊盘与所述薄膜晶体管的栅极同层设置；
    所述钝化层上形成有连通至所述焊盘的第三过孔，所述第三过孔的侧壁以及所述焊盘远离所述第一衬底基板的表面形成有第二导电连接结构；
    所述第二导电连接结构与所述第一导电连接结构同层设置。
  17. 根据权利要求2所述的液晶手写板，其中，所述像素电极的部分搭接在对应的所述第一极远离所述第一衬底基板的一侧表面。
  18. 根据权利要求2至17中任一所述的液晶手写板，其中，所述有源层在所述第一衬底基板上的正投影覆盖所述第一极和所述第二极在所述第一衬底基板上的正投影。
  19. 根据权利要求1至18中任一所述的液晶手写板，其中，所述隔垫物的密度为100个/mm 2～500个/mm 2。
  20. 根据权利要求1至19中任一所述的液晶手写板，其中，所述第二基板包括：第二衬底基板和位于所述第二衬底基板朝向所述第一基板一侧的公共电极；
    所述第二衬底基板为柔性基板。
  21. 一种如权利要求1至20中任一所述液晶手写板的制备方法，其中，包括：
    分别制备第一基板和第二基板；
    将所述第一基板与所述第二基板进行对盒处理，所述第一基板和所述第二基板之间形成有双稳态液晶层；
    其中，制备第二基板的步骤包括：
    提供一第一衬底基板；
    在所述第一衬底基板的一侧形成多个像素单元，所述像素单元包括：薄膜晶体管和与所述薄膜晶体管的第一极电连接的像素电极；
    在所述薄膜晶体管和所述像素电极远离所述第一衬底基板的一侧形成钝化层，所述钝化层与所述薄膜晶体管相接触，
    在所述钝化层远离所述第一衬底基板的一侧形成隔垫物，所述隔垫物与所述钝化层相接触。
  22. 根据权利要求21所述的制备方法，其中，在所述第一衬底基板的一侧形成多个像素单元的步骤包括：形成像素电极和形成栅极；
    形成像素电极和形成栅极的步骤包括：
    形成第一导电材料薄膜；
    在所述第一导电材料薄膜远离所述第一衬底基板的一侧形成第二导电材料薄膜；
    采用半色调掩膜图案化工艺对所述第一导电材料薄膜和所述第二导电材料薄膜进行图案化，以得到第一导电层的图形和第二导电层的图形，所述第一导电层包括所述像素电极和与所述像素电极同层设置的第一导电结构，所述第二导电层包括所述栅极和与所述栅极同层设置的第二导电结构，所述第一导电层在所述第一衬底基板上的正投影覆盖所述第二导电层在所述第一衬底基板上的正投影。
  23. 根据权利要求21或22所述的制备方法，其中，在所述第一衬底基板的一侧形成多个像素单元的步骤还包括：形成有源层和形成第一极、第二极；
    形成有源层和形成第一极、第二极的步骤包括：
    形成有源材料薄膜；
    在所述有源材料薄膜远离所述第一衬底基板的一侧形成第三导电材料薄膜；
    采用半色调掩膜图案化工艺对所述有源材料薄膜和所述第三导电材料薄膜进行图案化，以得到有源层的图形和第三导电层的图形，所述第三导电层包括所述第一极、所述第二极和与所述第一极、所述第二极同层设置的第三导电结构，所述有源层在所述第一衬底基板上的正投影覆盖所述第一极和所述第二极在所述第一衬底基板上的正投影。
  24. 根据权利要求21至23中任一所述的制备方法，其中，所述像素电极与对应的所述第一极通过第一导电连接结构电连接，所述钝化层包括过孔；
    在形成钝化层的步骤之后且在形成隔垫物的步骤之前，还包括：
    形成第一导电连接结构，所述像素电极通过对应的第一导电连接结构与对应的所述第一极电连接，所述第一导电连接结构的至少部分位于所述钝化层的过孔中。
CN202280002435.2A 2022-07-29 2022-07-29 液晶手写板及其制备方法 Pending CN117795410A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/108859 WO2024020990A1 (zh) 2022-07-29 2022-07-29 液晶手写板及其制备方法

Publications (1)

Publication Number Publication Date
CN117795410A true CN117795410A (zh) 2024-03-29

Family

ID=89705010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280002435.2A Pending CN117795410A (zh) 2022-07-29 2022-07-29 液晶手写板及其制备方法

Country Status (2)

Country Link
CN (1) CN117795410A (zh)
WO (1) WO2024020990A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070049402A (ko) * 2005-11-08 2007-05-11 삼성전자주식회사 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법
KR101276751B1 (ko) * 2010-05-03 2013-06-19 엘지디스플레이 주식회사 비씨에스엔 모드 액정표시장치
CN104062797B (zh) * 2014-07-14 2017-06-16 深圳市唯酷光电有限公司 液晶手写装置
CN107068691B (zh) * 2017-03-28 2020-10-23 上海天马微电子有限公司 阵列基板和阵列基板的制作方法
CN106941093B (zh) * 2017-05-12 2019-10-11 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
CN109752891B (zh) * 2019-01-14 2021-03-19 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN112327546B (zh) * 2020-11-18 2023-11-03 京东方科技集团股份有限公司 液晶手写板、手写装置及手写装置的控制方法

Also Published As

Publication number Publication date
WO2024020990A1 (zh) 2024-02-01

Similar Documents

Publication Publication Date Title
US11714309B2 (en) Display device
US11269377B2 (en) Flexible display panel, method for manufacturing the same, and display device
CN100462790C (zh) 液晶显示面板及其制造方法
US7643112B2 (en) Color filter substrate and manufacturing method thereof
KR100411503B1 (ko) 터치패널 및 화면입력형 액정표시장치
US20170219865A1 (en) Writing Board, Electronic Writing Device and Method for Fabricating the Same
TW201348803A (zh) 觸控顯示面板與觸控液晶顯示面板
KR101368234B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
US9070599B2 (en) Array substrate, manufacturing method thereof and display device
US11360592B2 (en) Display panel and method of manufacturing thereof
CN106773355B (zh) 用于显示面板的像素结构与主动元件阵列基板
TW200921221A (en) Display and method of manufacturing the same
CN109061968A (zh) 一种阵列基板、显示面板和显示装置
CN110534475A (zh) 一种阵列基板及其制作方法、显示面板
CN117795410A (zh) 液晶手写板及其制备方法
KR101159388B1 (ko) 액정표시소자와 그 제조 방법
CN101577255A (zh) Tft阵列基板制造方法
CN113534553A (zh) 胆固醇液晶显示器
CN114299823A (zh) 显示面板及其制备方法、光检测方法、显示装置
KR20070072113A (ko) 액정표시소자 및 그 제조방법
US11705464B1 (en) Display panel and display device
CN208076889U (zh) 阵列基板和液晶显示装置
CN113013181B (zh) 一种显示基板及其制备方法、显示装置
WO2021102811A1 (zh) 阵列基板及其制作方法、显示装置
KR20110022930A (ko) 액정표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination