CN117793556A - 一种像素电路和获取像素信号的方法 - Google Patents
一种像素电路和获取像素信号的方法 Download PDFInfo
- Publication number
- CN117793556A CN117793556A CN202211128153.5A CN202211128153A CN117793556A CN 117793556 A CN117793556 A CN 117793556A CN 202211128153 A CN202211128153 A CN 202211128153A CN 117793556 A CN117793556 A CN 117793556A
- Authority
- CN
- China
- Prior art keywords
- signal
- tube
- electrode
- common source
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 239000003990 capacitor Substances 0.000 claims abstract description 115
- 238000012545 processing Methods 0.000 claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims description 35
- 238000007667 floating Methods 0.000 claims description 35
- 230000003750 conditioning effect Effects 0.000 claims description 31
- 238000012546 transfer Methods 0.000 claims description 30
- 230000005540 biological transmission Effects 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 15
- 229910044991 metal oxide Inorganic materials 0.000 claims description 12
- 150000004706 metal oxides Chemical class 0.000 claims description 12
- 238000013139 quantization Methods 0.000 claims description 8
- 238000005070 sampling Methods 0.000 claims description 8
- 230000001105 regulatory effect Effects 0.000 abstract description 27
- 238000006243 chemical reaction Methods 0.000 abstract description 20
- 238000010586 diagram Methods 0.000 description 20
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000007687 exposure technique Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本申请提供了一种像素电路和获取像素信号的方法，可应用于图像处理、图像传感器等领域。该像素电路包括：信号产生单元、信号复位单元、信号调节单元和信号输出单元，其中：信号产生单元的输出端与信号复位单元的输入端相连接；信号复位单元的输出端与信号输出单元的输入端相连接，信号复位单元包括第一电容；信号调节单元与第一电容并联，用于调节第一电容的满阱容量。根据本申请所揭示的像素电路，通过信号调节单元调节第一电容两端的电压，能够有效减小转换增益，增大电容的满阱容量。同时，由于信号调节单元面积增加较小，因此，能够在有限的面积下实现更大的电容，提升像素的动态范围。
Description
技术领域
本申请涉及图像处理领域，并且更具体地，涉及一种像素电路和获取像素信号的方法。
背景技术
动态范围(dynamic range，DR)是互补金属氧化物半导体图像传感器(complementary metal-oxide-semiconductor image sensor，CIS)的关键性能参数之一，其能够直接决定在白天室外逆光、夜景等场景的成像质量。因此，在消费电子、汽车电子、安防领域等均对CIS的动态范围有很高的要求。对于像素而言，现有拓展其动态范围的方法主要有以下几种：长短帧曝光技术，双转换增益(dual conversion gain，DCG)技术，大小像素技术和横向溢出集成电容(lateral overflow integration capacitor，LOFIC)技术等。其中，长短帧曝光技术的两帧曝光不可能同时完成，融合出图像会产生运动伪影；DCG技术可以拓展动态范围，但是因为受限于光电二极管(photodiode，PD)的满阱容量，动态范围拓展范围有限；LOFIC技术利用电容对溢流电荷的收集扩展满阱容量，可以不受PD满阱容量的限制，而且在一次曝光下不会有长短帧曝光的运动伪影问题，成为CIS领域的研究热点。
但是，在LOFIC技术中，实现高动态的前提是溢流电容需要足够大，但是在芯片尺寸日益变小的趋势下，像素受到面积的限制，LOFIC电容很难做大，导致动态范围提升受限。
因此，亟需一种像素电路和获取像素信号的方法，能够在有限的面积下实现更大的LOFIC电容，提升像素的动态范围。
发明内容
本申请提供一种像素电路和获取像素信号的方法，有助于在有限的面积下实现更大的LOFIC电容，从而提升像素的动态范围。
第一方面，提供了一种像素电路。该像素电路包括：信号产生单元、信号复位单元、信号调节单元和信号输出单元。其中：信号产生单元的输出端与信号复位单元的输入端相连接；信号复位单元的输出端与信号输出单元的输入端相连接，信号复位单元包括第一电容；信号调节单元与第一电容并联，用于调节第一电容的满阱容量。
根据本申请所揭示的像素电路，通过信号调节单元调节第一电容两端的电压，能够有效减小转换增益，增大电容的满阱容量。同时，由于信号调节单元面积增加较小，因此，能够在有限的面积下实现更大的电容，提升像素的动态范围。
结合第一方面，在第一方面的某些实现方式中，信号产生单元包括光电二极管和传输晶体管。其中：光电探测器的阳极接地，光电探测器的阴极与传输晶体管的源极相连接；传输晶体管的漏极与信号复位单元的输入端相连接，传输晶体管的栅极用于施加传输控制信号。
结合第一方面，在第一方面的某些实现方式中，信号复位单元包括浮动扩散节点电容、开关晶体管和复位晶体管。其中：浮动扩散节点电容的第一端与传输晶体管的漏极相连接，浮动扩散节点电容的第二端接地。开关晶体管的源极与浮动扩散节点电容的第一端相连接，开关晶体管的漏极与复位晶体管的源极相连接，开关晶体管的栅极用于施加开关控制信号。复位晶体管的漏极与电源电压相连接，复位晶体管的栅极施加复位控制信号。第一电容的第一端与复位晶体管的源极相连接，第一电容的第二端与信号调节单元的输出端相连接。
结合第一方面，在第一方面的某些实现方式中，信号调节单元包括共源放大管和负载电阻。其中：共源放大管的栅极与复位晶体管的源极相连接，共源放大管的漏极与第一电容的第二端相连接，共源放大管的源极接地。负载电阻的第一端与共源放大管的漏极相连接，负载电阻的第二端与电源电压相连接。这样做，在第一电容两端并联一个由共源放大管和负载电阻组成的信号调节单元，通过反馈，能够有效减小转换增益，抬高第一电容右侧极板电压，增大电容的满阱容量。
结合第一方面，在第一方面的某些实现方式中，信号调节单元包括共源放大管和电流源负载管。共源放大管的栅极与复位晶体管的源极相连接，共源放大管的漏极与第一电容的第二端相连接，共源放大管的源极接地。电流源负载管的漏极与共源放大管的漏极相连接，电流源负载管的源极与电源电压相连接，电流源负载管的栅极施加偏置电压。这样做，采用电流源做负载，引入的阻抗为无穷大，增益为共源放大管的本征增益，从而提高信号调节单元增益。同时，因为电流源负载管的面积相比于负载电阻可以做到更小，更节省面积。
结合第一方面，在第一方面的某些实现方式中，信号调节单元包括共源放大管和n型沟道金属氧化物半导体(n-type channel metal oxide semiconductor，NMOS)负载管。共源放大管的栅极与复位晶体管的源极相连接，共源放大管的漏极与第一电容的第二端相连接，共源放大管的源极接地。NMOS负载管的源极与共源放大管的漏极相连接，NMOS负载管的栅极和漏极与电源电压相连接。这样做，采用与共源放大管相连的NMOS负载管做负载，放大器的增益与共源放大器与NMOS负载管的宽长比有关，不随输入信号电平变化，可以提高像素电路的曝光线性度。
结合第一方面，在第一方面的某些实现方式中，信号调节单元包括共源放大管和p型沟道金属氧化物半导体(p-type channel metal oxide semiconductor，PMOS)负载管。共源放大管的栅极与复位晶体管的源极相连接，共源放大管的漏极与第一电容的第二端相连接，共源放大管的源极接地。PMOS负载管的栅极和漏极与共源放大管的漏极相连接，PMOS负载管的源极与电源电压相连接。这样做，采用PMOS二极管做负载的共源放大器的增益不受体效应(或者背栅效应)的影响。在忽略沟道长度调制效应时，增益只与共源放大管和PMOS负载管的宽长比相关，线性度更高。
结合第一方面，在第一方面的某些实现方式中，信号输出单元包括源跟随晶体管和行选择晶体管。其中：源跟随晶体管的栅极与浮动扩散节点电容的第一端相连接，源跟随晶体管的源极与行选择晶体管的漏极相连接，源跟随晶体管的漏极与电源电压相连接。行选择晶体管的源极连接至列总线，行选择晶体管的栅极用于施加行选择信号。
结合第一方面，在第一方面的某些实现方式中，第一电容为横向溢出集成电容。
第二方面，提供了一种获取像素信号方法，该方法包括：方法由像素电路执行，像素电路包括信号产生单元、信号复位单元、信号调节单元和信号输出单元，其中，信号复位单元包括浮动扩散节点电容和第一电容，信号调节单元与第一电容并联，用于调节第一电容的满阱容量。上述方法包括：将行选择信号SEL置于高电平，得到第一电平信号，第一电平信号为高增益下的复位电平信号。将传输控制TG信号置于高电平，得到第二电平信号，第二电平信号为高增益下的电平信号。对第一电平信号和第二电平信号做双采样量化处理，得到第一像素信号，第一像素信号为高增益下的像素信号。将开关控制SG信号和传输控制TG信号置于高电平，获得第三电平信号，第三电平信号为低增益下的电平信号。将复位控制RST信号置于高电平，得到第四电平信号，第四电平信号为低增益下的复位电平信号。对第三电平信号和第四电平信号做双采样量化处理，得到第二像素信号，第二像素信号为低增益下的像素信号，其中，第一像素信号和第二像素信号的差值大于第一阈值，第一阈值为浮动扩散节点电容和第一电容的额定满阱容量之和。
根据本申请所揭示的方法，通过信号调节单元调节第一电容两端的电压，能够有效减小转换增益，增大电容的满阱容量。同时，由于信号调节单元面积增加较小，因此，能够在有限的面积下实现更大的电容，提升像素的动态范围。
结合第二方面，在第二方面的某些实现方式中，上述方法还包括：将复位控制RST信号、传输控制TG信号和开关控制SG信号置于高电平，使得光电二极管、浮动扩散节点电容和第一电容处于复位状态。将复位控制RST信号、传输控制TG信号和开关控制SG信号置于低电平，进行曝光过程。
结合第二方面，在第二方面的某些实现方式中，信号调节单元包括共源放大管和负载电阻，其中：共源放大管的栅极与复位晶体管的源极相连接，共源放大管的漏极与第一电容的第二端相连接，共源放大管的源极接地。负载电阻的第一端与共源放大管的漏极相连接，负载电阻的第二端与电源电压相连接。
结合第二方面，在第二方面的某些实现方式中，信号调节单元包括共源放大管和电流源负载管，共源放大管的栅极与复位晶体管的源极相连接，共源放大管的漏极与第一电容的第二端相连接，共源放大管的源极接地。电流源负载管的漏极与共源放大管的漏极相连接，电流源负载管的源极与电源电压相连接，电流源负载管的栅极施加偏置电压。
结合第二方面，在第二方面的某些实现方式中，信号调节单元包括共源放大管和n型沟道金属氧化物半导体NMOS负载管。共源放大管的栅极与复位晶体管的源极相连接，共源放大管的漏极与第一电容的第二端相连接，共源放大管的源极接地。NMOS负载管的源极与共源放大管的漏极相连接，NMOS负载管的栅极和漏极与电源电压相连接。
结合第二方面，在第二方面的某些实现方式中，信号调节单元包括共源放大管和p型沟道金属氧化物半导体PMOS负载管。共源放大管的栅极与复位晶体管的源极相连接，共源放大管的漏极与第一电容的第二端相连接，共源放大管的源极接地。PMOS负载管的栅极和漏极与共源放大管的漏极相连接，PMOS负载管的源极与电源电压相连接。
结合第二方面，在第二方面的某些实现方式中，第一电容为横向溢出集成LOFIC电容。
附图说明
图1是当前一种LOFIC技术方案的电路结构图。
图2是本申请实施例提供的第一种像素电路的结构示意图。
图3是本申请实施例提供的第二种像素电路的结构示意图。
图4是本申请实施例提供的像素电路的电路时序图。
图5是本申请实施例提供的第三种像素电路的结构示意图。
图6是本申请实施例提供的第四种像素电路的结构示意图。
图7是本申请实施例提供的第五种像素电路的结构示意图。
图8是本申请实施例提供的第六种像素电路的结构示意图。
图9是本申请实施例提供的第六种像素电路的版图布局图。
图10是本申请实施例提供的第七种像素电路的结构示意图。
图11是本申请实施例提供的第七种像素电路的版图布局图。
图12是本申请实施例提供的获取像素信号方法的流程示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行描述。
以下实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本申请的限制。如在本申请的说明书和所附权利要求书中所使用的那样，单数表达形式“一个”、“一种”、“所述”、“上述”、“该”和“这一”旨在也包括例如“一个或多个”这种表达形式，除非其上下文中明确地有相反指示。还应当理解，在本申请以下各实施例中，“至少一个”、“一个或多个”是指一个、两个或两个以上。术语“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系；例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A、B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。
在本说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
动态范围(dynamic range，DR)是互补金属氧化物半导体图像传感器(complementary metal-oxide-semiconductor image sensor，CIS)的关键性能参数之一，其能够直接决定在白天室外逆光、夜景等场景的成像质量。因此，在消费电子、汽车电子、安防领域等均对CIS的动态范围有很高的要求。对于像素而言，现有拓展其动态范围的方法主要有以下几种：长短帧曝光技术，双转换增益(dual conversion gain，DCG)技术，大小像素技术和横向溢出集成电容(lateral overflow integration capacitor，LOFIC)技术等。其中，长短帧曝光技术的两帧曝光不可能同时完成，融合出图像会产生运动伪影；DCG技术可以拓展动态范围，但是因为受限于光电二极管(photodiode，PD)的满阱容量，动态范围拓展范围有限；LOFIC技术利用电容对溢流电荷的收集扩展满阱容量，可以不受PD满阱容量的限制，而且在一次曝光下不会有长短帧曝光的运动伪影问题，成为CIS领域的研究热点。
图1示出了当前一种LOFIC技术方案的电路结构图。如图1所示，电路100包括光电二极管PD 101，传输晶体管(transfer gate，TG)102，浮动扩散节点(floating diffusion，FD)103，开关晶体管(switcher gate，SG)104，复位晶体管(reset，RST)105，LOFIC电容(Capacitance，Cs)106，源跟随晶体管(source following，SF)107，行选择晶体管(rowselect，SEL)108，列电流源109。在低光强条件时，PD积累光生电子较少，未发生溢出，通过打开TG管将其转移到FD节点，随后进行读出，可获得高灵敏度信号。在高光强条件时，PD积累光生电子较多，溢出到FD节点，若FD节点存满后会继续溢出至Cs节点，用FD节点和CS节点获得更大的满阱容量来实现高动态范围成像。
该技术能够有效利用溢出电荷，从原理上来说不会受到PD满阱容量的限制，可以极大提高动态范围，并且不存在运动伪影的问题。但是，实现高动态的前提是溢流电容需要足够大，但是在芯片尺寸日益变小的趋势下，像素受到面积的限制，LOFIC电容很难做大，导致动态范围提升受限。
基于此，本申请提出了一种像素电路和获取像素信号的方法，以期望能够在有限的面积下实现更大的LOFIC电容，从而提升像素的动态范围。
图2示出了本申请实施例提供的第一种像素电路的结构示意图。如图2所示，像素电路200包括信号产生单元210、信号复位单元220、信号调节单元230和信号输出单元240。其中：信号产生单元210的输出端与信号复位单元220的输入端相连接。信号复位单元220的输出端与信号输出单元240的输入端相连接，信号复位单元220包括第一电容221，信号调节单元230与第一电容221并联，用于调节第一电容221的满阱容量。
可选的，第一电容为横向溢出集成LOFIC电容。
根据本申请所揭示的像素电路，通过信号调节单元调节第一电容两端的电压，能够有效减小转换增益，增大电容的满阱容量。同时，由于信号调节单元面积增加较小，因此，能够在有限的面积下实现更大的电容，提升像素的动态范围。
图3示出了本申请实施例提供的第二种像素电路的结构示意图。如图3所示，像素电路300示出了像素电路的一种具体的结构。像素电路300包括信号产生单元210、信号复位单元220、信号调节单元230和信号输出单元240。其中，信号产生单元210包括光电二极管211和传输晶体管212。其中，光电探测器211的阳极接地，光电探测器211的阴极与传输晶体管212的源极相连接。传输晶体管212的漏极与信号复位单元220的输入端相连接，传输晶体管212的栅极用于施加传输控制信号。信号复位单元220包括浮动扩散节点电容222、开关晶体管223、复位晶体管224和第一电容221。其中：浮动扩散节点电容222的第一端与传输晶体管212的漏极相连接，浮动扩散节点电容222的第二端接地。开关晶体管223的源极与浮动扩散节点电容222的第一端相连接，开关晶体管223的漏极与复位晶体管224的源极相连接，开关晶体管223的栅极用于施加开关控制信号。复位晶体管224的漏极与电源电压相连接，复位晶体管224的栅极施加复位控制信号。第一电容221的第一端与复位晶体管224的源极相连接，第一电容221的第二端与信号调节单元230的输出端相连接。信号输出单元240包括源跟随晶体管241和行选择晶体管242。其中，源跟随晶体管241的栅极与浮动扩散节点电容222的第一端相连接，源跟随晶体管241的源极与行选择晶体管242的漏极相连接，源跟随晶体管241的漏极与电源电压相连接。行选择晶体管242的源极连接至列总线，行选择晶体管242的栅极用于施加行选择信号。
在电路300中，信号调节单元230可以调节第一电容221两端的电压。例如，在高光强的条件下，当电荷溢出至第一电容221时，第一电容221的左侧X节点(也可以称为第一端)的电压下降，此时，信号调节单元230可以升高第一电容221的右侧Y节点(也可以称为第二端)的电压，通过电容耦合进行反馈，进而降低转换增益，扩大像素满阱容量，提升动态范围。
根据本申请所揭示的像素电路，通过信号调节单元调节第一电容两端的电压，能够有效减小转换增益，增大电容的满阱容量。同时，由于信号调节单元面积增加较小，因此，能够在有限的面积下实现更大的电容，提升像素的动态范围。
图4示出了本申请实施例提供的像素电路的电路时序图。如图4所示，像素电路300的具体工作过程如下：
(1)在t 1时刻，将复位控制RST信号、传输控制TG信号、开关控制SG信号置于高电平，进行复位过程。此时，光电二极管211、浮动扩散节点电容222和第一电容221处于复位状态。
(2)将RST信号、TG信号、SG信号置于低电平，进入曝光阶段。当曝光量相对较小时，光生电荷仅存储于光电二极管211中；当曝光量相对较大时，光电二极管211积累光生电荷至满阱容量，更多的电荷溢流到浮动扩散节点电容222，若浮动扩散节点电容222存满后会继续溢流至X节点。在经历一个曝光时间后，将行选择SEL信号置于高电平，即开启行选择晶体管242，并在t 2时刻读出高增益下的复位电平，该复位电平可以称为第一电平信号。
(3)将TG信号置于高电平，开启传输晶体管212，将光电二极管211中的电荷信号转移到浮动扩散节点电容222。在t 3时刻读取信号电平，该电平信号可以称为第二电平信号，并与t 2时刻读取的复位电平(第一电平信号)做相关双采样量化，即获得了像素的高增益信号。为了便于区分，像素的高增益信号可以称为第一像素信号。
(4)将开关晶体管223置于高电平，再次将TG信号置于高电平，开启传输晶体管212，使得曝光量较大时光电二极管211中的电荷完全转移到浮动扩散节点电容222和第一电容221中，并在t 4时刻读出低增益下的信号电平，该电平信号可以称为第三电平信号。
(5)将RST信号置于高电平，复位晶体管224开启。在t 5时刻，读取复位电平，该复位电平可以称为第四电平信号。将t 4时刻读取的信号电平(第三电平信号)与第四电平信号做差，即获得了像素的低增益信号。为了便于区分，像素的高增益信号可以称为第二像素信号。其中，第一像素信号和第二像素信号的差值大于第一阈值，第一阈值为浮动扩散节点电容222和第一电容221的额定满阱容量之和。
在低光强条件下，光生电荷直接通过高增益进行量化，与图1中所示的当前技术工作方式相同。在高光强条件下，光生电荷溢出至X节点，导致X节点的电压降低，此时本申请实施例新增的信号调节单元230可以升高Y节点的电压，而Y节点的电压升高后，通过第一电容221的耦合又会导致X节点的电压回升，该环路形成一种反馈。在反馈达到平衡后，X节点由于光生电荷的溢出导致的电压下降相较图1中所示的当前技术减小，即转换增益减小。同时Y节点电压随溢出到X节点的光生电荷数增加而升高，即第一电容右侧极板的电压升高，扩大了电容的满阱容量。
根据本申请所揭示的像素电路，通过信号调节单元调节第一电容两端的电压，能够有效减小转换增益，增大电容的满阱容量。同时，由于信号调节单元面积增加较小，因此，能够在有限的面积下实现更大的电容，提升像素的动态范围。
图5是本申请实施例提供的第三种像素电路的结构示意图。该实施例示出了信号调节单元290的一种具体的结构，如图5所示，信号调节单元230包括共源放大管231和负载电阻232。其中，共源放大管231的栅极与复位晶体管224的源极相连接，共源放大管231的漏极与第一电容221的第二端相连接，共源放大管231的源极接地。负载电阻232的第一端与共源放大管231的漏极相连接，负载电阻232的第二端与电源电压相连接。
与图1所示的当前技术相比，在第一电容两端并联一个由共源放大管231和负载电阻232组成的信号调节单元230，通过反馈，能够有效减小转换增益，抬高第一电容右侧极板电压，增大电容的满阱容量。
根据本申请所揭示的像素电路，通过信号调节单元调节第一电容两端的电压，能够有效减小转换增益，增大电容的满阱容量。同时，由于信号调节单元仅使用一个共源放大器，面积增加较小，因此，能够在有限的面积下实现更大的电容，提升像素的动态范围。
图6是本申请实施例提供的第四种像素电路的结构示意图。该实施例示出了信号调节单元230的另一种具体的结构，如图6所示，信号调节单元230包括共源放大管231和电流源负载管233。其中，共源放大管231的栅极与复位晶体管224的源极相连接，共源放大管231的漏极与第一电容221的第二端相连接，共源放大管231的源极接地。电流源负载管293的漏极与共源放大管231的漏极相连接，电流源负载管233的源极与电源电压相连接，电流源负载管233的栅极施加偏置电压Vbp。
与图5所示的像素电路500相比，图6示出的像素电路600采用电流源做负载，引入的阻抗为无穷大，增益为共源放大管231的本征增益，从而提高信号调节单元增益。同时，因为电流源负载管233的面积相比于负载电阻232可以做到更小，此方案相比于图5所示的方案更节省面积。
根据本申请所揭示的像素电路，通过信号调节单元调节第一电容两端的电压，能够有效减小转换增益，增大电容的满阱容量。同时，由于信号调节单元仅使用一个共源放大器，面积增加较小，因此，能够在有限的面积下实现更大的电容，提升像素的动态范围。
图7是本申请实施例提供的第五种像素电路的结构示意图。该实施例示出了信号调节单元230的又一种具体的结构，如图7所示，信号调节单元230包括共源放大管231和n型沟道金属氧化物半导体NMOS负载管234。共源放大管231的栅极与复位晶体管224的源极相连接，共源放大管231的漏极与第一电容221的第二端相连接，共源放大管231的源极接地。NMOS负载管234的源极与共源放大管231的漏极相连接，NMOS负载管234的栅极和漏极与电源电压相连接。
在图5所示的像素电路500以及图6所示的像素电路600中，放大器的增益均与共源放大管231的跨导相关，跨导本身随输入信号变化，增益对信号电平的依赖关系导致了非线性。图7示出的像素电路700采用与共源放大管231相连的NMOS负载管234做负载，放大器的增益与共源放大器231与NMOS负载管234的宽长比有关，不随输入信号电平变化，可以提高像素电路的曝光线性度。
根据本申请所揭示的像素电路，通过信号调节单元调节第一电容两端的电压，能够有效减小转换增益，增大电容的满阱容量。同时，由于信号调节单元仅使用一个共源放大器，面积增加较小，因此，能够在有限的面积下实现更大的电容，提升像素的动态范围。
图8是本申请实施例提供的第六种像素电路的结构示意图。该实施例示出了信号调节单元230的又一种具体的结构，如图8所示，信号调节单元230包括共源放大管231和p型沟道金属氧化物半导体PMOS负载管235。其中，共源放大管231的栅极与复位晶体管224的源极相连接，共源放大管231的漏极与第一电容221的第二端相连接，共源放大管231的源极接地。PMOS负载管235的栅极和漏极与共源放大管231的漏极相连接，PMOS负载管235的源极与电源电压相连接。
与图7所示的像素电路700相比，图8示出的像素电路800采用PMOS二极管235做负载的共源放大器的增益不受体效应(或者背栅效应)的影响。在忽略沟道长度调制效应时，增益只与共源放大管231和PMOS负载管235的宽长比相关，线性度更高。
根据本申请所揭示的像素电路，通过信号调节单元调节第一电容两端的电压，能够有效减小转换增益，增大电容的满阱容量。同时，由于信号调节单元仅使用一个共源放大器，面积增加较小，因此，能够在有限的面积下实现更大的电容，提升像素的动态范围。
图9示出了图8中像素电路800的版图布局图，其中包括有源层、多晶硅(polycrystalline silicon，POLY)层和部分金属层的连接。其中，有源层主要包括光电二极管211，以及传输晶体管212、源跟随晶体管241、行选择晶体管242、开关晶体管223、复位晶体管224的源级和漏极；POLY层主要包括传输晶体管212、源跟随晶体管241、行选择晶体管242、开关晶体管223、复位晶体管224的栅极；金属层包括第一电容221，此外部分金属层还作为电路的连接部分，实现电路的逻辑连接。
图10是本申请实施例提供的第七种像素电路的结构示意图。图10示出了一种像素共享电路1000，其中，像素共享电路1000是在图8所示的像素电路800的基础上，共包括了四个的光电探测器以及对应的传输晶体管，这样，可以提高像素的空间利用率。其中，像素共享电路1000包括光电探测器211、光电探测器213、光电探测器215和光电探测器217以及对应的传输晶体管212、传输晶体管214、传输晶体管216和传输晶体管218。四个光电探测器的阴极分别与对应的传输晶体管的源极相连接，四个传输晶体管的漏极都连接至浮动扩散节点电容222的第一端相连接，其余结构与图8所示的像素电路800相同，在此不再赘述。
与图8所示的像素电路800相比，图10示出的像素电路1000通过四像素共享，提升了像素的空间利用率，减小单像素尺寸。
图11示出了图10中像素电路1000的版图布局图。其中，有源层主要包括光电二极管211、光电二极管213、光电二极管215、光电二极管217，以及传输晶体管212、传输晶体管214、传输晶体管216、传输晶体管218、源跟随晶体管241、行选择晶体管241、开关晶体管223、复位晶体管224的源级和漏极；POLY层主要包括传输晶体管212、传输晶体管214、传输晶体管216、传输晶体管218、源跟随晶体管241、行选择晶体管242、开关晶体管223、复位晶体管224的栅极；金属层包括第一电容221，此外部分金属层还作为电路的连接部分，实现电路的逻辑连接。
图12是本申请实施例提供的获取像素信号方法的流程示意图。该方法可由上述像素电路200、像素电路300、像素电路500、像素电路600、像素电路700、像素电路800和像素电路1000中的任意一个执行。
S1210，将复位控制RST信号、传输控制TG信号和开关控制SG信号置于高电平。
具体的，可由在图4所示的t 1时刻将复位控制RST信号、传输控制TG信号和开关控制SG信号置于高电平，即将复位晶体管、传输晶体管和开关晶体管开启，进行复位过程，使得光电二极管、浮动扩散节点电容和第一电容处于复位状态。
S1220，将复位控制RST信号、传输控制TG信号和开关控制SG信号置于低电平。
具体的，将RST信号、TG信号、SG信号置于低电平，即将复位晶体管、传输晶体管和开关晶体管关闭，进入曝光阶段。当曝光量相对较小时，光生电荷仅存储于光电二极管211中；当曝光量相对较大时，光电二极管积累光生电荷至满阱容量，更多的电荷溢流到浮动扩散节点电容，若浮动扩散节点电容存满后会继续溢流至图3所示的X节点。
S1230，将行选择信号SEL置于高电平，得到第一电平信号。
具体的，在经历一个曝光时间后，将行选择SEL信号置于高电平，即开启行选择晶体管242，并在如图4所示的t 2时刻读出高增益下的复位电平，该复位电平可以称为第一电平信号。
S1240，将传输控制TG信号置于高电平，得到第二电平信号。
具体的，将传输控制TG信号置于高电平，即开启传输晶体管，将光电二极管中的电荷信号转移到浮动扩散节点电容。在如图4所示的t 3时刻读取信号电平，该电平信号可以称为第二电平信号。
S1250，对第一电平信号和第二电平信号做双采样量化处理，得到第一像素信号。
具体的，对在如图4所示的t 3时刻读取第二电平信号和在如图4所示的t 2时刻读取的第一电平信号进行双采样量化处理，得到像素的高增益信号。为了便于区分，像素的高增益信号可以称为第一像素信号。
S1260，将开关控制SG信号和传输控制TG信号置于高电平，获得第三电平信号。
具体的，将开关控制SG信号置于高电平，即开启开关晶体管，再次将TG信号置于高电平，即开启传输晶体管，使得曝光量较大时光电二极管中的电荷完全转移到浮动扩散节点电容和第一电容中，并在如图4所示的t 4时刻读出低增益下的信号电平，该电平信号可以称为第三电平信号。
S1270，将复位控制RST信号置于高电平，得到第四电平信号。
具体的，将RST信号置于高电平，即将复位晶体管开启。并在如图4所示的t 5时刻，读取复位电平，该复位电平可以称为第四电平信号。
S1280，对第三电平信号和第四电平信号做双采样量化处理，得到第二像素信号。
具体的，将如图4所示的t 4时刻读取的第三电平信号与在如图4所示的t 5时刻读取的第四电平信号做差，即获得了像素的低增益信号。为了便于区分，像素的高增益信号可以称为第二像素信号。其中，第一像素信号和第二像素信号的差值大于第一阈值，第一阈值为浮动扩散节点电容和第一电容的额定满阱容量之和。这是因为在高光强条件下，光生电荷溢出至X节点，导致X节点的电压降低，此时本申请实施例新增的信号调节单元可以升高Y节点的电压，而Y节点的电压升高后，通过第一电容的耦合又会导致X节点的电压回升，该环路形成一种反馈。在反馈达到平衡后，X节点由于光生电荷的溢出导致的电压下降相较图1中所示的当前技术减小，即转换增益减小。同时Y节点电压随溢出到X节点的光生电荷数增加而升高，即第一电容右侧极板的电压升高，扩大了第一电容的满阱容量。
可选的，第一电容可以是LOFIC电容，本申请对其不作限定。
根据本申请所揭示的方法，通过信号调节单元调节第一电容两端的电压，能够有效减小转换增益，增大电容的满阱容量。同时，由于信号调节单元面积增加较小，因此，能够在有限的面积下实现更大的电容，提升像素的动态范围。
本申请实施例还提供了一种装置，包括处理器和接口。所述处理器可用于执行上述方法实施例中的方法。
应理解，上述处理装置可以是一个芯片。例如，该处理装置可以是现场可编程门阵列(field programmable gate array，FPGA)，可以是专用集成芯片(applicationspecific integrated circuit，ASIC)，还可以是系统芯片(system on chip，SoC)，还可以是中央处理器(central processor unit，CPU)，还可以是网络处理器(networkprocessor，NP)，还可以是数字信号处理电路(digital signal processor，DSP)，还可以是微控制器(micro controller unit，MCU)，还可以是可编程控制器(programmable logicdevice，PLD)或其他集成芯片。
在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。为避免重复，这里不再详细描述。
应注意，本申请实施例中的处理器可以是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法实施例的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。
可以理解，本申请实施例中的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(read-only memory，ROM)、可编程只读存储器(programmable ROM，PROM)、可擦除可编程只读存储器(erasable PROM，EPROM)、电可擦除可编程只读存储器(electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(random access memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(static RAM，SRAM)、动态随机存取存储器(dynamic RAM，DRAM)、同步动态随机存取存储器(synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(double data rateSDRAM，DDR SDRAM)、增强型同步动态随机存取存储器(enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(synchlink DRAM，SLDRAM)和直接内存总线随机存取存储器(directrambus RAM，DR RAM)。应注意，本文描述的系统和方法的存储器旨在包括但不限于这些和任意其它适合类型的存储器。
根据本申请实施例提供的方法，本申请还提供一种计算机程序产品，该计算机程序产品包括：计算机程序代码，当该计算机程序代码在计算机上运行时，使得该计算机执行图12中所示实施例的方法。
根据本申请实施例提供的方法，本申请还提供一种计算机可读介质，该计算机可读介质存储有程序代码，当该程序代码在计算机上运行时，使得该计算机执行图12中所示实施例的方法。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(digital subscriber line，DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如，软盘、硬盘、磁带)、光介质(例如，高密度数字视频光盘(digital video disc，DVD))、或者半导体介质(例如，固态硬盘(solid state disc，SSD))等。
在本说明书中使用的术语“部件”、“模块”、“系统”等用于表示计算机相关的实体、硬件、固件、硬件和软件的组合、软件、或执行中的软件。例如，部件可以是但不限于，在处理器上运行的进程、处理器、对象、可执行文件、执行线程、程序和/或计算机。通过图示，在计算设备上运行的应用和计算设备都可以是部件。一个或多个部件可驻留在进程和/或执行线程中，部件可位于一个计算机上和/或分布在两个或更多个计算机之间。此外，这些部件可从在上面存储有各种数据结构的各种计算机可读介质执行。部件可例如根据具有一个或多个数据分组(例如来自与本地系统、分布式系统和/或网络间的另一部件交互的二个部件的数据，例如通过信号与其它系统交互的互联网)的信号通过本地和/或远程进程来通信。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各种说明性逻辑块(illustrative logical block)和步骤(step)，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
在本申请所提供的实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(read-only memory，ROM)、随机存取存储器(random access memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
Claims (16)
1.一种像素电路，其特征在于，包括：信号产生单元、信号复位单元、信号调节单元和信号输出单元，其中：
所述信号产生单元的输出端与所述信号复位单元的输入端相连接；
所述信号复位单元的输出端与所述信号输出单元的输入端相连接，所述信号复位单元包括第一电容；
所述信号调节单元与所述第一电容并联，用于调节所述第一电容的满阱容量。
2.根据权利要求1所述的像素电路，其特征在于，所述信号产生单元包括光电二极管和传输晶体管，其中：
所述光电探测器的阳极接地，所述光电探测器的阴极与所述传输晶体管的源极相连接；
所述传输晶体管的漏极与所述信号复位单元的输入端相连接，所述传输晶体管的栅极用于施加传输控制信号。
3.根据权利要求1或2所述的像素电路，其特征在于，所述信号复位单元还包括浮动扩散节点电容、开关晶体管和复位晶体管，其中：
所述浮动扩散节点电容的第一端与所述传输晶体管的漏极相连接，所述浮动扩散节点电容的第二端接地；
所述开关晶体管的源极与所述浮动扩散节点电容的第一端相连接，所述开关晶体管的漏极与所述复位晶体管的源极相连接，所述开关晶体管的栅极用于施加开关控制信号；
所述复位晶体管的漏极与电源电压相连接，所述复位晶体管的栅极施加复位控制信号。
4.根据权利要求1至3中任一项所述的像素电路，其特征在于，所述信号调节单元包括共源放大管和负载电阻，其中：
所述共源放大管的栅极与所述复位晶体管的源极相连接，所述共源放大管的漏极与所述第一电容的第二端相连接，所述共源放大管的源极接地；
所述负载电阻的第一端与所述共源放大管的漏极相连接，所述负载电阻的第二端与电源电压相连接。
5.根据权利要求1至3中任一项所述的像素电路，其特征在于，所述信号调节单元包括共源放大管和电流源负载管，
所述共源放大管的栅极与所述复位晶体管的源极相连接，所述共源放大管的漏极与所述第一电容的第二端相连接，所述共源放大管的源极接地；
所述电流源负载管的漏极与所述共源放大管的漏极相连接，所述电流源负载管的源极与电源电压相连接，所述电流源负载管的栅极施加偏置电压。
6.根据权利要求1至3中任一项所述的像素电路，其特征在于，所述信号调节单元包括共源放大管和n型沟道金属氧化物半导体NMOS负载管，
所述共源放大管的栅极与所述复位晶体管的源极相连接，所述共源放大管的漏极与所述第一电容的第二端相连接，所述共源放大管的源极接地；
所述NMOS负载管的源极与所述共源放大管的漏极相连接，所述NMOS负载管的栅极和漏极与电源电压相连接。
7.根据权利要求1至3中任一项所述的像素电路，其特征在于，所述信号调节单元包括共源放大管和p型沟道金属氧化物半导体PMOS负载管，
所述共源放大管的栅极与所述复位晶体管的源极相连接，所述共源放大管的漏极与所述第一电容的第二端相连接，所述共源放大管的源极接地；
所述PMOS负载管的栅极和漏极与所述共源放大管的漏极相连接，所述PMOS负载管的源极与电源电压相连接。
8.根据权利要求1至7中任一项所述的像素电路，其特征在于，所述信号输出单元包括源跟随晶体管和行选择晶体管，其中：
所述源跟随晶体管的栅极与所述浮动扩散节点电容的第一端相连接，所述源跟随晶体管的源极与所述行选择晶体管的漏极相连接，所述源跟随晶体管的漏极与电源电压相连接；
所述行选择晶体管的源极连接至列总线，所述行选择晶体管的栅极用于施加行选择信号。
9.根据权利要求1至8中任一项所述的像素电路，其特征在于，所述第一电容为横向溢出集成LOFIC电容。
10.一种获取像素信号的方法，其特征在于，所述方法由像素电路执行，所述像素电路包括信号产生单元、信号复位单元、信号调节单元和信号输出单元，其中，所述信号复位单元包括浮动扩散节点电容和第一电容，所述信号调节单元与所述第一电容并联，用于调节所述第一电容的满阱容量，
所述方法包括：
将行选择SEL信号置于高电平，得到第一电平信号，所述第一电平信号为高增益下的复位电平信号；
将传输控制TG信号置于高电平，得到第二电平信号，所述第二电平信号为高增益下的电平信号；
对所述第一电平信号和所述第二电平信号做双采样量化处理，得到第一像素信号，所述第一像素信号为高增益下的像素信号；
将开关控制SG信号和传输控制TG信号置于高电平，获得第三电平信号，所述第三电平信号为低增益下的电平信号；
将复位控制RST信号置于高电平，得到第四电平信号，所述第四电平信号为低增益下的复位电平信号；
对所述第三电平信号和所述第四电平信号做双采样量化处理，得到第二像素信号，所述第二像素信号为低增益下的像素信号，其中，所述第一像素信号和所述第二像素信号的差值大于第一阈值，所述第一阈值为所述浮动扩散节点电容和所述第一电容的额定满阱容量之和。
11.根据权利要求10所述的方法，其特征在于，所述方法还包括：
将复位控制RST信号、传输控制TG信号和开关控制SG信号置于高电平，使得所述光电二极管、所述浮动扩散节点电容和所述第一电容处于复位状态；
将复位控制RST信号、传输控制TG信号和开关控制SG信号置于低电平，进行曝光过程。
12.根据权利要求10或11所述的方法，其特征在于，所述信号调节单元包括共源放大管和负载电阻，其中：
所述共源放大管的栅极与所述复位晶体管的源极相连接，所述共源放大管的漏极与所述第一电容的第二端相连接，所述共源放大管的源极接地；
所述负载电阻的第一端与所述共源放大管的漏极相连接，所述负载电阻的第二端与电源电压相连接。
13.根据权利要求10或11所述的方法，其特征在于，所述信号调节单元包括共源放大管和电流源负载管，
所述共源放大管的栅极与所述复位晶体管的源极相连接，所述共源放大管的漏极与所述第一电容的第二端相连接，所述共源放大管的源极接地；
所述电流源负载管的漏极与所述共源放大管的漏极相连接，所述电流源负载管的源极与电源电压相连接，所述电流源负载管的栅极施加偏置电压。
14.根据权利要求10或11所述的方法，其特征在于，所述信号调节单元包括共源放大管和n型沟道金属氧化物半导体NMOS负载管，
所述共源放大管的栅极与所述复位晶体管的源极相连接，所述共源放大管的漏极与所述第一电容的第二端相连接，所述共源放大管的源极接地；
所述NMOS负载管的源极与所述共源放大管的漏极相连接，所述NMOS负载管的栅极和漏极与电源电压相连接。
15.根据权利要求10或11所述的方法，其特征在于，所述信号调节单元包括共源放大管和p型沟道金属氧化物半导体PMOS负载管，
所述共源放大管的栅极与所述复位晶体管的源极相连接，所述共源放大管的漏极与所述第一电容的第二端相连接，所述共源放大管的源极接地；
所述PMOS负载管的栅极和漏极与所述共源放大管的漏极相连接，所述PMOS负载管的源极与电源电压相连接。
16.根据权利要求10至15中任一项所述的方法，其特征在于，所述第一电容为横向溢出集成LOFIC电容。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211128153.5A CN117793556A (zh) | 2022-09-16 | 2022-09-16 | 一种像素电路和获取像素信号的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211128153.5A CN117793556A (zh) | 2022-09-16 | 2022-09-16 | 一种像素电路和获取像素信号的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117793556A true CN117793556A (zh) | 2024-03-29 |
Family
ID=90396810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211128153.5A Pending CN117793556A (zh) | 2022-09-16 | 2022-09-16 | 一种像素电路和获取像素信号的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117793556A (zh) |
-
2022
- 2022-09-16 CN CN202211128153.5A patent/CN117793556A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6215113B1 (en) | CMOS active pixel sensor | |
| KR100871056B1 (ko) | 듀얼 변환 이득 이미저 | |
| KR101807439B1 (ko) | 정전압 바이어싱된 광다이오드를 갖는 픽셀 회로 및 관련 이미징 방법 | |
| US6133563A (en) | Sensor cell having a soft saturation circuit | |
| US20130342728A1 (en) | Solid-state image capturing device, method of driving solid-state image capturing device, and image capturing apparatus | |
| CN107078745B (zh) | 信号处理装置、控制方法、摄像元件及电子设备 | |
| US20060044436A1 (en) | Solid-state imaging device | |
| US11438530B2 (en) | Pixel unit with a design for half row reading, an imaging apparatus including the same, and an imaging method thereof | |
| EP1223746B1 (en) | Active pixel image sensor with improved linearity | |
| CN110708481B (zh) | 一种基于差异复位的去除固定模式噪声方法 | |
| CN111757026A (zh) | 图像传感器像素结构 | |
| US9860462B2 (en) | Solid-state imaging device, method of driving solid-state imaging device, and imaging system | |
| US8045028B1 (en) | Six transistor (6T) pixel architecture | |
| Zhongjie et al. | An improved global shutter pixel with extended output range and linearity of compensation for CMOS image sensor | |
| JP4300654B2 (ja) | 固体撮像装置 | |
| CN117793556A (zh) | 一种像素电路和获取像素信号的方法 | |
| CN113840103B (zh) | 一种高动态范围的图像传感器 | |
| CN113422918B (zh) | 提高动态范围的像素单元、阵列与阵列驱动方法 | |
| JP2008124229A (ja) | 固体撮像素子 | |
| WO2023123674A1 (zh) | 像素结构控制方法及设备、计算机可读存储介质 | |
| CN108848327A (zh) | 硅基混成cmos-apd图像传感器系统 | |
| CN111935427B (zh) | Cmos图像传感器、像素单元及其控制方法 | |
| US10659704B2 (en) | Imaging device | |
| JP4345145B2 (ja) | 固体撮像装置 | |
| CN111565263A (zh) | 图像传感器及其像素阵列电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |