CN117792397A - 数字-模拟转换器毛刺抑制技术 - Google Patents
数字-模拟转换器毛刺抑制技术 Download PDFInfo
- Publication number
- CN117792397A CN117792397A CN202311260227.5A CN202311260227A CN117792397A CN 117792397 A CN117792397 A CN 117792397A CN 202311260227 A CN202311260227 A CN 202311260227A CN 117792397 A CN117792397 A CN 117792397A
- Authority
- CN
- China
- Prior art keywords
- dac
- circuit
- signal
- glitch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 22
- 230000001629 suppression Effects 0.000 title description 3
- 230000007704 transition Effects 0.000 claims abstract description 20
- 230000004044 response Effects 0.000 claims description 33
- 238000005070 sampling Methods 0.000 claims description 26
- 230000000694 effects Effects 0.000 claims description 19
- 238000001914 filtration Methods 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 229920005994 diacetyl cellulose Polymers 0.000 description 3
- 230000000116 mitigating effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000002459 sustained effect Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一种电子系统,包括:至少一个放大器电路,用于提供系统输出;数模转变器(DAC)电路,用于向所述放大器电路提供驱动信号;和控制电路,连接到所述DAC电路的输入。控制电路被配置为:在所述控制电路的输入处接收目标信号,并根据所述目标信号向所述DAC电路的输入提供控制电路输出;检测所述DAC电路的转变何时导致在所述DAC电路的输出处的毛刺信号;和向所述DAC电路提供补偿信号以减小所述毛刺信号的幅度。
Description
背景技术
用于在电子电路中生成信号的数据转换器系统可存在导致信号保真度降低的伪像。一个这样的伪影是数模转换器(DAC)代码毛刺,其导致实际DAC输出和理想化DAC输出之间的差异。此DAC毛刺导致理想化系统输出的时域和频域变化。在频域中,这些毛刺可能是相干的导致边带信号能量,或者可能是非相干的导致相位和幅度噪声的增加。在时域中,这些毛刺可能会导致过多的纹波或噪声,或者在数字控制电路中,可能会导致精度误差甚至电路稳定性问题。
发明内容
本文档涉及使用DAC来生成信号的电子电路。描述了补偿和校正方法,其可以被结合在控制算法内或DAC电路本身内,以减轻开环或闭环系统中DAC毛刺的影响。
附图说明
在不一定按比例绘制的附图中,相似的数字可以在不同的视图中描述相似的部件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。附图以示例的方式但不以限制的方式概括地示出了本文档中讨论的各种实施例。
图1是分段DAC的输出电压毛刺幅度与数模转换器(DAC)代码变化的关系图。
图2是具有开环控制的电子系统的框图。
图3是由于DAC输出处的DAC毛刺而导致的过量信号噪声的示例。
图4是具有开环控制和DAC毛刺补偿的电子系统示例的框图。
图5显示了说明故障缓解过程的波形。
图6是说明对DAC电路的信号进行滤波的效果的波形。
图7显示了波形,说明了将零位补偿信号和滤波应用于DAC电路的效果。
图8是具有闭环控制的电子系统的框图。
图9显示了具有低电平振荡或纹波的持续系统响应。
图10是具有闭环控制和DAC毛刺补偿的电子系统的框图。
图11和12是DAC的测量数据图,显示了DAC毛刺补偿技术的结果。
具体实施方式
已知二进制加权DAC会产生明显更高的毛刺,特别是在主进位码转换期间。在主进位转换期间产生的毛刺可能导致幅度超过几个LSB,即使在任何其他代码转换期间产生的毛刺是良性的。在分段DAC架构中,在MSB段转换期间可能产生更高能量的毛刺,并且可能在代码空间中周期性地重复。此外,在分段DAC的LSB子DAC中的中尺度代码转换期间可能观察到高毛刺。
图1是18位分段DAC的输出电压毛刺幅度与DAC代码变化的关系图。在图1的示例DAC中,代码空间中存在64个高能毛刺尖峰,对应于MSB段代码转换。当越过某些代码阈值时会产生故障,这里称之为“故障阈值”。毛刺的形状可以根据所跨越的毛刺阈值和跨越的方向而不同。根据系统应用程序的不同,这些小故障可能会产生显著影响。
图2是具有开环控制的电子系统200的框图。电子系统200包括控制电路202、放大器电路206和DAC电路204,以向放大器电路206提供驱动信号。控制电路202可以包括用于执行所描述的功能的逻辑电路。在一些示例中,控制电路202的逻辑电路可以包括处理电路,例如微处理器或执行软件或固件中的指令以执行所描述的功能的其他处理器。在变型中,控制电路的逻辑电路可以包括可编程门阵列(PGA)或专用集成电路(ASIC)。控制电路202接收目标VTARGET(t),并设置DAC电路204的输入以将输出VOUT(t)设置为目标。目标可以是数字信号。例如,控制电路202可以向DAC电路204提供n位数字值。
图3是由于DAC输出处的DAC毛刺而导致的过量信号噪声的示例。在开环系统(如图2的电子系统200)中,如图3所示的毛刺308可能是良性的,但不可取,因为它会导致过度噪声和信号保真度降低。
图4是具有开环控制和DAC毛刺补偿的电子系统400的示例的框图。在图4的例子中,通过使用控制电路402输出端和DAC电路204输入端的求和电路节点对补偿信号(-Xg(n))和控制电路402的输出进行求和,来校正或补偿毛刺。补偿信号可以是数字形式的毛刺归零信号,其被构造为与毛刺信号的时间平均值近似相同但幅度相反。当控制电路402检测到跨越产生毛刺的毛刺阈值的DAC转变(例如,X(n-1)到X(n)转变)时,可以由控制电路402触发毛刺补偿信号的添加。毛刺补偿信号(-Xg(n))的幅度和符号可以通过校准过程预先确定和/或周期性地更新。
图5显示了说明故障缓解过程的波形。波形505是测量的DAC毛刺,并且波形510是数字形式的补偿脉冲。在DAC电路204之前将这些数字相加得到波形515,该波形是DAC电路204的输出和系统输出VOUT(t)处的接近零的时间平均波形。波形515的虚线上方的面积等于采样间隔上虚线下方的面积。零到峰值误差也减小了,但是峰值到峰值保持相等。
图6是说明图4中使用滤波器电路412对DAC电路204的信号输出进行滤波的效果的波形。波形620是DAC毛刺,并且波形625是由于对DAC电路204的模拟信号输出进行滤波而产生的信号伪影。通过在DAC之后添加滤波,从DAC输出的模拟信号中的效果是减小毛刺的幅度,同时增加来自毛刺的信号伪影的持续时间。曲线下的面积在两个波形中近似守恒。
图7所示波形说明了向DAC电路204施加补偿零位信号(-Xg(n))和滤波的效果。波形730是DAC毛刺,并且波形735是由调零信号和滤波产生的信号伪影。如图5所示,类似数量的零位信号(-Xg(n))将使补偿后的毛刺的时间平均值降至接近零,而输出处的总纹波在没有补偿的情况下降至信号的30%。
在图4的示例中,补偿(-Xg(n))被添加到DAC输入处来自控制块的数字信号X(n)。在另一个示例中,补偿在DAC本身内部透明地校正,而不是作为外部补偿信号。当DAC代码进行易受毛刺影响的转换时,来自DAC的毛刺在DAC内由数字信号补偿。在另一示例中,使用脉冲形状的毛刺补偿模拟信号在DAC模拟核心内部补偿来自DAC的毛刺。
图8是具有闭环控制的电子系统800的框图,包括DAC电路804。图8的闭环电路包括模数转换器(ADC)电路814以提供关于系统输出的反馈。控制电路802可以调整DAC电路204以更好地将系统输出与系统目标输出相匹配。闭环系统中DAC毛刺的影响,如图8所示,在很大程度上取决于数字环路控制的动态、毛刺的特性以及系统对毛刺的频率响应。可以利用在DAC电路804的输出处添加的毛刺噪声源来分析电子系统800的闭环控制。根据毛刺的符号、大小和频率特性,持续的系统响应可能会产生低电平振荡或纹波,如图9所示。
图10是包括DAC毛刺补偿的闭环系统1000的示例。图10中的补偿在控制电路1002的输出端和DAC电路1004的输入端添加了一个零位信号(-Xg(n))。毛刺补偿可以集成到控制电路1002的控制算法或DAC电路1004的DAC核心中。毛刺补偿减少了由于DAC毛刺引起的正向路径峰间噪声和时间平均误差。毛刺补偿通过提高精度和减少输出处的纹波来提高闭环控制的性能。
在图10的闭环系统中,ADC时钟(CLK)中的Δτ延迟可以用作校准手段。ADC时钟中的Δτ延迟可用于移动ADC时钟孔径,以测量通过采样孔径的毛刺脉冲响应。此外,可以调整ADC采样的时序以最小化闭环系统对输出处的毛刺能量的响应。
图10的闭环系统还可以用于通过首先以较慢的采样率跨过DAC输入值的范围来校准毛刺补偿,其中毛刺在测量时间被消除,并且记录来自ADC电路1014的包括所有线性伪像的基线采样。然后在DAC输入范围上重复测量,同时以期望的采样率跨过期望的毛刺阈值并且将DAC输入的毛刺效应记录为测量的毛刺响应和基线响应之间的差。DAC转换的毛刺补偿可以是具有与DAC转换的测量毛刺相同的时间平均值的补偿脉冲。
图11和图12是DAC的测量数据图,显示了DAC毛刺补偿技术在实践中的应用。图11显示了滤波前后的毛刺,图12显示了在毛刺阈值下触发的DAC毛刺补偿的效果。图11显示了DAC中的原始分割毛刺,因为代码在毛刺阈值边界上转换。迹线1140是毛刺的原始幅度。迹线1145和1150示出了DAC输出处的滤波效果。对迹线1150的滤波从对迹线1145的滤波增加。滤波迹线(1145,1150)示出了来自毛刺的信号伪影的幅度减小,但持续时间增加。
图12显示了滤波和毛刺补偿的组合效果,以减少纹波,从而使毛刺纹波和毛刺补偿减少66%以上。迹线1140是毛刺的原始幅度,迹线1255示出滤波和毛刺补偿的效果。轨迹表明,与仅滤波的方法相比,滤波和毛刺补偿将时间平均信号伪影减少到几乎为零,并减少了毛刺的持续时间。
本文所描述的毛刺抑制技术允许数据转换器系统的DAC稳定在不同的DAC代码,同时保持目标输出电压或电流,同时最小化由于信号毛刺引起的信号保真度的任何降低。
附加说明和示例
示例1包括主题(例如电子系统),该主题包括:至少一个放大器电路,用于提供系统输出;数模转变器(DAC)电路,用于向所述放大器电路提供驱动信号;和控制电路。控制电路配置为在所述控制电路的输入处接收目标信号,并根据所述目标信号向所述DAC电路的输入提供控制电路输出,检测所述DAC电路的转变何时导致在所述DAC电路的输出处的毛刺信号,和向所述DAC电路提供补偿信号以减小所述毛刺信号的幅度。
在示例2中,示例1的主题可选地包括:求和电路节点,以及使用所述求和电路节点将所述补偿信号与所述控制电路的输出求和,并且将所述控制电路的输出与所述补偿信号的和施加到所述DAC电路的输入。
在示例3中,示例1和2中的一个或两个的主题可选地包括:控制电路,被配置为向DAC电路提供数字形式的补偿脉冲作为补偿信号。
在示例4中,示例1-3的一个或任意组合的主题可选地包括:控制电路,被配置为向DAC电路内部的模拟电路提供模拟形式的补偿脉冲作为补偿信号。
在示例5中,示例1-4中的一个或任意组合的主题任选地包括:滤波器电路,耦合到所述DAC电路的输出;和控制电路,被配置为向所述DAC电路提供所述补偿信号以在所述DAC的输出处产生毛刺补偿的模拟信号;和所述滤波器电路对所述毛刺补偿的模拟信号进行滤波。
在示例6中,示例1-5中的一个或任意组合的主题任选地包括:模数转变器(ADC)电路,连接到所述系统输出,以及控制电路,被配置为调整控制电路输出以减小ADC电路的输出与目标信号之间的差。
在示例7中,示例6的主题可选地包括:ADC电路,该ADC电路被配置为对所述毛刺信号进行采样以测量毛刺信号脉冲响应,和检测所述毛刺信号脉冲响应的幅度何时超过预定毛刺阈值,以检测所述DAC电路的转变导致所述毛刺信号。
在示例8中,示例1-7中的一个或任意组合的主题可选地包括作为二进制加权DAC电路的DAC电路。
示例9包括主题(例如一种对电子系统进行补偿以减少信号伪影的方法)或者可以任选地与示例1-8中的一个或任意组合的组合以包括这样的主题,包括:使用数模转变器(DAC)电路来驱动所述电子系统的至少一个放大器电路,以设置所述电子系统的系统输出,使用控制电路检测所述DAC电路的转变何时在所述DAC电路的输出处导致毛刺信号,和将补偿信号添加到所述DAC电路以减小所述毛刺信号的幅度。
在示例10中,示例9的主题可选地包括在控制电路的输出和DAC电路的输入处添加补偿信号。
在示例11中,示例9和10中的一个或两个的主题可选地包括向DAC电路添加数字形式的补偿脉冲。
在示例12中,示例9-11的一个或任意组合的主题可选地包括在DAC电路内部添加模拟形式的补偿脉冲。
在示例13中,示例9-12的一个或任意组合的主题任选地包括:将补偿信号添加到DAC电路以在DAC电路的输出处产生毛刺补偿的模拟信号;和对所述毛刺补偿的模拟信号进行滤波。
在示例14中,示例9-13的一个或任意组合的主题任选地包括:将所述系统输出应用于模数转变器(ADC)电路的输入,并将所述ADC电路的输出提供给所述控制电路,使用所述ADC电路对所述毛刺信号进行采样以测量毛刺信号脉冲响应,以及检测所述毛刺信号脉冲响应的幅度何时超过预定毛刺阈值。
在示例15中,示例9-14的一个或任意组合的主题任选地包括:将所述系统输出应用于模数转变器(ADC)电路的输入,并将所述ADC电路的输出提供给所述控制电路,在DAC输入值的范围内改变DAC电路的输入,使用基线采样率对ADC电路输出进行采样,以确定DAC输入值范围的DAC基线响应,在DAC输入值的范围内改变DAC电路的输入,并以高于所述基线采样率的采样率对ADC电路输出进行采样,以测量DAC输入值范围的DAC毛刺响应,和将DAC输入值的范围的毛刺效应记录为测量的DAC毛刺响应和DAC基线响应之间的差。
在示例16中,示例15的主题任选地包括使用针对所述DAC电路的转变而记录的毛刺效应来检测所述DAC电路的转变何时导致毛刺信号。
示例17包括主题(或者可以任选地与示例1-16中的一个或任意组合的组合以包括这样的主题),例如一种包括指令的计算机可读存储介质,所述指令在由数据转换器系统的控制电路的处理器执行时使所述控制电路执行动作,所述动作包括接收目标信号并设置到数模转换器(DAC)电路的输入以根据所述目标信号设置所述数据转换器系统的系统输出,检测所述DAC电路的转变何时导致在所述DAC电路的输出处的毛刺信号,和向所述DAC电路提供补偿信号以减小所述毛刺信号的幅度。
在示例18中,示例17的主题可选地包括计算机可读存储介质,该计算机可读存储媒体包括使控制电路执行动作的指令,该动作包括产生数字形式的补偿脉冲作为补偿信号。
在示例19中,示例17和18中的一个或两个的主题可选地包括计算机可读存储介质,该计算机可读存储媒体还包括使控制电路执行动作的指令,该动作包括:接收从所述数据转换器系统的模数转换器(ADC)电路的系统输出的数字值,在DAC输入值的范围内改变DAC电路的输入,使用基线采样率对ADC电路输出进行采样,以确定DAC输入值范围的DAC基线响应,在DAC输入值的范围内改变DAC电路的输入,并以高于所述基线采样率的采样率对ADC电路输出进行采样,以测量DAC输入值范围的DAC毛刺响应,和将DAC输入值的范围的毛刺效应记录为测量的DAC毛刺响应和DAC基线响应之间的差。
在示例20中,示例19的主题可选地包括计算机可读存储介质,其进一步包括使控制电路执行动作的指令,所述动作包括:响应于检测到导致毛刺信号的DAC电路的转变,产生数字形式的补偿脉冲作为补偿信号,和所述补偿脉冲具有针对所述DAC电路的转变而记录的所述毛刺效应的平均时间值。
这些非限制性实例可以以任何排列或组合进行组合。上述详细描述包括对附图的引用,附图构成详细描述的一部分。附图以图解的方式示出了可以实践本发明的具体实施例。这些实施例在本文中也被称为“实例”。本文件中提及的所有出版物、专利和专利文件通过引用整体并入本文,如同通过引用单独并入一样。如果本文件与通过引用并入的文件之间的用法不一致,则并入的引用中的用法应被视为对本文件的用法的补充;对于不可调和的不一致,以本文档中的用法为准。
在本文件中,术语“一个”或“一种”在专利文件中常见,包括一个或多个,独立于“至少一个”或“一个或更多”的任何其他实例或用法。在本文件中,术语“或”用于指非排他性或,因此“A或B”包括“A但不包括B”、“B但不包括A”和“A和B”,除非另有说明。在所附权利要求中,术语“包括”和“其中”被用作各自术语“包含”和“其”的简明英语等价物。此外,在以下权利要求中,术语“包括”和“包括”是开放式的,也就是说,除了在权利要求中的该术语之后列出的元件之外,还包括元件的系统、装置、物品或过程仍然被视为落入该权利要求的范围内。此外,在以下权利要求中,术语“第一”、“第二”和“第三”等仅用作标签,并不旨在对其对象施加数字要求。本文描述的方法示例可以是至少部分地由机器或计算机实现的。
Claims (20)
1.一种电子系统,包括:
数模转变器(DAC)电路,用于向第二电路提供驱动信号,其中所述第二电路提供系统输出;和
控制电路,连接到所述DAC电路的输入并且被配置为:
在所述控制电路的输入处接收目标信号,并根据所述目标信号向所述DAC电路的输入提供控制电路输出;
检测所述DAC电路的转变何时导致在所述DAC电路的输出处的毛刺信号;和
向所述DAC电路提供补偿信号以减小所述毛刺信号的幅度。
2.根据权利要求1所述的电子系统,包括:
求和电路节点;和
其中使用所述求和电路节点将所述补偿信号与所述控制电路的输出求和,并且将所述控制电路的输出与所述补偿信号的和施加到所述DAC电路的输入。
3.根据权利要求1所述的电子系统,其中所述控制电路被配置为向所述DAC电路提供数字形式的补偿脉冲作为所述补偿信号。
4.根据权利要求1所述的电子系统,其中所述控制电路被配置为向所述DAC电路内部的模拟电路提供模拟形式的补偿脉冲作为所述补偿信号。
5.根据权利要求1所述的电子系统,包括:
滤波器电路,耦合到所述DAC电路的输出;
其中所述控制电路被配置以将所述补偿信号提供到所述DAC电路以在所述DAC电路的输出处产生毛刺补偿的模拟信号;和
其中所述滤波器电路对所述毛刺补偿的模拟信号进行滤波。
6.根据权利要求1所述的电子系统,包括:
模数转变器(ADC)电路,连接到所述系统输出;和
其中所述控制电路被配置以调整所述控制电路输出以减小所述ADC电路的输出与所述目标信号之间的差。
7.根据权利要求6所述的电子系统,其中所述ADC电路被配置为:
对所述毛刺信号进行采样以测量毛刺信号脉冲响应;和
检测所述毛刺信号脉冲响应的幅度何时超过预定毛刺阈值,以检测所述DAC电路的转变导致所述毛刺信号。
8.根据权利要求1-7中任一项所述的电子系统,其中所述DAC电路是二进制加权DAC电路。
9.一种对电子系统进行补偿以减少信号伪影的方法,该方法包括:
设置数模转变器(DAC)电路的输入,以设置所述电子系统的系统输出;
使用控制电路检测所述DAC电路的转变何时在所述DAC电路的输出处导致毛刺信号;和
将补偿信号添加到所述DAC电路以减小所述毛刺信号的幅度。
10.根据权利要求9所述的方法,其中添加所述补偿信号包括在所述控制电路的输出和到所述DAC电路的输入处添加所述补偿信号。
11.根据权利要求9所述的方法,其中添加所述补偿信号包括将数字形式的补偿脉冲添加到所述DAC电路。
12.根据权利要求9所述的方法,其中添加所述补偿信号包括添加所述DAC电路内部的模拟形式的补偿脉冲。
13.根据权利要求9所述的方法,包括:
将补偿信号添加到DAC电路以在DAC电路的输出处产生毛刺补偿的模拟信号;和
对所述毛刺补偿的模拟信号进行滤波。
14.根据权利要求9所述的方法,包括:
将所述系统输出应用于模数转变器(ADC)电路的输入,并将所述ADC电路的输出提供给所述控制电路;
使用所述ADC电路对所述毛刺信号进行采样以测量毛刺信号脉冲响应;和
其中所述检测所述DAC电路的转变何时导致所述毛刺信号包括检测所述毛刺脉冲响应的幅度何时超过预定毛刺阈值。
15.根据权利要求9-14中任一项所述的方法,包括:
将所述系统输出应用于模数转变器(ADC)电路的输入,并将所述ADC电路的输出提供给所述控制电路;
在DAC输入值的范围内改变DAC电路的输入;
使用基线采样率对ADC电路输出进行采样,以确定DAC输入值范围的DAC基线响应;
在DAC输入值的范围内改变DAC电路的输入,并以高于所述基线采样率的采样率对ADC电路输出进行采样,以测量DAC输入值范围的DAC毛刺响应;和
将DAC输入值的范围的毛刺效应记录为测量的DAC毛刺响应和DAC基线响应之间的差。
16.根据权利要求15所述的方法,包括使用针对所述DAC电路的转变而记录的毛刺效应来检测所述DAC电路的转变何时导致毛刺信号。
17.一种包括指令的计算机可读存储介质,所述指令在由数据转换器系统的控制电路的处理器执行时使所述控制电路执行动作,所述动作包括:
接收目标信号并设置到数模转换器(DAC)电路的输入以根据所述目标信号设置所述数据转换器系统的系统输出;
检测所述DAC电路的转变何时导致在所述DAC电路的输出处的毛刺信号;和
向所述DAC电路提供补偿信号以减小所述毛刺信号的幅度。
18.根据权利要求17所述的计算机可读存储介质,包括使所述控制电路执行动作的指令,所述动作包括产生数字形式的补偿脉冲作为所述补偿信号。
19.根据权利要求17或权利要求18所述的计算机可读存储介质,包括使所述控制电路执行动作的指令,所述动作包括:
接收从所述数据转换器系统的模数转换器(ADC)电路的系统输出的数字值;
在DAC输入值的范围内改变DAC电路的输入;
使用基线采样率对ADC电路输出进行采样,以确定DAC输入值范围的DAC基线响应;
在DAC输入值的范围内改变DAC电路的输入,并以高于所述基线采样率的采样率对ADC电路输出进行采样,以测量DAC输入值范围的DAC毛刺响应;和
将DAC输入值的范围的毛刺效应记录为测量的DAC毛刺响应和DAC基线响应之间的差。
20.根据权利要求19所述的计算机可读存储介质,包括使所述控制电路执行动作的指令,所述动作包括:
响应于检测到导致毛刺信号的DAC电路的转变,产生数字形式的补偿脉冲作为补偿信号;和
其中所述补偿脉冲具有针对所述DAC电路的转变而记录的所述毛刺效应的平均时间值。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US63/377,214 | 2022-09-27 | ||
US18/471,767 | 2023-09-21 | ||
US18/471,767 US20240113721A1 (en) | 2022-09-27 | 2023-09-21 | Digital-to-analog converter glitch reduction techniques |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117792397A true CN117792397A (zh) | 2024-03-29 |
Family
ID=90385793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311260227.5A Pending CN117792397A (zh) | 2022-09-27 | 2023-09-27 | 数字-模拟转换器毛刺抑制技术 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117792397A (zh) |
-
2023
- 2023-09-27 CN CN202311260227.5A patent/CN117792397A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6724248B2 (en) | DC offset self-calibration system for a digital switching amplifier | |
EP1374411B1 (en) | Real time correction of a digital pwm amplifier | |
EP1134898B1 (en) | Carrier-dependent dithering for analog-to-digital conversion | |
US10505562B2 (en) | Circuit and method for generating reference signals for hybrid analog-to-digital convertors | |
US7230556B2 (en) | Analog signal generation using a delta-sigma modulator | |
US20060012505A1 (en) | Adc background calibration timing | |
KR101933575B1 (ko) | 파이프라인형 아날로그 디지털 변환기에서 지연 시간 감소를 위해 수정된 동적 요소 정합 | |
EP1418674B1 (en) | Converter, circuit and method for compensation of non-idealities in continuous time sigma delta converters | |
KR101933569B1 (ko) | 파이프라인형 아날로그 디지털 변환기에서 지연 시간 감소를 위해 수정된 동적 요소 정합 | |
JP6574609B2 (ja) | インターリーブ型アナログ・ディジタル変換器のためのサンプルホールド回路 | |
EP3974847A1 (en) | Dc signal measurement and battery formation/testing | |
US11652491B2 (en) | High-pass shaped dither in continuous-time residue generation systems for analog-to-digital converters | |
US9683866B2 (en) | Device and method for correcting a sensor signal | |
US6907374B1 (en) | Self-calibrating sigma-delta analog-to-digital converter | |
US9906237B1 (en) | Digital-to-analog converter and method of operating | |
US7319424B2 (en) | Measuring and correcting non-linearity of an internal multi-bit analog-to-digital converter in a delta-sigma analog-to-digital converter | |
US8223049B2 (en) | Charge injection mechanism for analog-to-digital converters | |
US7417233B2 (en) | Beam exposure correction system and method | |
CN117792397A (zh) | 数字-模拟转换器毛刺抑制技术 | |
EP3758236A1 (en) | Signal amplitude aware dithering method for enhancing small signal linearity in an analog-to-digital converter | |
US20240113721A1 (en) | Digital-to-analog converter glitch reduction techniques | |
KR101702842B1 (ko) | 아날로그/디지털 변환 동안 오프셋, 오프셋 드리프트, 및 1/f 잡음을 억제시키기 위한 회로 어레인지먼트, 아날로그/디지털 컨버터, 그래디언트 증폭기, 및 방법 | |
US6038518A (en) | Error correction of system transfer function by use of input compensation | |
US11652494B1 (en) | Discrete offset dithered waveform averaging for high-fidelity digitization of repetitive signals | |
US20240137034A1 (en) | Time-interleaved adc skew correction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |