CN117773370A - 电路板打孔路径的规划方法及装置、计算机设备、介质 - Google Patents
电路板打孔路径的规划方法及装置、计算机设备、介质 Download PDFInfo
- Publication number
- CN117773370A CN117773370A CN202410212759.XA CN202410212759A CN117773370A CN 117773370 A CN117773370 A CN 117773370A CN 202410212759 A CN202410212759 A CN 202410212759A CN 117773370 A CN117773370 A CN 117773370A
- Authority
- CN
- China
- Prior art keywords
- point
- path
- circuit board
- distance therebetween
- algorithm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 72
- 238000004080 punching Methods 0.000 title claims abstract description 71
- 238000003860 storage Methods 0.000 claims description 5
- 238000004590 computer program Methods 0.000 claims description 4
- 238000012163 sequencing technique Methods 0.000 claims description 3
- 238000005553 drilling Methods 0.000 description 7
- 238000005457 optimization Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
Landscapes
- Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)
Abstract
本发明公开了一种电路板打孔路径的规划方法及装置、计算机设备、介质,所述电路板打孔路径的规划方法包括：获取电路板打孔路径，所述电路板打孔路径包括多个路径点；根据第一算法及电路板打孔路径，输出最终路径;其中，第一算法包括：取当前最优轨迹T中不相连的四条边e（ci1，ci1+1）、e（ci2，ci2+1）、e（ci3，ci3+1）、e（ci4，ci4+1）；判断di1,i1+1+di2,i2+1+di3,i3+1+di4,i4+1是否大于ci1、ci1+1、ci2、ci2+1、ci3、ci3+1、ci4、ci4+1的其他连接方式的距离之和dj1,j2+dj3,j4+dj5,j6+dj7,j8。
Description
技术领域
本发明涉及计算机技术领域，尤其涉及一种电路板打孔路径的规划方法及装置、计算机设备、介质。
背景技术
PCB（Printed Circuit Board），中文名称为印制电路板，又称印刷线路板，是重要的电子部件，是电子元器件的支撑体，是电子元器件电气相互连接的载体。由于它是采用电子印刷术制作的，故被称为“印刷”电路板。PCB板在加工制造的过程中包括钻孔工序，即将PCB板放置在PCB激光钻孔设备上，利用设备对PCB板的相应位置进行钻孔，方便后序使用。
PCB加工过程中包含一道要对其上铜板进行激光打孔的工序，其过程为激光打孔平台使用激光按照预定的路径移动激光并烧蚀铜板对应位置来加工孔位，PCB打孔过程中移动距离长、加工效率低。因此在该道工序之前需要对激光的移动路径进行预先规划。
上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。
发明内容
本发明的主要目的在于提供了一种电路板打孔路径的规划方法及装置、计算机设备、介质，旨在解决上述问题。
为实现上述目的，本发明提供了一种电路板打孔路径的规划方法，所述电路板打孔路径的规划方法包括：
获取电路板打孔路径，所述电路板打孔路径包括多个路径点；
根据第一算法及电路板打孔路径，输出最终路径。
其中，第一算法包括：
取当前最优轨迹T中不相连的四条边e（ci1，ci1+1）、e（ci2，ci2+1）、e（ci3，ci3+1）、e（ci4，ci4+1）；
判断di1,i1+1+di2,i2+1+di3,i3+1+di4,i4+1是否大于ci1、ci1+1、ci2、ci2+1、ci3、ci3+1、ci4、ci4+1的其他连接方式的距离之和dj1,j2+dj3,j4+dj5,j6+dj7,j8；
当第一判断结果为是，则删除边e（ci1，ci1+1）、e（ci2，ci2+1）、e（ci3，ci3+1）、e（ci4，ci4+1），添加不相连的四条边e（cj1，cj2）、e（cj3，cj4）、e（cj5，cj6）、e（cj7，cj8）；
其中，di1,i1+1为点ci1与点ci1+1之间的距离；
di2,i2+1为点ci2与点ci2+1之间的距离；
di3,i3+1为点ci3与点ci3+1之间的距离;
di4,i4+1为点ci4与点ci4+1之间的距离；
dj1,j2为点cj1与点cj2之间的距离;
dj3,j4为点cj3与点cj4之间的距离;
dj5,j6为点cj5与点cj6之间的距离;
dj7,j8为点cj7与点cj8之间的距离;
j1、j2、j3、j4、j5、j6、j7、j8为i1、i1+1、i2、i2+1、i3、i3+1、i4、i4+1的其中一种组合。
优选地，在所述电路板打孔路径的规划方法中，所述根据第一算法及电路板打孔路径，输出最终路径的步骤，包括：
将所述电路板打孔路径上的各路径点，采用聚类算法将所述电路板打孔路径划分形成多个子团；
计算所述多个子团的中心点；
采用路径规划算法对所述中心点进行排序，得到中心点的第一序列；
分别按照路径规划算法对每个子团的路径点进行路径规划，得到各子团的最优路径；
根据第一序列，将各子团的最优路径合并，输出最终路径；
其中，所述路径规划算法包括所述第一算法。
优选地，在所述电路板打孔路径的规划方法中，所述路径规划算法包括：
获取当前路径，并计算当前路径中的每个点到当前路径中其他所有点的距离，将所述点与其他所有点的距离按照大小排序存入所述点的候选列表；
采用第一算法以及每个点对应的候选列表，输出最终路径。
优选地，在所述电路板打孔路径的规划方法中，所述判断di1,i1+1+di2,i2+1+di3,i3+1+di4,i4+1是否大于ci1、ci1+1、ci2、ci2+1、ci3、ci3+1、ci4、ci4+1的其他连接方式的距离之和dj1,j2+dj3,j4+dj5,j6+dj7,j8的步骤之后，还包括：
当遍历完所有其他不同连接方式且第一判断结果为否，采用第二算法以及每个点对应的候选列表，输出最终路径；
其中，所述第二算法包括：
取当前最优轨迹T中不相连的五条边e（ck1，ck1+1）、e（ck2，ck2+1）、e（ck3，ck3+1）、e（ck4，ck4+1）、e（ck5，ck5+1）；
判断dk1,k1+1+dk2,k2+1+dk3,k3+1+dk4,k4+1+dk5,k5+1是否大于ck1、ck1+1、ck2、ck2+1、ck3、ck3+1、ck4、ck4+1、ck5、ck5+1的其他连接方式的距离之和dh1,h2+dh3,h4+dh5,h6+dh7,h8+dh9,h10；
当第二判断结果为是，则删除边e（ck1，ck1+1）、e（ck2，ck2+1）、e（ck3，ck3+1）、e（ck4，ck4+1）、e（ck5，ck5+1），添加不相连的五条边e（ch1，ch2）、e（ch3，ch4）、e（ch5，ch6）、e（ch7，ch8）、e（ch9，ch10）；
其中，dk1,k1+1为点ck1与点ck1+1之间的距离；
dk2,k2+1为点ck2与点ck2+1之间的距离；
dk3,k3+1为点ck3与点ck3+1之间的距离;
dk4,k4+1为点ck4与点ck4+1之间的距离；
dk5,k5+1为点ck5与点ck5+1之间的距离；
dh1,h2为点ch1与点ch2之间的距离；
dh3,h4为点ch3与点ch4之间的距离；
dh5,h6为点ch5与点ch6之间的距离；
dh7,h8为点ch7与点ch8之间的距离；
dh9,h10为点ch9与点ch10之间的距离；
h1、h2、h3、h4、h5、h6、h7、h8、h9、h10为k1、k1+1、k2、k2+1、k3、k2+1、k3、k3+1、k4、k4+1、k5、k5+1的其中一种组合。
优选地，在所述电路板打孔路径的规划方法中，每个点对应的所述候选列表中包括第一预设数量条边，所述第一预设数量条边为与所述点距离最小的其他点与所述点连接形成的边，所述第一预设数量条边按照距离从小到大排列；
相应地，所述采用第一算法以及每个点对应的候选列表，输出最终路径的步骤，包括：
根据第一算法，从候选列表中依次选择要添加的边进行遍历；
当遍历成功，输出最终路径。
优选地，在所述电路板打孔路径的规划方法中，所述根据第一算法，从候选列表中依次选择要添加的边进行遍历的步骤之后，还包括：
当遍历失败，将每个点对应的候选列表中第一预设数量条边的数量增加第二预设数量条边，并继续遍历。
优选地，在所述电路板打孔路径的规划方法中，所述根据第一算法及电路板打孔路径，输出最终路径的步骤之后，所述规划方法还包括：
从更新后的当前路径任意一点开始向后遍历，并采用计数器计数；
直至遍历完，比较计数器统计的值n’与当前路径理论的点数值n；
当n’与n相同时，根据最终路径，更新当前路径。
为了实现上述目的，本发明提供一种电路板打孔路径的规划装置，所述电路板打孔路径的规划装置包括：
获取单元，用于获取电路板打孔路径，所述电路板打孔路径包括多个路径点；
输出单元，用于根据第一算法及电路板打孔路径，输出最终路径。
其中，第一算法包括：
取当前最优轨迹T中不相连的四条边e（ci1，ci1+1）、e（ci2，ci2+1）、e（ci3，ci3+1）、e（ci4，ci4+1）；
判断di1,i1+1+di2,i2+1+di3,i3+1+di4,i4+1是否大于ci1、ci1+1、ci2、ci2+1、ci3、ci3+1、ci4、ci4+1的其他连接方式的距离之和dj1,j2+dj3,j4+dj5,j6+dj7,j8；
当第一判断结果为是，则删除边e（ci1，ci1+1）、e（ci2，ci2+1）、e（ci3，ci3+1）、e（ci4，ci4+1），添加不相连的四条边e（cj1，cj2）、e（cj3，cj4）、e（cj5，cj6）、e（cj7，cj8）；
其中，di1,i1+1为点ci1与点ci1+1之间的距离；
di2,i2+1为点ci2与点ci2+1之间的距离；
di3,i3+1为点ci3与点ci3+1之间的距离;
di4,i4+1为点ci4与点ci4+1之间的距离；
dj1,j2为点cj1与点cj2之间的距离;
dj3,j4为点cj3与点cj4之间的距离;
dj5,j6为点cj5与点cj6之间的距离;
dj7,j8为点cj7与点cj8之间的距离;
j1、j2、j3、j4、j5、j6、j7、j8为i1、i1+1、i2、i2+1、i3、i3+1、i4、i4+1的其中一种组合。
为了实现上述目的，本发明提供一种计算机设备，所述计算机设备包括：
至少一个处理器；以及，
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行上述的电路板打孔路径的规划方法。
为了实现上述目的，本发明提供一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时实现上述的电路板打孔路径的规划方法。
本发明至少具有如下有益效果：
本发明提供的电路板打孔路径的规划方法，先获取电路板打孔路径，所述电路板打孔路径包括多个路径点；根据第一算法及电路板打孔路径，输出最终路径;其中，第一算法包括：取当前最优轨迹T中不相连的四条边e（ci1，ci1+1）、e（ci2，ci2+1）、e（ci3，ci3+1）、e（ci4，ci4+1）；判断di1,i1+1+di2,i2+1+di3,i3+1+di4,i4+1是否大于ci1、ci1+1、ci2、ci2+1、ci3、ci3+1、ci4、ci4+1的其他连接方式的距离之和dj1,j2+dj3,j4+dj5,j6+dj7,j8；当第一判断结果为是，则删除边e（ci1，ci1+1）、e（ci2，ci2+1）、e（ci3，ci3+1）、e（ci4，ci4+1），添加不相连的四条边e（cj1，cj2）、e（cj3，cj4）、e（cj5，cj6）、e（cj7，cj8）；其中，di1,i1+1为点ci1与点ci1+1之间的距离；di2,i2+1为点ci2与点ci2+1之间的距离；di3,i3+1为点ci3与点ci3+1之间的距离;di4,i4+1为点ci4与点ci4+1之间的距离;j1、j2、j3、j4、j5、j6、j7、j8为i1、i1+1、i2、i2+1、i3、i3+1、i4、i4+1的其中一种组合，如此可以快速对激光的移动路径进行预先规划，解决了现有技术中PCB打孔过程中移动距离长、加工效率低的问题。
进一步地，本发明通过对各个团的中心点应用路径规划算法进行整体的路径优化，得到k个子团的中心点连接顺序T’，即第一序列，再依照各个子团的中心点在T’中的顺序，依次在每一个子团内应用路径规划算法进行路径规划，得到k个子路径{T1、T2、……、Tk}，依照T’中的顺序依次连接各个子路径得到最终路径T，使解的质量不受较大影响的情况下，将一个TSP问题划分为多个子问题。由于PCB上的孔位分布较为有规律，往往在局部地区较为密集兼有大面积的稀疏区域，本发明提供的方案可以降低运算规模，提高求解效率。
进一步地，对于聚类后的各个团的中心点可以应用路径规划算法确定第一序列；对于每个团内应用路径规划算法进行路径规划，再根据第一序列将每个团优化后的路径连接在一起。上述在应用路径规划算法时，均可以在第一算法未找到更有的路径时，继续通过第二算法找到更优的路径，如此路径规划效果更佳。
进一步地，设置候选列表可以提高搜索效率，对于算法在添加边时做出限制。对于每个点均可以设置候选列表，在添加边时从候选列表中选择，提高效率。
附图说明
图1是本发明提供的电路板打孔路径的规划方法第一实施方式的流程示意图；
图2为本发明提供的电路板打孔路径的规划方法第二实施方式的流程示意图；
图3为本发明提供的电路板打孔路径的规划方法第三实施方式的流程示意图；
图4为本发明提供的电路板打孔路径的规划方法第四实施方式的流程示意图；
图5为本发明提供的电路板打孔路径的规划方法第五实施方式的流程示意图；
图6为本发明提供的电路板打孔路径的规划装置的示意图；
图7为本发明计算机设备在第一实施例的示意图；
图8为本发明一路径轨迹的示意图；
图9为图8中取消四条边，再补充四条边后轨迹的示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
本发明实施例中术语“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
本发明实施例中术语“多个”是指两个或两个以上，其它量词与之类似。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本发明而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本发明所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本发明的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。
为了解决上述问题，本实施方式涉及一种电路板打孔路径的规划方法，可以应用于计算机设备，计算机设备可以为台式机、平板电脑、笔记本等等具有数据处理能力的电子设备，在其他实施例中，也可以是其他具有数据处理能力的电子设备，在此不做具体限制。
下面对本发明第一实施方式的电路板打孔路径的规划方法的实现细节进行说明，以下内容仅为方便理解而提供的实现细节，并非实施本方案的必须。
本实施方式的具体流程如图1所示，具体包括：
步骤S100,获取电路板打孔路径，所述电路板打孔路径包括多个路径点；
应该理解的是，电路板打孔路径包括多个路径点。例如给定的图G{V，E}，其中顶点集V={c1、c2、……、cn}为电路板上待打孔的点，边e（ci，cj）为从ci到cj的线段。
步骤S200,根据第一算法及电路板打孔路径，输出最终路径。
其中，第一算法包括：
取当前最优轨迹T中不相连的四条边e（ci1，ci1+1）、e（ci2，ci2+1）、e（ci3，ci3+1）、e（ci4，ci4+1）；
判断di1,i1+1+di2,i2+1+di3,i3+1+di4,i4+1是否大于ci1、ci1+1、ci2、ci2+1、ci3、ci3+1、ci4、ci4+1的其他连接方式的距离之和dj1,j2+dj3,j4+dj5,j6+dj7,j8；
当第一判断结果为是，则删除边e（ci1，ci1+1）、e（ci2，ci2+1）、e（ci3，ci3+1）、e（ci4，ci4+1），添加不相连的四条边e（cj1，cj2）、e（cj3，cj4）、e（cj5，cj6）、e（cj7，cj8）；
其中，di1,i1+1为点ci1与点ci1+1之间的距离；
di2,i2+1为点ci2与点ci2+1之间的距离；
di3,i3+1为点ci3与点ci3+1之间的距离;
di4,i4+1为点ci4与点ci4+1之间的距离；
dj1,j2为点cj1与点cj2之间的距离;
dj3,j4为点cj3与点cj4之间的距离;
dj5,j6为点cj5与点cj6之间的距离;
dj7,j8为点cj7与点cj8之间的距离;
j1、j2、j3、j4、j5、j6、j7、j8为i1、i1+1、i2、i2+1、i3、i3+1、i4、i4+1的其中一种组合。
应该理解的是，当四条不相连的四条边长度之和大于ci1、ci1+1、ci2、ci2+1、ci3、ci3+1、ci4、ci4+1的其他连接方式的距离之和dj1,j2+dj3,j4+dj5,j6+dj7,j8，且四条边e（cj1，cj2）、e（cj3，cj4）、e（cj5，cj6）、e（cj7，cj8）不相连时，取消四条边e（ci1，ci1+1）、e（ci2，ci2+1）、e（ci3，ci3+1）、e（ci4，ci4+1），再补充四条边e（cj1，cj2）、e（cj3，cj4）、e（cj5，cj6）、e（cj7，cj8）。图8示意出了一轨迹的示意图，图9示意出了各个点的其他连接方式，其中在本实施例中，ci1、ci1+1、ci2、ci2+1、ci3、ci3+1、ci4、ci4+1分别为c1、c2、c3、c4、c5、c6、c7、c8。本实施例中，边e（ci1，ci1+1）、e（ci2，ci2+1）、e（ci3，ci3+1）、e（ci4，ci4+1）分别为e（c1，c2）、e（c3，c4）、e（c5，c6）、e（c7，c8）。图9示意出了ci1、ci1+1、ci2、ci2+1、ci3、ci3+1、ci4、ci4+1的其他连接方式的一种实施例，即在本实施例中dj1,j2+dj3,j4+dj5,j6+dj7,j8为d1,3+d2,4+d6,8+d5,7。
如图2所示，图2示意出了本发明提供的电路板打孔路径的规划方法的第二实施方式，基于第一实施方式，所述步骤S200包括：
步骤S210，将所述电路板打孔路径上的各路径点，采用聚类算法将所述电路板打孔路径划分形成多个子团；
应该理解的是，对于规模较大的TSP问题，通常会耗费了大量的时间，在实际生产中，PCB打孔的问题规模动辄上万甚至十几万，完整运行该算法可能需要几天的时间，实在难以接受。然而第一算法运行时具有严格的时间先后顺序，使其完全无法并发执行。若简单地将当前解分为若干段落，在每段之间单独运行算法，有极大地可能导致在空间中距离相近的两个点，划分时却分到两段，多段优化后合并的结果质量太差。
近年来流行的PCB激光打孔平台，其大致结构为一个可在XY轴向较慢移动的平台上，又装载了一对可以快速偏转的振镜，振镜在偏转时可以小范围地移动激光的聚光位置。平台运行时，XY轴缓慢移动，在此过程中振镜快速偏转将激光导引到待打孔位置，激光烧蚀过后迅速移动到下一个打孔位置。因此，打孔平台对局部区域的移动路径长度不敏感，但是对大范围长距离的移动较为敏感。
为此，本发明提出一种分治策略，使解的质量不受较大影响的情况下，将一个TSP问题划分为多个子问题。由于PCB上的孔位分布较为有规律，往往在局部地区较为密集兼有大面积的稀疏区域，为降低运算规模，提高求解效率。
对于给定的图G={V，E}，首先将其划分为k个不重叠的紧密相连的矩形区域，各个矩形区域内的点的集合为{Q1、Q2、……、Qk}，以此为依据将整个问题划分为k个连续的子问题。在每一个子问题中应用上述算法进行路径规划，得到k个子路径{T1、T2、……、Tk}，依次连接各个子路径得到最终的路径T。
对于给定的图G={V，E}，采用k-means方法将其划分为k个子团，其中各个团内的点的集合为{Q1、Q2、……、Qk}，各个团的中心点为{M1、M2、……、Mk}。
对各个团的中心点应用第一算法进行整体的路径优化，得到k个子团的中心点连接顺序T’，再依照各个子团的中心点在T’中的顺序，依次在每一个子团内应用第一算法进行路径规划，得到k个子路径{T1、T2、……、Tk}，依照T’中的顺序依次连接各个子路径得到最终路径T。
举例说明，对于输入的点的坐标集合{c1、c2、……、cn}进行聚类，获得k个子团{Q1、Q2、……、Qk}，以及k个子团的中心点{M1、M2、……、Mk}。聚类采用k-means方法，聚类数的计算方式为k=n/100，每个子团内大约有100个点。
步骤S220，计算所述多个子团的中心点；
步骤S230，采用路径规划算法对所述中心点进行排序，得到中心点的第一序列；
应该理解的是，对各个团的中心点应用路径规划算法进行整体的路径优化，得到k个子团的中心点连接顺序T’，即第一序列，再依照各个子团的中心点在T’中的顺序，依次在每一个子团内应用路径规划算法进行路径规划，得到k个子路径{T1、T2、……、Tk}，依照T’中的顺序依次连接各个子路径得到最终路径T。
需要说明的是，路径规划算法至少包括第一算法。
步骤S240，分别按照路径规划算法对每个子团的路径点进行路径规划，得到各子团的最优路径；
需要说明的是，依次在每一个子团内应用路径规划算法进行路径规划，得到k个子路径{T1、T2、……、Tk}。
步骤S250，根据第一序列，将各子团的最优路径合并，输出最终路径；
需要说明的是，根据第一序列，将各子团的最优路径合并，输出最终路径，即依照T’中的顺序（第一序列）依次连接各个子路径得到最终路径T。
其中，所述路径规划算法包括所述第一算法。
本发明通过对各个团的中心点应用路径规划算法进行整体的路径优化，得到k个子团的中心点连接顺序T’，即第一序列，再依照各个子团的中心点在T’中的顺序，依次在每一个子团内应用路径规划算法进行路径规划，得到k个子路径{T1、T2、……、Tk}，依照T’中的顺序依次连接各个子路径得到最终路径T。
如图3所示，图3示意出了本发明提供的电路板打孔路径的规划方法的第三实施方式，基于第二实施方式，所述步骤S200之后，所述规划方法包括：
步骤S300，当遍历完所有其他不同连接方式且第一判断结果为否，采用第二算法以及每个点对应的候选列表，输出最终路径；
其中，所述第二算法包括：
取当前最优轨迹T中不相连的五条边e（ck1，ck1+1）、e（ck2，ck2+1）、e（ck3，ck3+1）、e（ck4，ck4+1）、e（ck5，ck5+1）；
判断dk1,k1+1+dk2,k2+1+dk3,k3+1+dk4,k4+1+dk5,k5+1是否大于ck1、ck1+1、ck2、ck2+1、ck3、ck3+1、ck4、ck4+1、ck5、ck5+1的其他连接方式的距离之和dh1,h2+dh3,h4+dh5,h6+dh7,h8+dh9,h10；
当第二判断结果为是，则删除边e（ck1，ck1+1）、e（ck2，ck2+1）、e（ck3，ck3+1）、e（ck4，ck4+1）、e（ck5，ck5+1），添加不相连的五条边e（ch1，ch2）、e（ch3，ch4）、e（ch5，ch6）、e（ch7，ch8）、e（ch9，ch10）；
其中，dk1,k1+1为点ck1与点ck1+1之间的距离；
dk2,k2+1为点ck2与点ck2+1之间的距离；
dk3,k3+1为点ck3与点ck3+1之间的距离;
dk4,k4+1为点ck4与点ck4+1之间的距离；
dk5,k5+1为点ck5与点ck5+1之间的距离；
dh1,h2为点ch1与点ch2之间的距离；
dh3,h4为点ch3与点ch4之间的距离；
dh5,h6为点ch5与点ch6之间的距离；
dh7,h8为点ch7与点ch8之间的距离；
dh9,h10为点ch9与点ch10之间的距离；
h1、h2、h3、h4、h5、h6、h7、h8、h9、h10为k1、k1+1、k2、k2+1、k3、k2+1、k3、k3+1、k4、k4+1、k5、k5+1的其中一种组合。
需要说明的是，第二算法与第一算法同理，第二算法通过在当前路径中取消五条边，再补充五条边，形成一新的路径。通过取不相连的五条边，若五条边的长度大于不相连的另一五条边组合的长度时，将五不相连的条边e（ch1，ch2）、e（ch3，ch4）、e（ch5，ch6）、e（ch7，ch8）、e（ch9，ch10）与边e（ck1，ck1+1）、e（ck2，ck2+1）、e（ck3，ck3+1）、e（ck4，ck4+1）、e（ck5，ck5+1）替换，并删除边e（ck1，ck1+1）、e（ck2，ck2+1）、e（ck3，ck3+1）、e（ck4，ck4+1）、e（ck5，ck5+1）。
应该理解的是，当当前路径无法通过第一算法找到更优的路径，则需要通过第二算法继续找到更优的路径。即路径规划算法还包括第二算法。
更具体地，对于聚类后的各个团的中心点可以应用路径规划算法确定第一序列；对于每个团内应用路径规划算法进行路径规划，再根据第一序列将每个团优化后的路径连接在一起。上述在应用路径规划算法时，均可以在第一算法未找到更有的路径时，继续通过第二算法找到更优的路径。
设置候选列表可以提高搜索效率，对于算法在添加边时做出限制。对于每个点均可以设置候选列表，在添加边时从候选列表中选择。每个点均设置候选列表，例如点ci，点ci对应的候选列表包括若干个从点ci出发的边。具体地，可以通过计算点ci到其他所有点的长度进行比较，选择若干个长度较小的边作为候选列表。
如图4所示，图4示意出了本发明提供的电路板打孔路径的规划方法的第四实施方式，基于第二实施方式，所述路径规划算法包括：
步骤S310，获取当前路径，并计算当前路径中的每个点到当前路径中其他所有点的距离，将所述点与其他所有点的距离按照大小排序存入所述点的候选列表；
应该理解的是，以点ci为例，例如距离点ci最近的五个点{cj1，cj2，cj3，cj4，cj5}，将e（ci，cj1）、e（ci，cj2）、e（ci，cj3）、e（ci，cj4）、e（ci，cj5）五条边作为候选边加入点ci的候选列表。通过按照边的长度由小到大排序，在从候选列表中取边可以按照顺序进行选取，提高效率。
步骤S320，采用第一算法以及每个点对应的候选列表，输出最终路径。
具体地，每个点对应的所述候选列表中包括第一预设数量（在本实施例中，第一预设数量为5）条边，所述第一预设数量条边为与所述点距离最小的其他点与所述点连接形成的边，所述第一预设数量条边按照距离从小到大排列；相应地，所述步骤S320包括：
步骤S321，根据第一算法，从候选列表中依次选择要添加的边进行遍历；
步骤S322，当遍历成功，输出最终路径。
另外，所述步骤S321之后，还包括：
步骤S323，当遍历失败，将每个点对应的候选列表中第一预设数量条边的数量增加第二预设数量条边，并继续遍历。
应该理解的是，当遍历失败，可以将候选列表内存储的边的数量增加第二预设数量，例如第一预设数量为5，当遍历失败时，将候选列表中的边的数量加1，即为6。
如图5所示，图5示意出了本发明提供的电路板打孔路径的规划方法的第五实施方式，所述步骤S200之后，所述规划方法还包括：
步骤S410，从更新后的当前路径任意一点开始向后遍历，并采用计数器计数；
应该理解的是，由于采用上述路径规划算法可能存在添加边后不能形成一条完整的回路，此时若对添加边的规则进行一定的限制，对添加边的合法性进行检查，会降低运行的效率。本发明不检查添加边的合法性，通过设置计数器，如此只需要通过检查添加k条边是否比删除的k条边更短即可，如此效率更高。
当新的路径T’产生之后，检查路径T’的完整性，其时间复杂度为O（n）。具体过程为：设置一个计数器，从0开始计数，然后从路径T’上任意一点ci开始，不断向后遍历该路径，每遍历一个点计数器的值加一，直到回到，若此时计数器的值为n，则说明新路径T’是完整的，此时令当前最优路径T=T’，将其更新为新路径。
步骤S420，直至遍历完，比较计数器统计的值n’与当前路径理论的点数值n；
步骤S430，当n’与n相同时，根据最终路径，更新当前路径。
应该理解的是，通过从更新后的当前路径任意一点开始向后遍历，并采用计数器计数；直至遍历完，比较计数器统计的值n’与当前路径理论的点数值n；当n’与n相同时，根据最终路径，更新当前路径，如此可以减少对添加边的合法性进行检查，提高运行的效率。
本发明提供的电路板打孔路径的规划方法，先获取电路板打孔路径，所述电路板打孔路径包括多个路径点；根据第一算法及电路板打孔路径，输出最终路径;其中，第一算法包括：取当前最优轨迹T中不相连的四条边e（ci1，ci1+1）、e（ci2，ci2+1）、e（ci3，ci3+1）、e（ci4，ci4+1）；判断di1,i1+1+di2,i2+1+di3,i3+1+di4,i4+1是否大于ci1、ci1+1、ci2、ci2+1、ci3、ci3+1、ci4、ci4+1的其他连接方式的距离之和dj1,j2+dj3,j4+dj5,j6+dj7,j8；当第一判断结果为是，则删除边e（ci1，ci1+1）、e（ci2，ci2+1）、e（ci3，ci3+1）、e（ci4，ci4+1），添加不相连的四条边e（cj1，cj2）、e（cj3，cj4）、e（cj5，cj6）、e（cj7，cj8）；其中，di1,i1+1为点ci1与点ci1+1之间的距离；di2,i2+1为点ci2与点ci2+1之间的距离；di3,i3+1为点ci3与点ci3+1之间的距离;di4,i4+1为点ci4与点ci4+1之间的距离;j1、j2、j3、j4、j5、j6、j7、j8为i1、i1+1、i2、i2+1、i3、i3+1、i4、i4+1的其中一种组合，如此可以快速对激光的移动路径进行预先规划，解决了现有技术中PCB打孔过程中移动距离长、加工效率低的问题。
进一步地，本发明通过对各个团的中心点应用路径规划算法进行整体的路径优化，得到k个子团的中心点连接顺序T’，即第一序列，再依照各个子团的中心点在T’中的顺序，依次在每一个子团内应用路径规划算法进行路径规划，得到k个子路径{T1、T2、……、Tk}，依照T’中的顺序依次连接各个子路径得到最终路径T，使解的质量不受较大影响的情况下，将一个TSP问题划分为多个子问题。由于PCB上的孔位分布较为有规律，往往在局部地区较为密集兼有大面积的稀疏区域，本发明提供的方案可以降低运算规模，提高求解效率。
进一步地，对于聚类后的各个团的中心点可以应用路径规划算法确定第一序列；对于每个团内应用路径规划算法进行路径规划，再根据第一序列将每个团优化后的路径连接在一起。上述在应用路径规划算法时，均可以在第一算法未找到更有的路径时，继续通过第二算法找到更优的路径，如此路径规划效果更佳。
进一步地，设置候选列表可以提高搜索效率，对于算法在添加边时做出限制。对于每个点均可以设置候选列表，在添加边时从候选列表中选择，提高效率。
如图6所示，图6示意出了本发明提供的电路板打孔路径的规划装置的第一实施方式，该电路板打孔路径的规划装置包括获取单元510、以及输出单元520；
其中，获取单元510用于获取电路板打孔路径，所述电路板打孔路径包括多个路径点；
输出单元520用于根据第一算法及电路板打孔路径，输出最终路径。
其中，第一算法包括：
取当前最优轨迹T中不相连的四条边e（ci1，ci1+1）、e（ci2，ci2+1）、e（ci3，ci3+1）、e（ci4，ci4+1）；
判断di1,i1+1+di2,i2+1+di3,i3+1+di4,i4+1是否大于ci1、ci1+1、ci2、ci2+1、ci3、ci3+1、ci4、ci4+1的其他连接方式的距离之和dj1,j2+dj3,j4+dj5,j6+dj7,j8；
当第一判断结果为是，则删除边e（ci1，ci1+1）、e（ci2，ci2+1）、e（ci3，ci3+1）、e（ci4，ci4+1），添加不相连的四条边e（cj1，cj2）、e（cj3，cj4）、e（cj5，cj6）、e（cj7，cj8）；
其中，di1,i1+1为点ci1与点ci1+1之间的距离；
di2,i2+1为点ci2与点ci2+1之间的距离；
di3,i3+1为点ci3与点ci3+1之间的距离;
di4,i4+1为点ci4与点ci4+1之间的距离；
dj1,j2为点cj1与点cj2之间的距离;
dj3,j4为点cj3与点cj4之间的距离;
dj5,j6为点cj5与点cj6之间的距离;
dj7,j8为点cj7与点cj8之间的距离;
j1、j2、j3、j4、j5、j6、j7、j8为i1、i1+1、i2、i2+1、i3、i3+1、i4、i4+1的其中一种组合。
为了实现上述目的，本发明还提供一种计算机设备，如图7所示，该计算机设备包括至少一个处理器601；以及，与所述至少一个处理器601通信连接的存储器602；其中，所述存储器602存储有可被所述至少一个处理器601执行的指令，所述指令被所述至少一个处理器601执行，以使所述至少一个处理器601能够执行上述电路板打孔路径的规划方法。
其中，存储器602和处理器601采用总线方式连接，总线可以包括任意数量的互联的总线和桥，总线将一个或多个处理器601和存储器602的各种电路连接在一起。总线还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路连接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口在总线和收发机之间提供接口。收发机可以是一个元件，也可以是多个元件，比如多个接收器和发送器，提供用于在传输介质上与各种其他装置通信的单元。经处理器601处理的数据通过天线在无线介质上进行传输，进一步，天线还接收数据并将数据传送给处理器601。
处理器601负责管理总线和通常的处理，还可以提供各种功能，包括定时，外围接口，电压调节、电源管理以及其他控制功能。而存储器602可以被用于存储处理器601在执行操作时所使用的数据。
为了实现上述目的，本发明提供一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时实现上述电路板打孔路径的规划方法。
即，本领域技术人员可以理解，实现上述实施方式方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序存储在一个存储介质中，包括若干指令用以使得一个设备（可以是单片机，芯片等）或处理器（processor）执行本申请各个实施方式所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。
显然，上述所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，可以做出其它不同形式的变化或变动，都应当属于本发明保护的范围。
Claims (10)
1.一种电路板打孔路径的规划方法，其特征在于，包括：
获取电路板打孔路径，所述电路板打孔路径包括多个路径点；
根据第一算法及电路板打孔路径，输出最终路径;
其中，第一算法包括：
取当前最优轨迹T中不相连的四条边e（ci1，ci1+1）、e（ci2，ci2+1）、e（ci3，ci3+1）、e（ci4，ci4+1）；
判断di1,i1+1+di2,i2+1+di3,i3+1+di4,i4+1是否大于ci1、ci1+1、ci2、ci2+1、ci3、ci3+1、ci4、ci4+1的其他连接方式的距离之和dj1,j2+dj3,j4+dj5,j6+dj7,j8；
当第一判断结果为是，则删除边e（ci1，ci1+1）、e（ci2，ci2+1）、e（ci3，ci3+1）、e（ci4，ci4+1），添加不相连的四条边e（cj1，cj2）、e（cj3，cj4）、e（cj5，cj6）、e（cj7，cj8）；
其中，di1,i1+1为点ci1与点ci1+1之间的距离；
di2,i2+1为点ci2与点ci2+1之间的距离；
di3,i3+1为点ci3与点ci3+1之间的距离;
di4,i4+1为点ci4与点ci4+1之间的距离;
dj1,j2为点cj1与点cj2之间的距离;
dj3,j4为点cj3与点cj4之间的距离;
dj5,j6为点cj5与点cj6之间的距离;
dj7,j8为点cj7与点cj8之间的距离;
j1、j2、j3、j4、j5、j6、j7、j8为i1、i1+1、i2、i2+1、i3、i3+1、i4、i4+1的其中一种组合。
2.如权利要求1所述的电路板打孔路径的规划方法，其特征在于，所述根据第一算法及电路板打孔路径，输出最终路径的步骤，包括：
将所述电路板打孔路径上的各路径点，采用聚类算法将所述电路板打孔路径划分形成多个子团；
计算所述多个子团的中心点；
采用路径规划算法对所述中心点进行排序，得到中心点的第一序列；
分别按照路径规划算法对每个子团的路径点进行路径规划，得到各子团的最优路径；
根据第一序列，将各子团的最优路径合并，输出最终路径；
其中，所述路径规划算法包括所述第一算法。
3.如权利要求2所述的电路板打孔路径的规划方法，其特征在于，所述路径规划算法包括：
获取当前路径，并计算当前路径中的每个点到当前路径中其他所有点的距离，将所述点与其他所有点的距离按照大小排序存入所述点的候选列表；
采用第一算法以及每个点对应的候选列表，输出最终路径。
4.如权利要求3的所述的电路板打孔路径的规划方法，其特征在于，所述判断di1,i1+1+di2,i2+1+di3,i3+1+di4,i4+1是否大于ci1、ci1+1、ci2、ci2+1、ci3、ci3+1、ci4、ci4+1的其他连接方式的距离之和dj1,j2+dj3,j4+dj5,j6+dj7,j8的步骤之后，还包括：
当遍历完所有其他不同连接方式且第一判断结果为否，采用第二算法以及每个点对应的候选列表，输出最终路径；
其中，所述第二算法包括：
取当前最优轨迹T中不相连的五条边e（ck1，ck1+1）、e（ck2，ck2+1）、e（ck3，ck3+1）、e（ck4，ck4+1）、e（ck5，ck5+1）；
判断dk1,k1+1+dk2,k2+1+dk3,k3+1+dk4,k4+1+dk5,k5+1是否大于ck1、ck1+1、ck2、ck2+1、ck3、ck3+1、ck4、ck4+1、ck5、ck5+1的其他连接方式的距离之和dh1,h2+dh3,h4+dh5,h6+dh7,h8+dh9,h10；
当第二判断结果为是，则删除边e（ck1，ck1+1）、e（ck2，ck2+1）、e（ck3，ck3+1）、e（ck4，ck4+1）、e（ck5，ck5+1），添加不相连的五条边e（ch1，ch2）、e（ch3，ch4）、e（ch5，ch6）、e（ch7，ch8）、e（ch9，ch10）；
其中，dk1,k1+1为点ck1与点ck1+1之间的距离；
dk2,k2+1为点ck2与点ck2+1之间的距离；
dk3,k3+1为点ck3与点ck3+1之间的距离;
dk4,k4+1为点ck4与点ck4+1之间的距离；
dk5,k5+1为点ck5与点ck5+1之间的距离；
dh1,h2为点ch1与点ch2之间的距离；
dh3,h4为点ch3与点ch4之间的距离；
dh5,h6为点ch5与点ch6之间的距离；
dh7,h8为点ch7与点ch8之间的距离；
dh9,h10为点ch9与点ch10之间的距离；
h1、h2、h3、h4、h5、h6、h7、h8、h9、h10为k1、k1+1、k2、k2+1、k3、k2+1、k3、k3+1、k4、k4+1、k5、k5+1的其中一种组合。
5.如权利要求3所述的电路板打孔路径的规划方法，其特征在于，每个点对应的所述候选列表中包括第一预设数量条边，所述第一预设数量条边为与所述点距离最小的其他点与所述点连接形成的边，所述第一预设数量条边按照距离从小到大排列；
相应地，所述采用第一算法以及每个点对应的候选列表，输出最终路径的步骤，包括：
根据第一算法，从候选列表中依次选择要添加的边进行遍历；
当遍历成功，输出最终路径。
6.如权利要求5所述的电路板打孔路径的规划方法，其特征在于，所述根据第一算法，从候选列表中依次选择要添加的边进行遍历的步骤之后，还包括：
当遍历失败，将每个点对应的候选列表中第一预设数量条边的数量增加第二预设数量条边，并继续遍历。
7.如权利要求1至6任意一项所述的电路板打孔路径的规划方法，其特征在于，所述根据第一算法及电路板打孔路径，输出最终路径的步骤之后，所述规划方法还包括：
从更新后的当前路径任意一点开始向后遍历，并采用计数器计数；
直至遍历完，比较计数器统计的值n’与当前路径理论的点数值n；
当n’与n相同时，根据最终路径，更新当前路径。
8.一种电路板打孔路径的规划装置，其特征在于，包括：
获取单元，用于获取电路板打孔路径，所述电路板打孔路径包括多个路径点；
输出单元，用于根据第一算法及电路板打孔路径，输出最终路径；
其中，第一算法包括：
取当前最优轨迹T中不相连的四条边e（ci1，ci1+1）、e（ci2，ci2+1）、e（ci3，ci3+1）、e（ci4，ci4+1）；
判断di1,i1+1+di2,i2+1+di3,i3+1+di4,i4+1是否大于ci1、ci1+1、ci2、ci2+1、ci3、ci3+1、ci4、ci4+1的其他连接方式的距离之和dj1,j2+dj3,j4+dj5,j6+dj7,j8；
当第一判断结果为是，则删除边e（ci1，ci1+1）、e（ci2，ci2+1）、e（ci3，ci3+1）、e（ci4，ci4+1），添加不相连的四条边e（cj1，cj2）、e（cj3，cj4）、e（cj5，cj6）、e（cj7，cj8）；
其中，di1,i1+1为点ci1与点ci1+1之间的距离；
di2,i2+1为点ci2与点ci2+1之间的距离；
di3,i3+1为点ci3与点ci3+1之间的距离;
di4,i4+1为点ci4与点ci4+1之间的距离；
dj1,j2为点cj1与点cj2之间的距离;
dj3,j4为点cj3与点cj4之间的距离;
dj5,j6为点cj5与点cj6之间的距离;
dj7,j8为点cj7与点cj8之间的距离;
j1、j2、j3、j4、j5、j6、j7、j8为i1、i1+1、i2、i2+1、i3、i3+1、i4、i4+1的其中一种组合。
9.一种计算机设备，其特征在于，包括：
至少一个处理器；以及，
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如权利要求1至7任意一项所述的电路板打孔路径的规划方法。
10.一种计算机可读存储介质，存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7任意一项所述的电路板打孔路径的规划方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410212759.XA CN117773370A (zh) | 2024-02-27 | 2024-02-27 | 电路板打孔路径的规划方法及装置、计算机设备、介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410212759.XA CN117773370A (zh) | 2024-02-27 | 2024-02-27 | 电路板打孔路径的规划方法及装置、计算机设备、介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117773370A true CN117773370A (zh) | 2024-03-29 |
Family
ID=90391328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410212759.XA Pending CN117773370A (zh) | 2024-02-27 | 2024-02-27 | 电路板打孔路径的规划方法及装置、计算机设备、介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117773370A (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4866629A (en) * | 1987-11-13 | 1989-09-12 | Industrial Technology Research Institute | Machine vision process and apparatus for reading a plurality of separated figures |
| US5999881A (en) * | 1997-05-05 | 1999-12-07 | General Electric Company | Automated path planning |
| CN102023611A (zh) * | 2010-12-02 | 2011-04-20 | 广东工业大学 | 激光切割机寻轨路径规划优化方法 |
| US20120024605A1 (en) * | 2009-04-17 | 2012-02-02 | Elinas Pantelis | Drill hole planning |
| CN110687923A (zh) * | 2019-11-08 | 2020-01-14 | 深圳市道通智能航空技术有限公司 | 无人机长距离循迹飞行方法、装置、设备及存储介质 |
| CN111694047A (zh) * | 2020-05-09 | 2020-09-22 | 吉林大学 | 基于多通道奇异谱的钻孔应变网络拓扑结构异常检测方法 |
| CN113272850A (zh) * | 2018-10-29 | 2021-08-17 | 强力交易投资组合2018有限公司 | 自适应智能共享基础设施借贷交易支持平台 |
| CN115041842A (zh) * | 2022-06-28 | 2022-09-13 | 广东工业大学 | 一种芯片群孔的激光打孔路径优化方法和系统 |
| CN116276955A (zh) * | 2022-11-30 | 2023-06-23 | 西安科技大学 | 一种钻锚机器人钻臂轨迹规划方法、系统及电子设备 |
| CN117156688A (zh) * | 2023-10-27 | 2023-12-01 | 深圳市常丰激光刀模有限公司 | 一种多层线路板激光打孔方法 |
| CN117206716A (zh) * | 2023-09-25 | 2023-12-12 | 盐城维信电子有限公司 | Pcb激光钻孔机器的xy轴移动路径的拟合方法、终端及介质 |
-
2024
- 2024-02-27 CN CN202410212759.XA patent/CN117773370A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4866629A (en) * | 1987-11-13 | 1989-09-12 | Industrial Technology Research Institute | Machine vision process and apparatus for reading a plurality of separated figures |
| US5999881A (en) * | 1997-05-05 | 1999-12-07 | General Electric Company | Automated path planning |
| US20120024605A1 (en) * | 2009-04-17 | 2012-02-02 | Elinas Pantelis | Drill hole planning |
| CN102023611A (zh) * | 2010-12-02 | 2011-04-20 | 广东工业大学 | 激光切割机寻轨路径规划优化方法 |
| CN113272850A (zh) * | 2018-10-29 | 2021-08-17 | 强力交易投资组合2018有限公司 | 自适应智能共享基础设施借贷交易支持平台 |
| CN110687923A (zh) * | 2019-11-08 | 2020-01-14 | 深圳市道通智能航空技术有限公司 | 无人机长距离循迹飞行方法、装置、设备及存储介质 |
| CN111694047A (zh) * | 2020-05-09 | 2020-09-22 | 吉林大学 | 基于多通道奇异谱的钻孔应变网络拓扑结构异常检测方法 |
| CN115041842A (zh) * | 2022-06-28 | 2022-09-13 | 广东工业大学 | 一种芯片群孔的激光打孔路径优化方法和系统 |
| CN116276955A (zh) * | 2022-11-30 | 2023-06-23 | 西安科技大学 | 一种钻锚机器人钻臂轨迹规划方法、系统及电子设备 |
| CN117206716A (zh) * | 2023-09-25 | 2023-12-12 | 盐城维信电子有限公司 | Pcb激光钻孔机器的xy轴移动路径的拟合方法、终端及介质 |
| CN117156688A (zh) * | 2023-10-27 | 2023-12-01 | 深圳市常丰激光刀模有限公司 | 一种多层线路板激光打孔方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113222031B (zh) | 基于联邦个性化学习的光刻热区检测方法 | |
| EP4113316A2 (en) | Method and apparatus for processing table, device, and storage medium | |
| CN110196848A (zh) | 一种面向公共资源交易数据的清洗去重方法及其系统 | |
| Rex et al. | An integrated approach for optimal fixture layout design | |
| Huang et al. | LCS graph kernel based on Wasserstein distance in longest common subsequence metric space | |
| Cohen et al. | Genetic algorithm software system for analog circuit design | |
| CN115526093A (zh) | Smt印刷参数优化模型的训练方法、设备和存储介质 | |
| US20230109681A1 (en) | Systems and methods for natural language code search | |
| CN116881641A (zh) | 预训练模型调整方法及装置、存储介质、计算设备 | |
| da Silva et al. | A new multicommodity flow model for the job sequencing and tool switching problem | |
| CN110457469A (zh) | 基于长短期记忆网络的信息分类方法、装置、计算机设备 | |
| Ghosh et al. | A user-guided innovization-based evolutionary algorithm framework for practical multi-objective optimization problems | |
| CN117773370A (zh) | 电路板打孔路径的规划方法及装置、计算机设备、介质 | |
| CN116705197A (zh) | 一种合成及逆合成分子图预测模型的处理方法和装置 | |
| CN104572687A (zh) | 微博传播的关键用户识别方法和装置 | |
| CN109492759B (zh) | 神经网络模型预测方法、装置和终端 | |
| Vidyakiran et al. | A genetic-algorithms-based multiobjective approach for a three-dimensional guillotine cutting problem | |
| Aras et al. | Solving the uncapacitated multi-facility Weber problem by vector quantization and self-organizing maps | |
| CN110609854A (zh) | 字段名查询方法、系统、电子设备及计算机存储介质 | |
| WO2021199052A1 (en) | Methods and systems for searching and retrieving information | |
| Rymuza et al. | Methods for constructing and evaluating consensus genomic interval sets | |
| CN111414765A (zh) | 句子一致性的判定方法、装置、电子设备及可读存储介质 | |
| CN113836902B (zh) | 一种短语语料库的构建方法、装置、设备和存储介质 | |
| US11853312B1 (en) | Generation of feature stores | |
| Chen et al. | Optimal air-move path generation based on MMAS algorithm |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |