CN117767895A - 一种具有高增益的功率放大器电路及芯片 - Google Patents
一种具有高增益的功率放大器电路及芯片 Download PDFInfo
- Publication number
- CN117767895A CN117767895A CN202311722491.6A CN202311722491A CN117767895A CN 117767895 A CN117767895 A CN 117767895A CN 202311722491 A CN202311722491 A CN 202311722491A CN 117767895 A CN117767895 A CN 117767895A
- Authority
- CN
- China
- Prior art keywords
- pmos tube
- tube
- output end
- power amplifier
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001914 filtration Methods 0.000 claims abstract description 12
- 239000003990 capacitor Substances 0.000 claims description 21
- 230000010355 oscillation Effects 0.000 claims description 6
- 230000003321 amplification Effects 0.000 abstract description 7
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 7
- 230000003071 parasitic effect Effects 0.000 description 8
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开了一种具有高增益的功率放大器电路及芯片。该功率放大器电路包括放大单元和偏置单元;其中,偏置单元的第一输出端和第二输出端分别与放大单元的第一偏置端和第二偏置端对应连接;放大单元采用放大管与共源共栅结构级联的电路结构,用于对输入射频信号进行功率放大;偏置单元采用运算器放大器和PMOS管构成负反馈的二级放大结构,结合由PMOS管构成的分压结构以及电阻电容滤波结构,用于为放大单元的共源共栅结构提供二路稳定的偏置电压。偏置单元与放大单元的技术方案相结合,提高功率放大器电路的输出阻抗,在实现提高功率放大器增益的同时,有效抑制了电路产生的二次谐波。
Description
技术领域
本发明涉及一种具有高增益的功率放大器电路,同时也涉及包括该功率放大器电路的集成电路芯片,属于射频集成电路技术领域。
背景技术
在无线通信系统中,射频前端的信号发射是利用发射机是将基带信号调制到载波上,再经由功率放大器放大后通过天线将射频信号发射出去。因此,功率放大器电路是发射通路的核心模块,其性能直接影响整个系统的通信质量。通常,射频收发系统中都希望发射的射频信号的功率足够大,同时,还要具有足够的谐波抑制能力,来保证所发射的射频信号不干扰其他频段通信。
在现有技术中,采用放大管级联为共源共栅(Cascode)结构可以提高功率放大器的增益,但是在实际工作中,共源共栅结构中的两个MOS管的栅端电压波动,会引起功率放大器电路的增益和谐波性能的降低。
在申请号为202210225767.9的中国发明申请中,公开了一种W波段的高增益功率放大器电路。该高增益功率放大器电路包括级联的N级放大电路,每一级放大电路均包括:输入匹配网络、第一偏置电阻、共射极晶体管、互联电感、共基极晶体管、偏置去耦电容、第二偏置电阻和输出匹配网络。
发明内容
本发明所要解决的首要技术问题在于提供一种具有高增益的功率放大器电路。
本发明所要解决的另一技术问题在于提供一种包括该功率放大器电路的集成电路芯片。
为了实现上述目的,本发明采用以下的技术方案:
根据本发明实施例的第一方面,提供一种具有高增益的功率放大器电路,包括放大单元和偏置单元;其中,
所述偏置单元的第一输出端和第二输出端分别与所述放大单元的第一偏置端和第二偏置端对应连接;射频信号输入端与所述放大单元的输入端连接,所述放大单元的输出端与所述功率放大器电路的输出端连接;
所述放大单元包括放大管和共源共栅结构,用于对输入射频信号进行功率放大;
所述偏置单元包括放大器电路、分压电路和滤波电路,用于为所述放大单元的所述共源共栅结构提供二路稳定的偏置电压。
其中较优地,所述放大单元包括第一NMOS管、第二NMOS管、第三NMOS管和第一电感;其中,
所述第一NMOS管为放大管;
所述第二NMOS管和所述第三NMOS管组成共源共栅结构,用于提高输出阻抗;
所述第一电感用于为高频振荡提供阻抗。
其中较优地,射频信号输入端与所述第一NMOS管的栅端连接,所述第一NMOS管的源端与地电位端连接,所述第一NMOS管的漏端与所述第二NMOS管的源端连接,所述第二NMOS管的漏端与所述第三NMOS管的源端连接,所述第三NMOS管的漏端与所述第一电感及所述功率放大器电路的输出端连接,所述第一电感的另一端与电源VDD端连接;所述第二NMOS管的栅端和所述第三NMOS管的栅端分别与所述偏置单元的第一输出端和第二输出端对应连接。
其中较优地,所述偏置单元包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管,以及运算器放大器、第一电容、第二电容、第一电阻和电流源;其中,
所述运算器放大器和所述第一PMOS管构成负反馈结构,控制所述偏置单元的第一输出端处的第一电压等于参考电压;
所述第一PMOS管和所述第二PMOS管构成第二级放大器,用于隔离所述运算器放大器的输出端和所述偏置单元的第一输出端;
所述第四PMOS管和所述第五PMOS管构成分压结构,用于降低所述偏置单元的第二输出端处的电压波动。
其中较优地,所述运算器放大器和所述第一PMOS管构成的负反馈结构中,所述运算器放大器的同相输入端与所述参考电压端连接,所述运算器放大器的输出端与所述第一PMOS管的栅端连接,所述运算器放大器的反相输入端与所述第一PMOS管的源端及所述偏置单元的第一输出端连接;所述第一PMOS管的漏端与地电位端连接。
其中较优地,所述第一PMOS管和所述第二PMOS管构成的第二级放大器中,所述第一PMOS管的漏端与地电位端连接,所述第一PMOS管的栅端与所述运算器放大器的输出端连接,所述第一PMOS管的源端一方面与所述运算器放大器的反相输入端及所述偏置单元的第一输出端连接,另一方面与所述第二PMOS管的漏端连接;所述第二PMOS管的源端与电源VDD端连接;所述第二PMOS管的栅端与所述第三PMOS管的栅端及所述第四PMOS管的栅端连接。
其中较优地,所述第四PMOS管和所述第五PMOS管构成的分压结构中,所述第四PMOS管的源端与电源VDD端连接,所述第四PMOS管的栅端与所述第三PMOS管的栅端及所述第二PMOS管的栅端连接,所述第四PMOS管的漏端一方面与所述第五PMOS管的源端连接,另一方面通过所述第一电阻与所述偏置单元的第二输出端连接;所述第五PMOS管的栅端与漏端短接后与所述偏置单元的第一输出端连接。
其中较优地,所述第一电容与所述偏置单元的第一输出端连接,用于滤除所述偏置单元的第一输出端处的电压波动;
所述第二电容与所述偏置单元的第二输出端连接,所述第二电容与所述第一电阻构成低通滤波结构,用于滤除所述偏置单元的第二输出端处的电压波动。
根据本发明实施例的第二方面,提供一种集成电路芯片,该集成电路芯片中包括上述具有高增益的功率放大器电路。
与现有技术相比较,本发明提供的具有高增益的功率放大器电路,通过放大单元采用放大管与共源共栅结构级联的技术方案,以及偏置单元采用运算器放大器、PMOS管构成负反馈的二级放大结构与PMOS管构成的分压结构、电阻电容滤波结构相结合的技术方案,保证了功率放大器电路的输出阻抗的最大化,实现在提高功率放大器增益的同时,有效抑制了电路产生的二次谐波。因此,本发明提供的具有高增益的功率放大器电路具有结构设计巧妙合理、设计成本较低、放大器增益较高,以及电路谐波性能优异等有益效果。
附图说明
图1为现有技术中,一个典型的功率放大器的电路原理图;
图2为本发明实施例中,具有高增益的功率放大器电路的原理接线图;
图3为本发明技术方案与现有技术方案的发射功率和二次谐波的仿真测试对比图。
具体实施方式
下面结合附图和具体实施例对本发明的技术内容进行详细具体的说明。
为了便于理解和说明,本发明申请首先对现有技术方案中一个典型的功率放大器电路进行简单介绍,并在此基础上详细说明本发明实施例的具体技术方案。
在现有技术中,如图1所示,一个典型的功率放大器电路包括放大管NM0、共源共栅结构NM1和NM2、电感L0以及电阻R0、电流源I0。其中,为提高功率放大器的增益,放大管NM0与共源共栅结构NM1、NM2级联连接,NMOS管NM2的漏端作为输出端,其通过电感L0与电源Vdd连接;NMOS管NM2的栅端连接电源Vdd,NMOS管NM1的栅端与电流源I0的输出端及电阻R0连接,通过电阻R0和电流源I0提为其提供一个偏置电压V0。
为提高功率放大器的增益,应尽可能的保持NMOS管NM1和NM2的栅端电压不变。但在功率放大器电路工作中,输出端Vout会产生较大幅度的高频振荡信号,其通过NMOS管NM2的寄生电容Cgd_nm2以及NMOS管NM1的寄生电容Cgd_nm1会馈通到NMOS管NM1和NM2的栅端上,使得栅端电压产生波动,降低了NMOS管NM1和NM2的跨导gnm1和gnm2。同时,输入信号Vin通过放大管NM0的寄生电容Cgd_nm0以及NMOS管NM1的寄生电容Cgd_nm1馈通到NMOS管NM1的栅端上,使得栅端电压产生波动,降低了NMOS管NM1的跨导gnm1,从而使放大器的增益降低。
另一方面,输出端Vout产生较大幅度的高频振荡信号,同样会产生较大的电流波动,因此,电源Vdd上也产生电压波动,使得栅端连接电源Vdd的NMOS管NM2近似成为一个混频管,其混频输出的频率为2Fout和0(Fout为输出端的信号频率),导致输出频率的二次谐波性能恶化。为解决现有技术中存在的上述问题,本发明申请提供一种具有高增益的功率放大器电路,在提高放大器增益的同时,能够降低输出端的二次谐波,提高谐波抑制能力。
如图2所示,本发明实施例提供的一种具有高增益的功率放大器电路包括放大单元和偏置单元;其中,偏置单元的第一输出端和第二输出端分别与放大单元的第一偏置端和第二偏置端对应连接;射频信号输入端与放大单元的输入端连接,放大单元的输出端与功率放大器电路的输出端连接。
放大单元采用放大管与共源共栅结构级联构成,用于对输入射频信号进行功率放大。
偏置单元采用放大器电路、分压电路和滤波电路构成,用于为放大单元的共源共栅结构提供二路稳定的偏置电压。
偏置单元与放大单元的技术方案相结合,提高功率放大器电路的输出阻抗,在实现提高功率放大器增益的同时,有效抑制了电路产生的二次谐波。
在本发明的一个实施例中,如图2所示,放大单元包括第一NMOS管NM0、第二NMOS管NM1、第三NMOS管NM2和第一电感L0。其中,射频信号输入端VIN与第一NMOS管NM0的栅端连接,第一NMOS管NM0的源端与地电位端连接,第一NMOS管NM0的漏端与第二NMOS管NM 1的源端连接,第二NMOS管NM1的漏端与第三NMOS管NM2的源端连接,第三NMOS管NM2的漏端与第一电感L0及功率放大器电路的输出端Vout连接,第一电感L0的另一端与电源VDD端连接。第二NMOS管NM1的栅端和第三NMOS管NM2的栅端分别与偏置单元的第一输出端和第二输出端对应连接。
在放大单元中,第一NMOS管NM0为放大管;第二NMOS管NM1和第三NMOS管NM2组成共源共栅结构,用于提高输出阻抗,从而提高功率放大器的增益;第一电感L0作为负载电感为高频振荡提供阻抗。放大单元采用放大管与共源共栅结构级联结构以后,输出阻抗Rout满足如下公式:
Rout=gnm2*gnm1*rnm1*rnm2*rnm0||RL0 (1)
功率放大器的增益Av满足如下公式:
Av=gnm0* Rout (2)
其中,gnm0和rnm0分别为第一NMOS管NM0的等效跨导和等效阻抗;gnm1和rnm1分别为第二NMOS管NM1的等效跨导和等效阻抗;gnm2和rnm2分别为第三NMOS管NM2的等效跨导和等效阻抗;RL0为第一电感L0的等效阻抗。
由于第一电感L0在谐振频率处呈现较大的等效阻抗RL0,因此,从公式(1)中可以看出,输出阻抗Rout的大小由NMOS管的等效阻抗gnm2*gnm1*rnm1*rnm2*rnm0决定,该等效阻抗的值越大,则输出阻抗Rout越大,也就是输出端高频信号的幅值就越大,即功率放大器的增益Av越大。
为了保证功率放大器的增益的最大化,应尽量保证第二NMOS管NM1和第三NMOS管NM2的栅端电压稳定不变,从而使其等效跨导gnm1和gnm2保持最大化。但是,由于第三NMOS管NM2的寄生电容Cgd_nm2和第二NMOS管NM1的寄生电容Cgd_nm1以及第一NMOS管NM0的寄生电容Cgd_nm0的存在,会将高频振荡信号馈通到第二NMOS管NM1和第三NMOS管NM2的栅端,使栅端电压产生波动,降低了等效跨导gnm1和gnm2。因此,本发明实施例采用共源共栅结构与其偏置单元相结合的技术方案来解决这个问题。
在本发明的一个实施例中,如图2所示,偏置单元包括第一PMOS管PM0、第二PMOS管PM1、第三PMOS管PM2、第四PMOS管PM3和第五PMOS管PM4,以及运算器放大器A1、第一电容C0、第二电容C1、第一电阻R0和电流源I0。其中,电流源I0的输出端与地电位端连接,电流源I0的输入端与第三PMOS管PM2的漏端连接;第三PMOS管PM2的漏端与栅端短接后与第二PMOS管PM1的栅端及第四PMOS管PM3的栅端连接;第二PMOS管PM1、第三PMOS管PM2、第四PMOS管PM3的源端均与电源VDD端连接;第二PMOS管PM1的漏端(节点J1)一方面与第一PMOS管PM0的源端及运算器放大器A1的反相输入端连接,另一方面与偏置单元的第一输出端连接;运算器放大器A1的同相输入端与参考电压VREF端连接,运算器放大器A1的输出端与第一PMOS管PM0的栅端连接,第一PMOS管PM0的漏端与地电位端连接;第四PMOS管PM3的漏端(节点J2)一方面与第五PMOS管PM4的源端连接,另一方面通过第一电阻R0与偏置单元的第二输出端连接;第五PMOS管PM4的栅端与漏端短接后与偏置单元的第一输出端连接;第一电容C0的两端分别与偏置单元的第一输出端及地电位端连接;第二电容C1的两端分别与偏置单元的第二输出端及地电位端连接。
在偏置单元中,第三PMOS管PM2与第二PMOS管PM1及第四PMOS管PM3组成电流镜结构,将第三PMOS管PM2所在支路的电流镜像到第二PMOS管PM1所在支路和第四PMOS管PM3所在支路,提供支路的工作电流。
运算器放大器A1和第一PMOS管PM0构成负反馈结构,将偏置单元第一输出端处(即节点J1)的第一电压V0控制在参考电压VREF上,即V0=VREF。因此,通过偏置单元的第一输出端为放大单元的第二NMOS管NM1提供一个稳定的偏置电压,使得第二NMOS管NM1的跨导gnm1不会降低。同时,第四PMOS管PM3和第五PMOS管PM4支路中节点J2处的电压V1满足V1=V0+Vgs_pm4,其中,Vgs_pm4为第五PMOS管PM4的栅源电压。节点J2通过第一电阻R0与偏置单元的第二输出端相连接,所以,偏置单元第二输出端处的第二电压V2满足V2=V1=V0+Vgs_pm4。因此,通过偏置单元的第二输出端为放大单元的第三NMOS管NM2提供一个稳定的偏置电压,使得第三NMOS管NM2的跨导gnm2不会降低,从而保证放大器电路具有较高的增益。同时,第三NMOS管NM2的源端电压Vs_nm2=V2-Vgs_nm2,其中,Vgs_nm2为第三NMOS管NM2的栅源电压;假设Vgs_pm4=Vgs_nm2,则Vs_nm2=V2-Vgs_nm2=V0,保证了第二NMOS管NM1工作在较好的工作状态。
另一方面,偏置单元的第一输出端处设置的第一电容C0,用于滤除第一输出端处的电压波动。在偏置单元的电路结构中,运算器放大器A1可以采用单级放大器,其输出端连接的第一PMOS管PM0和第二PMOS管PM1作为第二级放大器,能够有效的隔离运算器放大器A1的输出端和第二NMOS管NM1的栅端(即第一输出端),第二NMOS管NM1就可以不作为反馈电路中的MOS管,则第一PMOS管PM0的源端即节点J1就可以设置较大电容值的滤波电容(即第一电容C0),节点J1作为输出主极点而不影响稳定性。从而能够很好的抑制通过第三NMOS管NM2的寄生电容Cgd_nm2和第二NMOS管NM1的寄生电容Cgd_nm1以及第一NMOS管NM0的寄生电容Cgd_nm0馈通到第二NMOS管NM1栅端上的电压波动。
偏置单元的第二输出端为放大单元的第三NMOS管NM2提供栅端偏置电压,由于该偏置电压不是直接由电源VDD产生的,而是由节点J1处的第一电压V0通过第五PMOS管PM4产生第二电压V2,因此,电源VDD上产生的电压波动通过第四PMOS管PM3到达节点J2处时,由于第四PMOS管PM3和第五PMOS管PM4构成了分压结构,第四PMOS管PM3会将电源VDD的干扰信号进行分压,降低了到达放大单元的第三NMOS管NM2栅端(即第二输出端)的波动电压的幅度。同时,在偏置单元的第二输出端处设置了由第二电容C1和第一电阻R0构成的低通滤波结构,用于滤除来自电源VDD的电压波动,保证偏置单元的第二输出端处的第二电压V2是一个“干净”的偏置电压,提供给放大单元的第三NMOS管NM2的栅端。
综上所述,偏置单元通过采用运算器放大器A1和第一PMOS管PM0构成负反馈结构,以及第一PMOS管PM0和第二PMOS管PM1构成第二级放大器结构的技术方案,并结合第一电容C0的滤波作用,实现第一输出端输出的第一电压的稳定性;在此基础上,通过采用第四PMOS管PM3和第五PMOS管PM4构成的分压结构,并且结合第二电容C1和第一电阻R0构成的低通滤波电路,实现第二输出端输出的第二电压的稳定性。通过偏置单元为放大单元提供两个稳定的偏置电压,保证放大单元的共源共栅结构中的第二NMOS管NM1和第三NMOS管NM2的等效跨导gnm1和gnm2保持最大化,从而实现提高功率放大器增益的同时,提高了对二次谐波的抑制能力。
为了验证本发明实施例提供的具有高增益的功率放大器电路的技术性能,发明人对该技术方案和现有技术方案分别进行了发射功率和二次谐波的仿真测试,测试结果如图3所示。
在图3中,上部分为现有技术方案的测试结果,下部分为本发明技术方案的测试结果;横坐标为信号频率,纵坐标为发射功率即功率放大器的输出功率。从图中可以看出,采用现有技术方案的功率放大器电路,在发射功率为14.34dBm时,输出端的二次谐波功率为-55.91dB;采用本发明技术方案的功率放大器电路,在发射功率为14.77dBm时,输出端的二次谐波功率为-59.04dB。相对比可知,本发明技术方案在发射功率得到提升的同时,还降低了输出端二次谐波的功率,具有明显的提高增益和抑制二次谐波的有益效果。
以上对本发明实施例提供的具有高增益的功率放大器电路的结构和工作原理进行了详细说明。基于上述具有高增益的功率放大器电路,本发明实施例进一步提供一种集成电路芯片,该集成电路芯片包括上述具有高增益的功率放大器电路,用于无线通信系统中作为射频前端模块的重要组成部分,为发射通路提供射频信号的功率放大。对于该集成电路芯片中的具有高增益的功率放大器电路的具体结构,在此就不再赘述了。
综上所述,与现有技术相比较,本发明提供的具有高增益的功率放大器电路,通过放大单元采用放大管与共源共栅结构级联的技术方案,以及偏置单元采用运算器放大器、PMOS管构成负反馈的二级放大结构与PMOS管构成的分压结构、电阻电容滤波结构相结合的技术方案,保证了功率放大器电路的输出阻抗的最大化,实现在提高功率放大器增益的同时,有效抑制了电路产生的二次谐波。因此,本发明提供的具有高增益的功率放大器电路具有结构设计巧妙合理、设计成本较低、放大器增益较高,以及电路谐波性能优异等有益效果。
需要说明的是,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
上面对本发明提供的具有高增益的功率放大器电路及芯片进行了详细的说明。对本领域的一般技术人员而言,在不背离本发明实质内容的前提下对它所做的任何显而易见的改动,都将构成对本发明专利权的侵犯,将承担相应的法律责任。
Claims (10)
1.一种具有高增益的功率放大器电路,其特征在于包括放大单元和偏置单元;其中,
所述偏置单元的第一输出端和第二输出端分别与所述放大单元的第一偏置端和第二偏置端对应连接;射频信号输入端与所述放大单元的输入端连接,所述放大单元的输出端与所述功率放大器电路的输出端连接;
所述放大单元包括放大管和共源共栅结构,用于对输入射频信号进行功率放大;
所述偏置单元包括放大器电路、分压电路和滤波电路,用于为所述放大单元的所述共源共栅结构提供二路稳定的偏置电压。
2.如权利要求1所述的具有高增益的功率放大器电路,其特征在于所述放大单元包括第一NMOS管、第二NMOS管、第三NMOS管和第一电感;其中,
所述第一NMOS管为放大管;
所述第二NMOS管和所述第三NMOS管组成共源共栅结构,用于提高输出阻抗;
所述第一电感用于为高频振荡提供阻抗。
3.如权利要求2所述的具有高增益的功率放大器电路,其特征在于:
射频信号输入端与所述第一NMOS管的栅端连接,所述第一NMOS管的源端与地电位端连接,所述第一NMOS管的漏端与所述第二NMOS管的源端连接,所述第二NMOS管的漏端与所述第三NMOS管的源端连接,所述第三NMOS管的漏端与所述第一电感及所述功率放大器电路的输出端连接,所述第一电感的另一端与电源VDD端连接;所述第二NMOS管的栅端和所述第三NMOS管的栅端分别与所述偏置单元的第一输出端和第二输出端对应连接。
4.如权利要求1所述的具有高增益的功率放大器电路,其特征在于:
所述偏置单元包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管,以及运算器放大器、第一电容、第二电容、第一电阻和电流源;其中,
所述运算器放大器和所述第一PMOS管构成负反馈结构,控制所述偏置单元的第一输出端处的第一电压等于参考电压;
所述第一PMOS管和所述第二PMOS管构成第二级放大器,用于隔离所述运算器放大器的输出端和所述偏置单元的第一输出端;
所述第四PMOS管和所述第五PMOS管构成分压结构,用于降低所述偏置单元的第二输出端处的电压波动。
5.如权利要求4所述的具有高增益的功率放大器电路,其特征在于:
所述运算器放大器和所述第一PMOS管构成的负反馈结构中,所述运算器放大器的同相输入端与所述参考电压端连接,所述运算器放大器的输出端与所述第一PMOS管的栅端连接,所述运算器放大器的反相输入端与所述第一PMOS管的源端及所述偏置单元的第一输出端连接;所述第一PMOS管的漏端与地电位端连接。
6.如权利要求4所述的具有高增益的功率放大器电路,其特征在于:
所述第一PMOS管和所述第二PMOS管构成的第二级放大器中,所述第一PMOS管的漏端与地电位端连接,所述第一PMOS管的栅端与所述运算器放大器的输出端连接,所述第一PMOS管的源端一方面与所述运算器放大器的反相输入端及所述偏置单元的第一输出端连接,另一方面与所述第二PMOS管的漏端连接;所述第二PMOS管的源端与电源VDD端连接;所述第二PMOS管的栅端与所述第三PMOS管的栅端及所述第四PMOS管的栅端连接。
7.如权利要求4所述的具有高增益的功率放大器电路,其特征在于:
所述第四PMOS管和所述第五PMOS管构成的分压结构中,所述第四PMOS管的源端与电源VDD端连接,所述第四PMOS管的栅端与所述第三PMOS管的栅端及所述第二PMOS管的栅端连接,所述第四PMOS管的漏端一方面与所述第五PMOS管的源端连接,另一方面通过所述第一电阻与所述偏置单元的第二输出端连接;所述第五PMOS管的栅端与漏端短接后与所述偏置单元的第一输出端连接。
8.如权利要求4中所述的具有高增益的功率放大器电路,其特征在于:
所述第一电容与所述偏置单元的第一输出端连接,用于滤除所述偏置单元的第一输出端处的电压波动。
9.如权利要求4中所述的具有高增益的功率放大器电路,其特征在于:所述第二电容与所述偏置单元的第二输出端连接,所述第二电容与所述第一电阻构成低通滤波结构,用于滤除所述偏置单元的第二输出端处的电压波动。
10.一种集成电路芯片,其特征在于包括权利要求1~9中任意一项所述具有高增益的功率放大器电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311722491.6A CN117767895A (zh) | 2023-12-14 | 2023-12-14 | 一种具有高增益的功率放大器电路及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311722491.6A CN117767895A (zh) | 2023-12-14 | 2023-12-14 | 一种具有高增益的功率放大器电路及芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117767895A true CN117767895A (zh) | 2024-03-26 |
Family
ID=90311515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311722491.6A Pending CN117767895A (zh) | 2023-12-14 | 2023-12-14 | 一种具有高增益的功率放大器电路及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117767895A (zh) |
-
2023
- 2023-12-14 CN CN202311722491.6A patent/CN117767895A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101351179B1 (ko) | 단일 종단 출력 전압 생성 방법 및 장치 | |
US7714662B2 (en) | Multiband output impedance matching circuit having passive devices, amplifier including multiband input impedance matching circuit having passive devices, and amplifier including multiband input/output impedance matching circuit having passive devices | |
US7538618B2 (en) | Wideband active balun circuit based on differential amplifier | |
JP6937272B2 (ja) | 高周波増幅回路 | |
US9312818B2 (en) | Low-noise amplifier | |
CN102460959A (zh) | Rf单端/差动转换器 | |
CN216390924U (zh) | 超宽带通信标准的低噪声放大器和射频芯片 | |
US6894566B2 (en) | Active load device that enables biasing of a very wide band distributed amplifier circuit with gain control | |
CN111313844A (zh) | 一种应用于低噪声放大器芯片的自适应偏置电路 | |
CN116248052A (zh) | 低噪声放大器和射频芯片 | |
Shi et al. | A 0.1-3.4 GHz LNA with multiple feedback and current-reuse technique based on 0.13-μm SOI CMOS | |
WO2024099059A1 (zh) | 射频接收模组旁路模式下的无源电路及射频接收模组 | |
KR101590605B1 (ko) | 무선 송수신기용 선형 전력증폭기 | |
US7619475B2 (en) | Cancellation of common mode oscillation in RF circuits | |
CN112468104A (zh) | 一种运算放大器 | |
CN111641391A (zh) | 差分正交输出低噪声放大器 | |
CN116032221A (zh) | 一种低噪声共源共栅放大器及微波系统 | |
CN216390928U (zh) | 低噪声放大器、相关设备及芯片 | |
CN117767895A (zh) | 一种具有高增益的功率放大器电路及芯片 | |
US8736382B1 (en) | Low power wide-band amplifier with reused current | |
CN211063579U (zh) | 一种x波段低噪声放大器 | |
CN113285673B (zh) | 射频放大电路、射频前端接收电路及无线通信设备 | |
CN114978050A (zh) | 一种基于可调有源电感的单端输入差分输出低噪声放大器 | |
US10911007B2 (en) | High-frequency amplifier circuitry and semiconductor device | |
CN107528555B (zh) | 一种分布式放大器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |