CN117762334A - 一种基于fpga的数据交互系统及方法 - Google Patents

Abstract

在本说明书提供的一种基于FPGA的数据交互系统及方法中，至少包括FPGA和其他组件，FPGA用于响应需要传输给所述其他组件的第一数据，通过检测得到的存储单元的状态，确定FPGA是否将第一数据写入该存储单元，在写入后将该状态恢复为空闲状态并向其他组件发送传输信息，该其他组件根据传输信息确定第二数据，检测存储单元的状态，当该状态为空闲状态时，将第二数据写入存储单元，在写入后将该状态恢复为空闲状态。利用FPGA中存储单元代替双口RAM，实现了FPGA与其他组件之间的数据交互，减少了硬件成本且简化了电路连接，以及通过检测存储单元的状态，避免系统中各组件同时进行数据写入的冲突。

Description

一种基于FPGA的数据交互系统及方法

技术领域

本说明书涉及通信技术领域，尤其涉及一种基于FPGA的数据交互系统及方法。

背景技术

随着通信技术的飞速发展，现场可编程门阵列(Field Programmable GateArray，FPGA)由于其硬件可编程等特性，应用于通信、工控等各大领域。在应用FPGA的系统中，应用系统中其他组件经常需要和FPGA进行数据交互，而FPGA与其他组件之间的数据交互方式影响着各组件的数据处理效率。同时，数据处理效率是影响应用FPGA的系统的实时性以及整体性能的关键因素。

目前，在应用FPGA的系统中，FPGA与其他组件之间的数据交互通常采用双口随机存取存储器(dual-port RAM，双口RAM)作为数据通信介质进行异步数据交互的通信方式，通过将FPGA处理数据后的输出结果存储在双口RAM中，但引入双口RAM使得硬件成本高以及在电路实现上较复杂。

基于此，本说明书提供了一种基于FPGA的数据交互系统及方法。

发明内容

本说明书提供一种基于FPGA的数据交互系统及方法，以部分的解决现有技术存在的上述问题。

本说明书采用下述技术方案：

本说明书提供了一种基于FPGA的数据交互系统，所述系统包括：

所述FPGA，用于响应需要传输给所述其他组件的第一数据，检测所述FPGA内的存储单元的状态；当所述存储单元处于空闲状态时，将所述存储单元的状态调整为写状态，并在将所述第一数据写入所述存储单元后恢复所述存储单元为空闲状态，当所述存储单元处于写状态时，等待所述存储单元恢复为空闲状态后，将所述存储单元的状态调整为写状态，并在将所述第一数据写入所述存储单元后恢复所述存储单元为空闲状态；向所述其他组件发送传输信息；

所述其他组件，用于响应于所述传输信息，从所述存储单元读取所述第一数据，并对所述第一数据处理得到第二数据；检测所述FPGA的存储单元的状态；当所述存储单元处于空闲状态时，将所述存储单元的状态调整为写状态，并在将所述第二数据写入所述存储单元后恢复所述存储单元为空闲状态，当所述存储单元处于写状态时，等待所述存储单元恢复为空闲状态后，将所述存储单元的状态调整为写状态，并在将所述第二数据写入所述存储单元后恢复所述存储单元为空闲状态。

可选的，所述其他组件，还用于在所述第二数据写入所述存储单元后，向所述FPGA发送处理完成信息；

所述FPGA，还用于接收所述处理完成信息，根据所述存储单元中存储的第二数据执行业务。

可选的，所述FPGA至少包括第一引脚以及第二引脚，所述第一引脚以及所述第二引脚，分别与所述其他组件连接；

所述FPGA，用于检测所述第二引脚的电平，判断所述电平是否落入预设电平范围，若是，则确定所述其他组件在向所述存储单元写入数据，所述存储单元处于写状态，若否，则确定所述存储单元处于空闲状态；

所述其他组件，用于当所述存储单元处于空闲状态时，将所述第二引脚的电平调整至所述预设电平范围，以将所述第二数据写入所述存储单元，以及当所述第二数据完成写入后，调整所述第二引脚的电平，使所述第二引脚的电平不落入所述预设电平范围。

可选的，所述FPGA，用于当确定所述存储单元处于空闲状态时，将所述第一引脚的电平调整至所述预设电平范围，以将所述第一数据写入所述存储单元，以及当所述第一数据完成写入后，调整所述第一引脚的电平，使所述第一引脚的电平不落入所述预设电平范围；

所述其他组件，用于检测所述第一引脚的电平，判断所述电平是否落入预设电平范围，若是，则确定所述FPGA在向所述存储单元写入数据，所述存储单元处于写状态，若否，则确定所述存储单元处于空闲状态。

可选的，所述其他组件，还用于响应需要传输给所述FPGA的第二数据，检测所述FPGA的存储单元的状态；当所述存储单元处于空闲状态时，将所述存储单元的状态调整为写状态，并在将所述第二数据写入所述存储单元后恢复所述存储单元为空闲状态；当所述存储单元处于空闲状态时，等待所述存储单元恢复为空闲状态后，将所述存储单元的状态调整为写状态，并在将所述第二数据写入所述存储单元后恢复所述存储单元为空闲状态。

可选的，所述FPGA通过内部总线，将所述第一数据写入所述存储单元，所述其他组件通过预设的SDIO接口，将所述第二数据写入所述存储单元。

可选的，所述其他组件为多个，针对每个其他组件，该其他组件分别与所述第一引脚和所述第二引脚连接；

针对每个其他组件，该其他组件还用于所述第二引脚的电平，判断所述电平是否落入预设电平范围，若是，则确定所述系统中至少有一个其他组件在向所述存储单元写入数据，所述存储单元处于写状态，若否，则确定所述存储单元处于空闲状态。

本说明书提供了一种基于FPGA的数据交互方法，所述方法应用于系统中的FPGA，所述方法包括：

响应需要传输给所述其他组件的第一数据，检测所述FPGA的存储单元的状态；

当所述存储单元处于空闲状态时，将所述存储单元的状态调整为写状态，并在将所述第一数据写入所述存储单元后恢复所述存储单元为空闲状态；

当所述存储单元处于写状态时，等待所述存储单元恢复为空闲状态后，将所述存储单元的状态调整为写状态，并在将所述第一数据写入所述存储单元后恢复所述存储单元为空闲状态。

本说明书提供了一种基于FPGA的数据交互方法，所述方法应用与系统中的其他组件，所述方法包括：

响应需要传输给所述FPGA的第二数据，检测所述FPGA的存储单元的状态；

当所述存储单元处于空闲状态时，将所述存储单元的状态调整为写状态，并在将所述第二数据写入所述存储单元后恢复所述存储单元为空闲状态；

当所述存储单元处于写状态时，等待所述存储单元恢复为空闲状态后，将所述存储单元的状态调整为写状态，并在将所述第二数据写入所述存储单元后恢复所述存储单元为空闲状态。

本说明书提供了一种计算机可读存储介质，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时实现一种基于FPGA的数据交互方法。

本说明书采用的上述至少一个技术方案能够达到以下有益效果：在本说明书提供的一种基于FPGA的数据交互系统中，至少包括FPGA和其他组件，其中FPGA用于响应需要传输给所述其他组件的第一数据，检测该FPGA内的存储单元的状态，并根据该状态，确定FPGA是否将第一数据写入该存储单元，在写入后将该状态恢复为空闲状态以及向其他组件发送传输信息，该其他组件根据该传输信息确定第二数据，并检测存储单元的状态，若该状态为空闲状态，将第二数据写入该存储单元，并在写入后将该状态恢复为空闲状态。

利用FPGA中存储单元代替双口RAM，实现了FPGA与其他组件之间的数据交互，减少了硬件成本以及避免了FPGA与存储单元之间的电路连接，同时，通过检测存储单元的状态，避免了存储单元同时执行数据写入的冲突。

附图说明

此处所说明的附图用来提供对本说明书的进一步理解，构成本说明书的一部分，本说明书的示意性实施例及其说明用于解释本说明书，并不构成对本说明书的不当限定。在附图中：

图1为本说明书中提供的一种基于FPGA的数据交互系统的结构示意图；

图2为本说明书提供的一种多其他组件的数据交互系统结构示意图；

图3为本说明书提供的一种基于FPGA的数据交互方法，应用与数据交互系统中的FPGA的流程示意图；

图4为本说明书提供的一种基于FPGA的数据交互方法，应用与数据交互系统中的其他组件的流程示意图；

图5为本说明书提供的一种基于FPGA的数据交互装置的示意图；

图6为本说明书提供的一种基于FPGA的数据交互装置的示意图。

具体实施方式

为使本说明书的目的、技术方案和优点更加清楚，下面将结合本说明书具体实施例及相应的附图对本说明书技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本说明书一部分实施例，而不是全部的实施例。基于本说明书中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本说明书保护的范围。

目前，在应用FPGA的系统中，引入双口RAM使得系统硬件成本高且由于双口RAM的地址线、数据线以及控制信号线较多，使得系统电路实现复杂。基于此，本说明书提供了一种基于FPGA的数据交互系统，其中，通过FPGA内部的存储单元实现双口RAM的存储功能；通过引脚连接，实现组件检测存储单元的状态的功能；FPGA通过内部总线将第一数据写入存储单元和其他组件通过设置的SDIO接口将第二数据写入存储单元，基于上述，实现了FPGA和系统中其他组件同过存储单元代替双口RAM进行数据交互的功能。

以下结合附图，详细说明本说明书各实施例提供的技术方案。

图1为本说明书中提供的一种基于FPGA的数据交互系统的结构示意图，该系统由FPGA和其他组件组成。基于此，本说明书提供的一种基于FPGA的数据交互系统中，在FPGA中确定用于存储需要传输给其他组件的数据的存储单元，FPGA通过内部总线实现数据的写入功能，其他组件通过预先设置的SDIO接口实现数据的写入功能，以及该数据交互系统中的各组件需根据设置的第一引脚的电平和设置的第二引脚的电平，检测存储单元的状态。当然，该数据交互系统具体用于执行何种业务，本说明书不做限制，可根据实际需求设置。

在本说明书一个或多个实施例中，为了代替双口RAM，以实现减少硬件成本以及电路复杂程度，为此，通过FPGA内的存储单元，实现FPGA与其他组件的数据交互，同时，通过检测第一引脚和第二引脚的电平，检测该存储单元的状态。

具体的，FPGA响应需要传输给其他组件的第一数据，检测FPGA内存储单元的状态。

确定该存储单元是否处于空闲状态，若是，则将存储单元的状态调整为写状态，并将第一数据写入该存储单元，在写入完成后将存储单元的状态恢复至空闲状态；若否，则等待该存储单元的状态恢复至空闲状态，直至完成该第一数据的写入为止，其中，FPGA通过内部总线将第一数据写入存储单元。

在写入完成后向其他组件发送传输信息，并将存储单元的状态恢复至空闲状态，其中，传输信息用于告知其他组件“FPGA完成了第一数据的写入”。

其他组件响应于FPGA发送的传输信息，从存储单元中读取FPGA写入的第一数据，并根据该第一数据，确定第二数据。

其他组件通过检测存储单元的状态，确定该存储单元是否处于空闲状态，若是，则将存储单元的状态调整为写状态，并将第二数据写入该存储单元，在写入完成后将存储单元的状态恢复至空闲状态；若否，则等待该存储单元的状态恢复至空闲状态，直至完成该第二数据的写入为止，其中，其他组件通过设置的SDIO接口将第二数据写入存储单元，SDIO接口可提供不同的工作模式，比如，单线模式、四线模式以及八线模式，以满足不同类型的其他组件的接口需求，在此本说明书并不限制SDIO接口的具体工作模式，可根据需求设置，以及本说明书并不限制其他组件的具体类型，例如其他组件可为微控制处理单元、中央处理器等。

在写入完成后向FPGA发送处理完成信息，并将存储单元的状态恢复至空闲状态，其中，传输信息用于告知FPGA“其他组件完成了第二数据的写入”。

FPGA接收该处理完成信息，并根据写入存储单元的第二数据执行业务。

图1所示的基于FPGA的数据交互系统中，该数据交互系统由FPGA和其他组件构成，其中，由FPGA内的存储单元代替双口RAM的存储功能，从而减少了硬件成本，以及通过FPGA的内部总线实现FPGA在存储单元的读写功能，使得无需电路连接，通过SDIO接口实现其他组件在存储单元的读写功能，减少了数据线、地址线，简化了其他组件实现读写功能的电路连接。综上，通过FPGA存储单元、内部总线和SDIO接口的设置，在满足FPGA和其他组件同步读写(不能同时写)以提高数据传输速度的同时，减少了数据交互系统在硬件资源上的开销，以及简化了数据交互系统电路实现的复杂程度。

需要说明的是，FPGA内部的控制单元和存储单元是分立的，可以并行工作。例如，在一个时钟周期内，控制单元可能在计算下一步的操作，而存储单元可在同一时钟周期内读取或写入数据。也就是说，通过FPGA内划分出一部分存储单元实现双口RAM功能外，其他FPGA单元还可实现其他功能，且各功能之间不会产生影响。因此，从划分出FPGA内的部分存储单元代替双口RAM的存储功能，用于存储FPGA和其他组件进行数据交互的第一数据和第二数据，进而减少硬件成本和电路连接。

除此之外，可通过设置第一引脚和第二引脚，通过FPGA和其他组件第一引脚和第二引脚的连接，用于数据交互系统中各组件检测存储单元的状态，避免FPGA和其他组件同时写入的冲突。

具体的，FPGA通过检测第二引脚的电平，判断该电平是否落入预设电平范围，若是，则确定其他组件在向存储单元写入第二数据，那么存储单元处于写状态，若否，则确定存储单元处于空闲状态。当存储单元处于空闲状态时，其他组件可将该第二引脚的电平调整至预设电平范围，以将第二数据写入存储单元，以及当该第二数据完成写入后，调整第二引脚的电平使其不落入预设电平范围。在此本说明书并不限制具体的预设电平范围，可根据需求设置。

其他组件检测所述第一引脚的电平，判断该电平是否落入预设电平范围，若是，则确定FPGA在向存储单元写入数据，那么存储单元处于写状态，若否，则确定存储单元处于空闲状态。当确定存储单元处于空闲状态时，FPGA可将所述第一引脚的电平调整至预设电平范围，以将第一数据写入存储单元，以及当该第一数据完成写入后，调整第一引脚的电平使所其不落入预设电平范围。

需要说明的是，在上述中检测存储单元的状态是较为简单的检测方式，除了通过检测第一引脚和第二引脚的电平之外，也可通过轮询获取存储单元的状态的日志，其中，在存储单元每次写入数据前在日志中标注写状态，以及写入数据后在日志中标注空闲状态，该日志用于告知系统中各组件该存储单元当前的状态。例如，当各组件当前获取存储单元的日志中均标注为空闲状态，则可该存储单元处于空闲状态，可执行数据写入的工作。

除此之外，若其他组件不唯一，针对每个其他组件，可通过设置SDIO接口实现组件间的数据交互，而为了避免数据交互系统中各组件同时进行数据的写入，为此，针对数据交互系统中的每个组件，该组件至少与FPGA的第一引脚和第二引脚连接，用于检测存储单元的状态，以及除FPGA外的其他组件均应设置与存储单元进行数据交互的SDIO接口。若其他组件为多个，针对每个其他组件，该其他组件分别与FPGA的第一引脚和第二引脚连接，具体如下：

具体的，针对每个其他组件，该其他组件还用于检测所述第二引脚的电平，判断该电平是否落入预设电平范围，若是，则确定该系统中至少有一个其他组件在向存储单元写入数据，即存储单元处于写状态，若否，则确定所述存储单元处于空闲状态。

如图2所示，以其他组件为2个为例，针对每个其他组件，该其他组件至少应与FPGA的第一引脚和第二引脚相连。

需要说明的是，在该数据交互系统中包括需要与FPGA进行数据交互的若干其他组件时，也可通过设计电路连接实现FPGA和其他组件的数据交互，在此本说明书并不限制，具体可根据需求设置。例如，以高电平为预设电平范围例，以FPGA的第一引脚为高电平，表征FPGA正向存储单元写入数据；以FPGA的第二引脚为高电平，表征数据交互系统中至少存在一个其他组件正向存储单元写入数据。针对每个其他组件，以该其他组件的第二引脚为高电平，表征该其他组件正向存储单元写入数据；以该其他组件的第一引脚为高电平，表征该数据交互系统中FPGA或至少存在一个其他组件正向存储单元写入数据。在上述判断至少存在一个组件正向存储单元写入数据，即判断FPGA的第一引脚的电平和各其他组件的第二引脚的电平至少存在一个高电平，可由逻辑门-或门实现。上述中预设电平范围也可为低电平，那么在判断FPGA的第一引脚的电平和各其他组件的第二引脚的电平至少存在一个低电平时，可由逻辑门-与门实现。当然，在此仅为说明本说明书并不限制与FPGA进行数据交互的组件的数量，具体可根据实际需求设置。

图3为本说明书提供的一种基于FPGA的数据交互方法，应用与数据交互系统中的FPGA的流程示意图，包括以下步骤：

S200：响应需要传输给所述其他组件的第一数据，检测所述FPGA的存储单元的状态。

S202：当所述存储单元处于空闲状态时，将所述存储单元的状态调整为写状态，并在将所述第一数据写入所述存储单元后恢复所述存储单元为空闲状态。

S204：当所述存储单元处于写状态时，等待所述存储单元恢复为空闲状态后，将所述存储单元的状态调整为写状态，并在将所述第一数据写入所述存储单元后恢复所述存储单元为空闲状态。

同样的，上述方法中步骤S200～S204的具体细节，参考前面系统的描述，在此不再详细描述。

基于图3中本说明书提供的一种基于FPGA的数据交互方法，应用与数据交互系统中的FPGA，响应需要传输给其他组件的第一数据，通过检测该FPGA的存储单元的状态，若该存储单元的状态处于空闲状态，则FPGA可将该存储单元的状态调整至写状态，并进行第一数据的写入，在写入完成后将存储单元的状态恢复至空闲状态，若该存储单元的状态处于写状态，则需等待该存储单元的状态恢复至空闲状态，进而FPGA再将该存储单元的状态调整至写状态，并进行第一数据的写入，在写入完成后将存储单元的状态恢复至空闲状态。通过FPGA内划分出的存储单元，代替了双口RAM的存储功能，进而通过检测存储单元的状态以及FPGA的内部总线，实现FPGA的读写功能，减少了硬件成本以及避免了FPGA实现数据交互时的电路连接。

图4为本说明书提供的一种基于FPGA的数据交互方法，应用与数据交互系统中的其他组件的流程示意图，包括以下步骤：

S300：响应需要传输给所述FPGA的第二数据，检测所述FPGA的存储单元的状态。

S302：当所述存储单元处于空闲状态时，将所述存储单元的状态调整为写状态，并在将所述第二数据写入所述存储单元后恢复所述存储单元为空闲状态。

S304：当所述存储单元处于写状态时，等待所述存储单元恢复为空闲状态后，将所述存储单元的状态调整为写状态，并在将所述第二数据写入所述存储单元后恢复所述存储单元为空闲状态。

同样的，上述方法中步骤S300～S304的具体细节，参考前面系统的描述，在此不再详细描述。

基于图4中本说明书提供的一种基于FPGA的数据交互方法，应用与数据交互系统中的其他组件，响应需要传输给所述FPGA的第二数据，通过检测所述FPGA的存储单元的状态，若该存储单元的状态处于空闲状态，则其他组件可将该存储单元的状态调整至写状态，并进行第二数据的写入，在写入完成后将存储单元的状态恢复至空闲状态，若该存储单元的状态处于写状态，则需等待该存储单元的状态恢复至空闲状态，进而该其他组件再将该存储单元的状态调整至写状态，并进行第二数据的写入，在写入完成后将存储单元的状态恢复至空闲状态。通过FPGA内划分出的存储单元，代替了双口RAM的存储功能，进而通过检测存储单元的状态以及设置的SDIO接口，实现其他组件的读写功能，减少了硬件成本以及简化了其他组件实现读写功能时的电路连接。

根据本说明书的一个或多个实施例提供的一种基于FPGA的数据交互方法，基于同样的思路，本说明书还提供了相应的一种基于FPGA的数据交互装置，如图5和图6所示。

图5为本说明书提供的一种基于FPGA的数据交互装置的示意图，所述装置应用于执行所述一种基于FPGA的数据交互方法的系统中的FPGA，包括：

第一检测模块400，响应需要传输给所述其他组件的第一数据，检测所述FPGA的存储单元的状态；

第一写入模块401，当所述存储单元处于空闲状态时，将所述存储单元的状态调整为写状态，并在将所述第一数据写入所述存储单元后恢复所述存储单元为空闲状态；

第二写入模块402，当所述存储单元处于写状态时，等待所述存储单元恢复为空闲状态后，将所述存储单元的状态调整为写状态，并在将所述第一数据写入所述存储单元后恢复所述存储单元为空闲状态。

图6为本说明书提供的一种基于FPGA的数据交互装置的示意图，所述装置应用于执行所述一种基于FPGA的数据交互方法的系统中的其他组件，包括：

第二检测模块500，响应需要传输给所述FPGA的第二数据，检测所述FPGA的存储单元的状态；

第三写入模块501，当所述存储单元处于空闲状态时，将所述存储单元的状态调整为写状态，并在将所述第二数据写入所述存储单元后恢复所述存储单元为空闲状态；

第四写入模块502，当所述存储单元处于写状态时，等待所述存储单元恢复为空闲状态后，将所述存储单元的状态调整为写状态，并在将所述第二数据写入所述存储单元后恢复所述存储单元为空闲状态。

本说明书还提供了一种计算机可读存储介质，该存储介质存储有计算机程序，计算机程序可用于执行上述图4提供的一种基于FPGA的数据交互方法。

当然，除了软件实现方式之外，本说明书并不排除其他实现方式，比如逻辑器件抑或软硬件结合的方式等等，也就是说以下处理流程的执行主体并不限定于各个逻辑单元，也可以是硬件或逻辑器件。

在20世纪90年代，对于一个技术的改进可以很明显地区分是硬件上的改进(例如，对二极管、晶体管、开关等电路结构的改进)还是软件上的改进(对于方法流程的改进)。然而，随着技术的发展，当今的很多方法流程的改进已经可以视为硬件电路结构的直接改进。设计人员几乎都通过将改进的方法流程编程到硬件电路中来得到相应的硬件电路结构。因此，不能说一个方法流程的改进就不能用硬件实体模块来实现。例如，可编程逻辑器件(Programmable Logic Device,PLD)(例如现场可编程门阵列(Field Programmable GateArray，FPGA))就是这样一种集成电路，其逻辑功能由用户对器件编程来确定。由设计人员自行编程来把一个数字系统“集成”在一片PLD上，而不需要请芯片制造厂商来设计和制作专用的集成电路芯片。而且，如今，取代手工地制作集成电路芯片，这种编程也多半改用“逻辑编译器(logic compiler)”软件来实现，它与程序开发撰写时所用的软件编译器相类似，而要编译之前的原始代码也得用特定的编程语言来撰写，此称之为硬件描述语言(Hardware Description Language，HDL)，而HDL也并非仅有一种，而是有许多种，如ABEL(Advanced Boolean Expression Language)、AHDL(Altera Hardware DescriptionLanguage)、Confluence、CUPL(Cornell University Programming Language)、HDCal、JHDL(Java Hardware Description Language)、Lava、Lola、MyHDL、PALASM、RHDL(RubyHardware Description Language)等，目前最普遍使用的是VHDL(Very-High-SpeedIntegrated Circuit Hardware Description Language)与Verilog。本领域技术人员也应该清楚，只需要将方法流程用上述几种硬件描述语言稍作逻辑编程并编程到集成电路中，就可以很容易得到实现该逻辑方法流程的硬件电路。

控制器可以按任何适当的方式实现，例如，控制器可以采取例如微处理器或处理器以及存储可由该(微)处理器执行的计算机可读程序代码(例如软件或固件)的计算机可读介质、逻辑门、开关、专用集成电路(Application Specific Integrated Circuit，ASIC)、可编程逻辑控制器和嵌入微控制器的形式，控制器的例子包括但不限于以下微控制器：ARC 625D、Atmel AT91SAM、Microchip PIC18F26K20以及Silicone Labs C8051F320，存储器控制器还可以被实现为存储器的控制逻辑的一部分。本领域技术人员也知道，除了以纯计算机可读程序代码方式实现控制器以外，完全可以通过将方法步骤进行逻辑编程来使得控制器以逻辑门、开关、专用集成电路、可编程逻辑控制器和嵌入微控制器等的形式来实现相同功能。因此这种控制器可以被认为是一种硬件部件，而对其内包括的用于实现各种功能的装置也可以视为硬件部件内的结构。或者甚至，可以将用于实现各种功能的装置视为既可以是实现方法的软件模块又可以是硬件部件内的结构。

上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。一种典型的实现设备为计算机。具体的，计算机例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。

为了描述的方便，描述以上装置时以功能分为各种单元分别描述。当然，在实施本说明书时可以把各单元的功能在同一个或多个软件和/或硬件中实现。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

在一个典型的配置中，计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。

内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。

计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

本说明书可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本说明书，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

以上所述仅为本说明书的实施例而已，并不用于限制本说明书。对于本领域技术人员来说，本说明书可以有各种更改和变化。凡在本说明书的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本说明书的权利要求范围之内。

Claims (10)

1.一种基于FPGA的数据交互系统，其特征在于，所述系统中至少包括FPGA和其他组件，包括：

所述FPGA，用于响应需要传输给所述其他组件的第一数据，检测所述FPGA内的存储单元的状态；当所述存储单元处于空闲状态时，将所述存储单元的状态调整为写状态，并在将所述第一数据写入所述存储单元后恢复所述存储单元为空闲状态，当所述存储单元处于写状态时，等待所述存储单元恢复为空闲状态后，将所述存储单元的状态调整为写状态，并在将所述第一数据写入所述存储单元后恢复所述存储单元为空闲状态；向所述其他组件发送传输信息；

所述其他组件，用于响应于所述传输信息，从所述存储单元读取所述第一数据，并对所述第一数据处理得到第二数据；检测所述FPGA的存储单元的状态；当所述存储单元处于空闲状态时，将所述存储单元的状态调整为写状态，并在将所述第二数据写入所述存储单元后恢复所述存储单元为空闲状态，当所述存储单元处于写状态时，等待所述存储单元恢复为空闲状态后，将所述存储单元的状态调整为写状态，并在将所述第二数据写入所述存储单元后恢复所述存储单元为空闲状态。

2.如权利要求1所述系统，其特征在于，所述其他组件，还用于在所述第二数据写入所述存储单元后，向所述FPGA发送处理完成信息；

所述FPGA，还用于接收所述处理完成信息，根据所述存储单元中存储的第二数据执行业务。

3.如权利要求1所述系统，其特征在于，所述FPGA至少包括第一引脚以及第二引脚，所述第一引脚以及所述第二引脚，分别与所述其他组件连接；

所述FPGA，用于检测所述第二引脚的电平，判断所述电平是否落入预设电平范围，若是，则确定所述其他组件在向所述存储单元写入数据，所述存储单元处于写状态，若否，则确定所述存储单元处于空闲状态；

所述其他组件，用于当所述存储单元处于空闲状态时，将所述第二引脚的电平调整至所述预设电平范围，以将所述第二数据写入所述存储单元，以及当所述第二数据完成写入后，调整所述第二引脚的电平，使所述第二引脚的电平不落入所述预设电平范围。

4.如权利要求3所述系统，其特征在于，所述FPGA，用于当确定所述存储单元处于空闲状态时，将所述第一引脚的电平调整至所述预设电平范围，以将所述第一数据写入所述存储单元，以及当所述第一数据完成写入后，调整所述第一引脚的电平，使所述第一引脚的电平不落入所述预设电平范围；

所述其他组件，用于检测所述第一引脚的电平，判断所述电平是否落入预设电平范围，若是，则确定所述FPGA在向所述存储单元写入数据，所述存储单元处于写状态，若否，则确定所述存储单元处于空闲状态。

5.如权利要求1所述系统，其特征在于，所述其他组件，还用于响应需要传输给所述FPGA的第二数据，检测所述FPGA的存储单元的状态；当所述存储单元处于空闲状态时，将所述存储单元的状态调整为写状态，并在将所述第二数据写入所述存储单元后恢复所述存储单元为空闲状态；当所述存储单元处于空闲状态时，等待所述存储单元恢复为空闲状态后，将所述存储单元的状态调整为写状态，并在将所述第二数据写入所述存储单元后恢复所述存储单元为空闲状态。

6.如权利要求1所述系统，其特征在于，所述FPGA通过内部总线，将所述第一数据写入所述存储单元，所述其他组件通过预设的SDIO接口，将所述第二数据写入所述存储单元。

7.如权利要求4所述系统，其特征在于，所述其他组件为多个，针对每个其他组件，该其他组件分别与所述第一引脚和所述第二引脚连接；

针对每个其他组件，该其他组件还用于检测所述第二引脚的电平，判断所述电平是否落入预设电平范围，若是，则确定所述系统中至少有一个其他组件在向所述存储单元写入数据，所述存储单元处于写状态，若否，则确定所述存储单元处于空闲状态。

8.一种基于FPGA的数据交互方法，其特征在于，所述方法应用于系统中的FPGA，所述方法包括：

响应需要传输给其他组件的第一数据，检测所述FPGA的存储单元的状态；

当所述存储单元处于空闲状态时，将所述存储单元的状态调整为写状态，并在将所述第一数据写入所述存储单元后恢复所述存储单元为空闲状态；

当所述存储单元处于写状态时，等待所述存储单元恢复为空闲状态后，将所述存储单元的状态调整为写状态，并在将所述第一数据写入所述存储单元后恢复所述存储单元为空闲状态。

9.一种基于FPGA的数据交互方法，其特征在于，所述方法应用与系统中的其他组件，所述方法包括：

响应需要传输给FPGA的第二数据，检测所述FPGA的存储单元的状态；

当所述存储单元处于空闲状态时，将所述存储单元的状态调整为写状态，并在将所述第二数据写入所述存储单元后恢复所述存储单元为空闲状态；

当所述存储单元处于写状态时，等待所述存储单元恢复为空闲状态后，将所述存储单元的状态调整为写状态，并在将所述第二数据写入所述存储单元后恢复所述存储单元为空闲状态。

10.一种计算机可读存储介质，其特征在于，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述权利要求9所述的方法。