CN117522669B - 一种图形处理器内存优化方法、装置、介质及设备 - Google Patents
一种图形处理器内存优化方法、装置、介质及设备 Download PDFInfo
- Publication number
- CN117522669B CN117522669B CN202410025766.9A CN202410025766A CN117522669B CN 117522669 B CN117522669 B CN 117522669B CN 202410025766 A CN202410025766 A CN 202410025766A CN 117522669 B CN117522669 B CN 117522669B
- Authority
- CN
- China
- Prior art keywords
- tensor
- short
- term
- memory
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 173
- 238000000034 method Methods 0.000 title claims abstract description 94
- 238000003062 neural network model Methods 0.000 claims abstract description 80
- 238000012545 processing Methods 0.000 claims abstract description 71
- 238000012549 training Methods 0.000 claims abstract description 49
- 230000007774 longterm Effects 0.000 claims description 98
- 238000003860 storage Methods 0.000 claims description 46
- 230000008569 process Effects 0.000 claims description 37
- 238000004590 computer program Methods 0.000 claims description 15
- 238000005457 optimization Methods 0.000 claims description 12
- 238000004891 communication Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 17
- 230000006870 function Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 230000006872 improvement Effects 0.000 description 8
- 238000013135 deep learning Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000003058 natural language processing Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000010979 ruby Substances 0.000 description 1
- 229910001750 ruby Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/045—Combinations of networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本说明书公开了一种图形处理器内存优化方法、装置、介质及设备，确定处理系统当前训练的各神经网络模型。针对每个图形处理器，确定当前执行的网络层输出的各张量以及各张量的张量信息。将张量信息中的生命周期未达到预设阈值的各张量，作为短时张量。针对每个短时张量，根据该短时张量的张量信息中的调用路径，判断神经网络模型的下一网络层是否需要调用该短时张量。若是，则将该短时张量存储该图形处理器的存储器中。若否，则将该短时张量发送至空闲的图形处理器中。通过将短时张量发送至空闲的图形处理器，避免了将图形处理器的短时张量存储到其他非图形处理器的存储器的问题，降低了通信开销，提高了模型训练的性能。
Description
技术领域
本说明书涉及计算机技术领域，尤其涉及一种图形处理器内存优化方法、装置、介质及设备。
背景技术
目前，随着人工智能的广泛使用，深度学习在各个应用领域高速发展。由于图形处理器（Graphic Processing Unit，GPU）适合高并发和图形处理的场景的特性，深度学习通过GPU，在计算机视觉、自然语言处理以及推荐系统等领域都取得了巨大的成功。然而，巨大的成功也伴随着一个问题：深度学习需要大量的训练数据和计算资源，而GPU内存不足的问题逐渐成为制约深度学习神经网络模型训练的瓶颈。
在当前的技术中，利用深度学习将前向传播产生的中间结果直接发送到反向传播过程中产生的时间间隔，将GPU内存中的数据卸载到其他存储设备中，例如中央处理器（Central Processing Unit，CPU），以解决深度学习神经网络模型训练时GPU内存不足的问题。但这种方法会增加大量额外的通信开销，导致训练性能下降。
为此，本说明书提供了一种图形处理器内存优化方法、装置、介质及设备。
发明内容
本说明书提供一种图形处理器内存优化方法、装置、介质及设备，以部分的解决现有技术存在的上述问题。
本说明书采用下述技术方案：
本说明书提供了一种图形处理器内存优化方法，所述方法应用于处理系统，所述处理系统包含多个图形处理器，各图形处理器之间通过终端直通技术进行通信，包括：
确定所述处理系统当前训练的各神经网络模型，所述神经网络模型由多个网络层组成；
针对每个图形处理器，确定该图形处理器在执行训练任务时，所述神经网络模型当前执行的网络层输出的各张量以及所述各张量的张量信息；
根据所述各张量的张量信息中的生命周期，将生命周期未达到预设阈值的所述各张量，作为短时张量；
针对每个短时张量，根据该短时张量的张量信息中的调用路径，判断所述神经网络模型的下一网络层是否需要调用该短时张量；
若是，则将该短时张量存储该图形处理器的存储器中，用于在执行下一网络层时调用该短时张量；
若否，则获取所述处理系统中各图形处理器的存储器状态，根据各存储器状态，确定空闲的图形处理器，将该短时张量发送至所述空闲的图形处理器中，用于在需要调用该短时张量时调用该短时张量。
可选的，根据所述各张量的张量信息中的生命周期，将所述生命周期未达到预设阈值的所述各张量，作为短时张量之前，所述方法还包括：
根据所述各张量的张量信息中的生命周期，将生命周期达到预设阈值的所述各张量，作为长时张量。
可选的，针对每个短时张量，根据该短时张量的张量信息中的调用路径，判断所述神经网络模型的下一网络层是否需要调用该短时张量之前，所述方法还包括：
针对每个长时张量，根据该长时张量的张量信息中的调用路径，判断该长时张量在所述神经网络模型的前向传播过程中是否最后一次调用；
若是，则将该长时张量发送至第三方设备的存储器中存储，其中，所述第三方设备为除所述处理系统的图形处理器以外的设备；
若否，则将该长时张量存储该图形处理器的存储器中。
可选的，根据各存储器状态，确定空闲的图形处理器，将该短时张量发送至所述空闲的图形处理器中，具体包括：
根据各存储器状态，确定存储器有空闲空间的图形处理器，作为候选的图形处理器；
判断产生该短时张量的图形处理器存储器是否有空闲空间；
若是，则将该短时张量存储该图形处理器的存储器中；
若否，则将该短时张量发送至所述候选的图形处理器的存储器中存储。
可选的，将该长时张量发送至第三方设备的存储器中存储之后，所述方法还包括：
针对每个长时张量，在模型训练反向传播过程中，当需要调用该长时张量时，从所述第三方设备的存储器中取回该长时张量。
可选的，将该短时张量发送至所述空闲的图形处理器中之后，所述方法还包括：
针对每个短时张量，当所述神经网络模型的下一网络层需要访问该短时张量时，判断该短时张量是否存储在该图形处理器的存储器中；
若是，则从该图形处理器的存储器本地存储的数据中，获取该短时张量；
若否，则确定存储该短时张量的图形处理器，向所述存储该短时张量的图形处理器发送调用请求，以调用该短时张量。
可选的，将该长时张量发送至第三方设备的存储器中存储，具体包括：
针对每个长时张量，根据该长时张量的张量信息中的调用路径，判断该长时张量在所述神经网络模型的反向传播过程中是否调用；
若是，则将该长时张量发送至第三方设备的存储器中存储；
若否，则从该图形处理器的存储器中删除该长时张量。
本说明书提供了一种图形处理器内存优化装置，所述装置应用于处理系统，所述处理系统包含多个图形处理器，各图形处理器之间通过终端直通技术进行通信，包括：
第一确定模块，用于确定所述处理系统当前训练的各神经网络模型，所述神经网络模型有多个网络层组成；
第二确定模块，用于针对每个图形处理器，确定该图形处理器在执行训练任务时，所述神经网络模型当前执行的网络层输出的各张量以及所述各张量的张量信息；
第三确定模块，用于根据所述各张量的张量信息中的生命周期，将生命周期未达到预设阈值的所述各张量，作为短时张量；
判断模块，用于针对每个短时张量，根据该短时张量的张量信息中的调用路径，判断所述神经网络模型的下一网络层是否需要调用该短时张量；若是，则将该短时张量存储该图形处理器的存储器中，用于在执行下一网络层时调用该短时张量；若否，则获取所述处理系统中各图形处理器的存储器状态，根据各存储器状态，确定空闲的图形处理器，将该短时张量发送至所述空闲的图形处理器中，用于在需要调用该短时张量时调用该短时张量。
本说明书提供了一种计算机可读存储介质，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述图形处理器内存优化方法。
本说明书提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现图形处理器内存优化方法。
本说明书采用的上述至少一个技术方案能够达到以下有益效果：
本说明书提供的图形处理器内存优化方法，首先确定处理系统当前训练的各神经网络模型，神经网络模型由多个网络层组成。针对每个图形处理器，确定该图形处理器在执行训练任务时，神经网络模型当前执行的网络层输出的各张量以及各张量的张量信息。根据各张量的张量信息中的生命周期，将生命周期未达到预设阈值的各张量，作为短时张量。针对每个短时张量，根据该短时张量的张量信息中的调用路径，判断神经网络模型的下一网络层是否需要调用该短时张量。若是，则将该短时张量存储该图形处理器的存储器中，用于在执行下一网络层时调用该短时张量。若否，则获取处理系统中各图形处理器的存储器状态，根据各存储器状态，确定空闲的图形处理器，将该短时张量发送至空闲的图形处理器中，用于在需要调用该短时张量时调用该短时张量。
通过获取的各张量的张量信息，筛选生命周期未达到预设阈值的短时张量，使得图形处理器内存优化的目标明确，避免了将全部张量都优化的问题，提高内存优化效率。通过将短时张量发送至空闲的图形处理器，避免了将图形处理器的短时张量存储到其他非图形处理器的存储器的问题，降低了通信开销，提高了模型训练的性能。
附图说明
此处所说明的附图用来提供对本说明书的进一步理解，构成本说明书的一部分，本说明书的示意性实施例及其说明用于解释本说明书，并不构成对本说明书的不当限定。在附图中：
图1为本说明书实施例提供的一种图形处理器内存优化方法的流程示意图；
图2为本说明书提供的一种神经网络模型的结构示意图；
图3为本说明书中提供的一种处理系统的结构示意图；
图4为本说明书提供的通过剖析器和执行器执行图形处理器内存优化的示意图；
图5为本说明书提供的一种调度器和处理系统的结构示意图；
图6为本说明书提供的一种图形处理器内存优化装置的示意图；
图7为本说明书提供的一种对应于图1的电子设备的结构示意图。
具体实施方式
为使本说明书的目的、技术方案和优点更加清楚，下面将结合本说明书具体实施例及相应的附图对本说明书技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本说明书一部分实施例，而不是全部的实施例。基于本说明书中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
以下结合附图，详细说明本说明书各实施例提供的技术方案。
图1为本说明书实施例提供的一种图形处理器内存优化方法的流程示意图，包括以下步骤：
S100：确定所述处理系统当前训练的各神经网络模型，所述神经网络模型由多个网络层组成。
在本说明书一个或多个实施例中，如图2本说明书提供的一种神经网络模型的结构示意图，系统训练各神经网络模型，每个神经网络模型都由多个网络层组成，即多个layer组成。
具体的，如图3本说明书中提供的一种处理系统的结构示意图，该处理系统包含多个图形处理器，每个图形处理器可同时执行一个神经网络模型训练任务。每个图形处理器之间可通过终端直通（Deviceto Device，D2D）技术进行通信。
S102：针对每个图形处理器，确定该图形处理器在执行训练任务时，所述神经网络模型当前执行的网络层输出的各张量以及所述各张量的张量信息。
在本说明书一个或多个实施例中，处理系统可针对每个图形处理器，在每个图形处理器执行神经网络模型训练任务时，确定神经网络模型当前执行的网络层输出的各张量以及各张量对应的张量信息。
具体的，图形处理器在执行神经网络模型训练任务时，每一轮神经网络模型迭代训练的过程，分为前向传播的训练过程和反向传播的训练过程。在每一轮神经网络模型迭代训练的前向传播的训练过程和反向传播的训练过程中，都会产生张量。
各张量对应的张量信息，至少包含各张量的生命周期以及调用路径。
各张量的生命周期由各张量的调用决定，在神经网络模型迭代训练的前向传播训练过程中调用次数达到预设阈值的张量，作为短时张量。并且，反向传播的训练过程中产生的张量，也可作为短时张量。
S104：根据所述各张量的张量信息中的生命周期，将生命周期未达到预设阈值的所述各张量，作为短时张量。
在本说明书一个或多个实施例中，处理系统根据各张量的张量信息中的生命周期，将生命周期未达到预设阈值的所述各张量，作为短时张量。
在本说明书一个或多个实施例中，在每一轮神经网络模型迭代训练的前向传播的训练过程和反向传播的训练过程中，都会产生短时张量。
在每一轮神经网络模型迭代训练的前向传播的训练过程和反向传播的训练过程中，一般来说，短时张量的特点是占用的图形处理器的存储器的空间小、在图形处理器中数量多以及调用比较频繁。例如，神经网络模型迭代过程中产生的临时数据，状态信息等。
由于短时张量占用存储空间小、数量多以及调用频繁的特点，适合存储在图形处理器的存储器中，便于时用时取。而若是将短时张量存储到第三方设备，如中央处理器的存储器中，在调用时会比在图形处理器中调用，增加通信开销。
S106：针对每个短时张量，根据该短时张量的张量信息中的调用路径，判断所述神经网络模型的下一网络层是否需要调用该短时张量，若是，则执行步骤S108，若否，则执行步骤S110。
进一步的，还可判断短时张量是否下一网络层需要调用，不会直接放入其他图形处理器中，若需要调用，可存储在产生短时张量的存储器本地存储中，以便调用。
在本说明书一个或多个实施例中，处理系统可根据各短时张量的张量信息中的调用路径，判断神经网络模型的下一网络层是否需要调用各短时张量。
具体的，针对每个短时张量，处理系统可根据该短时张量的张量信息中的调用路径，判断神经网络模型的下一网络层是否需要调用该短时张量。以便判断是否将该短时张量发送到其他图形处理器的存储器中，可以更准确高效的优化图形处理器的存储器内存。
S108：将该短时张量存储该图形处理器的存储器中，用于在执行下一网络层时调用该短时张量。
在本说明书一个或多个实施例中，针对每个短时张量，当处理系统根据该短时张量的张量信息中的调用路径，确定神经网络模型的下一网络层需要调用该短时张量时，将该短时张量继续存储在，产生该短时张量的图形处理器的存储器中，以用于在执行下一网络层时调用该短时张量。
S110：获取所述处理系统中各图形处理器的存储器状态，根据各存储器状态，确定空闲的图形处理器，将该短时张量发送至所述空闲的图形处理器中，用于在需要调用该短时张量时调用该短时张量。
在本说明书一个或多个实施例中，针对每个短时张量，当处理系统根据该短时张量的张量信息中的调用路径，确定神经网络模型的下一网络层不需要调用该短时张量时，处理系统可先获取处理系统中各图形处理器的存储器状态。再根据处理系统中各图形处理器的存储器状态，确定空闲的图形处理器，将该短时张量发送至空闲的图形处理器中，用于在需要调用该短时张量时调用该短时张量。其中，空闲的图形处理器可以是没有执行神经网络模型训练任务的图形处理器，也可以是存储器有空闲空间的执行神经网络模型训练任务的图形处理器。
具体的，针对每个短时张量，处理系统可根据各图形处理器的存储器状态，确定存储器有空闲空间的图形处理器，作为候选的图形处理器。并判断产生该短时张量的图形处理器存储器是否有空闲空间。
若是，则将该短时张量存储该图形处理器的存储器中，用于在执行下一网络层时调用该短时张量。
若否，则将该短时张量发送至候选的图形处理器的存储器中存储，用于在需要调用该短时张量时调用该短时张量。将短时张量发送至候选的图形处理器的存储器中存储时，处理系统还可确定短时张量在候选的图形处理器的存储器中的存储地址，以便调用短时张量时，通过调用请求访问存储地址，获取短时张量。
在本说明书一个或多个实施例中，针对每个短时张量，当神经网络模型的下一网络层需要访问该短时张量时，判断该短时张量是否存储在，产生该短时张量的图形处理器的存储器中。
若是，则从产生该短时张量的图形处理器的存储器本地存储的数据中，获取该短时张量。
若否，则确定存储该短时张量的图形处理器，向存储该短时张量的图形处理器发送调用请求，调用该短时张量。
基于图1所示的一种图形处理器内存优化方法，本申请首先确定处理系统当前训练的各神经网络模型，神经网络模型由多个网络层组成。针对每个图形处理器，确定该图形处理器在执行训练任务时，神经网络模型当前执行的网络层输出的各张量以及各张量的张量信息。根据各张量的张量信息中的生命周期，将生命周期未达到预设阈值的各张量，作为短时张量。针对每个短时张量，根据该短时张量的张量信息中的调用路径，判断神经网络模型的下一网络层是否需要调用该短时张量。若是，则将该短时张量存储该图形处理器的存储器中，用于在执行下一网络层时调用该短时张量。若否，则获取处理系统中各图形处理器的存储器状态，根据各存储器状态，确定空闲的图形处理器，将该短时张量发送至空闲的图形处理器中，用于在需要调用该短时张量时调用该短时张量。
通过获取的各张量的张量信息，筛选生命周期未达到预设阈值的短时张量，使得图形处理器内存优化的目标明确，避免了将全部张量都优化的问题，提高内存优化效率。通过将短时张量发送至空闲的图形处理器，避免了将图形处理器的短时张量存储到其他非图形处理器的存储器的问题，降低了通信开销，提高了模型训练的性能。
此外，在本说明书一个或多个实施例中，处理系统根据各张量的张量信息中的生命周期，将生命周期未达到预设阈值的所述各张量，作为短时张量之前。处理系统还可根据各张量的张量信息中的生命周期，将生命周期达到预设阈值的各张量，作为长时张量。
具体的，每一轮神经网络模型迭代训练的过程，分为前向传播的训练过程和反向传播的训练过程。在每一轮神经网络模型迭代训练的前向传播的训练过程中，会产生长时张量。反向传播的训练过程不会产生长时张量。一般来说，长时张量的特点是只在前向传播中产生、占用的图形处理器的存储器的空间大、数量少、调用次数不频繁等。如神经网络模型迭代训练过程中产生的中间结果。
由于长时张量的特点，适合存储到第三方设备的存储器中，以更好的优化图形处理器的存储器的存储空间。
进一步的，在本说明书一个或多个实施例中，针对每个长时张量，当该长时张量在神经网络模型的前向传播过程中不再使用时，可以将该长时张量从产生该该长时张量的图形处理器中移出，将其存储至其他非图形处理器的存储器中，减少图形处理器的存储器内存的使用。
具体的，处理系统可根据该长时张量的张量信息中的调用路径，判断该长时张量在神经网络模型的前向传播过程中是否最后一次调用。
若是，则将该长时张量发送到第三方设备的存储器中存储，用于在需要调用该长时张量时调用该长时张量。其中，第三方设备为除所述处理系统的图形处理器以外的设备，如中央处理器、磁盘以及硬盘等，本说明书不做具体限制。同时，将长时张量发送至第三方设备的存储器中存储时，处理系统还可确定长时张量在第三方设备的存储器中的存储地址，以便调用长时张量时，通过调用请求访问存储地址，获取长时张量。
若否，则将该长时张量继续存储在，产生该长时张量的图形处理器的存储器中，用于在执行下一次调用该长时张量时调用该长时张量。
在本说明书一个或多个实施例中，处理系统还可根据该长时张量的张量信息中的调用路径，判断该长时张量在神经网络模型的前向传播过程中是否最后一次调用。
若是，则将该长时张量发送到中央处理器的存储器中存储，用于在需要调用该长时张量时调用该长时张量。将长时张量发送至中央处理器的存储器中存储时，处理系统还可确定长时张量在中央处理器的存储器中的存储地址，以便调用长时张量时，通过调用请求访问存储地址，获取长时张量。
若否，则将该长时张量继续存储在，产生该长时张量的图形处理器的存储器中，用于在执行下一次调用该长时张量时调用该长时张量。
在本说明书一个或多个实施例中，针对每个长时张量，在神经网络模型训练反向传播过程中，当需要调用该长时张量时，处理系统可以从第三方设备的存储器中取回该长时张量。
在本说明书一个或多个实施例中，针对每个长时张量，可通过判断该长时张量在神经网络模型的前向传播过程中最后一次调用之后，是否在神经网络模型的反向传播过程继续使用。当不再使用时，可将该长时张量删除，回收其占用的图形存储器的存储器空间，不必再存储到第三方设备的存储器中，减少通信开销。
具体的，针对每个长时张量，处理系统可根据该长时张量的张量信息中的调用路径，判断该长时张量在神经网络模型的反向传播过程中是否调用。
若是，则将该长时张量发送到第三方设备的存储器中存储。
若否，则从产生该长时张量的图形处理器的存储器中删除该长时张量。
另外，图4为本说明书提供的通过剖析器和执行器执行图形处理器内存优化的示意图。剖析器采集神经网络模型训练过程中产生的各张量以及各张量信息，并确定长时张量和短时张量。执行器将长时张量从图形处理器存储到第三方设备的存储器，并将长时张量取回。也可用于将短时张量在图形处理器之间存储。
在本说明书一个或多个实施例中，可以为每个图形处理器设计一个剖析器。剖析器用于采集神经网络模型训练过程中产生的各张量以及各张量信息。使用剖析器，可更便捷的提取各张量以及各张量信息。
在本说明书一个或多个实施例中，可以为每个图形处理器设计一个执行器。执行器用于将长时张量从图形处理器存储到第三方设备的存储器，并将长时张量取回。也可用于将短时张量在图形处理器之间存储。
图5为本说明书提供的一种调度器和处理系统的结构示意图。左侧的调度器可以采集处理系统上多个图形处理器的存储器的使用情况。
在本说明书一个或多个实施例中，可以为处理系统设计一个调度器。调度器用于采集处理系统上多个图形处理器的存储器的使用情况，当一个图形处理器的存储器容量达到预设值，控制执行器将该图形处理器的短时张量，存储到空闲的图形处理器的存储器中。
专门设计的剖析器，执行器，调度器，可以为本方案在尽可能减小性能损失的前提下，最大限度地节省图形处理器的存储器内存容量，以满足训练大规模神经网络模型的需求。
在本说明书一个或多个实施例中，以上图形处理器之间的短时张量移动可使用D2D方式实现，也可具体使用NVLink高速连接方式进行图形处理器之间短时张量的迁移。并且，由于NVLink高速连接的带宽是一般图形处理器与第三方设备之间通过外设组件互连扩展总线（Peripheral Component Interconnect express，PCIe）连接的好几倍，因此可以隐藏短时张量移动时的开销。
以上为本说明书的一个或多个实施例提供的一种图形处理器内存优化方法，基于同样的思路，本说明书还提供了相应的一种图形处理器内存优化装置，如图6所示。
图6为本说明书提供的一种图形处理器内存优化装置的示意图，所述装置应用于处理系统，所述处理系统包含多个图形处理器，各图形处理器之间通过终端直通技术进行通信，具体包括：
第一确定模块600，用于确定所述处理系统当前训练的各神经网络模型，所述神经网络模型由多个网络层组成；
第二确定模块602，用于针对每个图形处理器，确定该图形处理器在执行训练任务时，所述神经网络模型当前执行的网络层输出的各张量以及所述各张量的张量信息；
第三确定模块604，用于根据所述各张量的张量信息中的生命周期，将生命周期未达到预设阈值的所述各张量，作为短时张量；
判断模块606，用于针对每个短时张量，根据该短时张量的张量信息中的调用路径，判断所述神经网络模型的下一网络层是否需要调用该短时张量；若是，则将该短时张量存储该图形处理器的存储器中，用于在执行下一网络层时调用该短时张量；若否，则获取所述处理系统中各图形处理器的存储器状态，根据各存储器状态，确定空闲的图形处理器，将该短时张量发送至所述空闲的图形处理器中，用于在需要调用该短时张量时调用该短时张量。
可选的，所述第三确定模块604还用于根据所述各张量的张量信息中的生命周期，将生命周期达到预设阈值的所述各张量，作为长时张量。
可选的，所述判断模块606还用于针对每个长时张量，根据该长时张量的张量信息中的调用路径，判断该长时张量在所述神经网络模型的前向传播过程中是否最后一次调用，若是，则将该长时张量发送至第三方设备的存储器中存储，其中，所述第三方设备为除所述处理系统的图形处理器以外的设备，若否，则将该长时张量存储该图形处理器的存储器中。
可选的，所述判断模块606还用于根据各存储器状态，确定存储器有空闲空间的图形处理器，作为候选的图形处理器，判断产生该短时张量的图形处理器存储器是否有空闲空间，若是，则将该短时张量存储该图形处理器的存储器中，若否，则将该短时张量发送至所述候选的图形处理器的存储器中存储。
可选的，所述判断模块606还用于针对每个长时张量，在模型训练反向传播过程中，当需要调用该长时张量时，从所述第三方设备的存储器中取回该长时张量。
可选的，所述判断模块606还用于针对每个短时张量，当所述神经网络模型的下一网络层需要访问该短时张量时，判断该短时张量是否存储在该图形处理器的存储器中，若是，则从该图形处理器的存储器本地存储的数据中，获取该短时张量，若否，则确定存储该短时张量的图形处理器，向所述存储该短时张量的图形处理器发送调用请求，以调用该短时张量。
可选的，所述判断模块606还用于针对每个长时张量，根据该长时张量的张量信息中的调用路径，判断该长时张量在所述神经网络模型的反向传播过程中是否调用，若是，则将该长时张量发送至第三方设备的存储器中存储，若否，则从该图形处理器的存储器中删除该长时张量。
本说明书还提供了一种计算机可读存储介质，该存储介质存储有计算机程序，计算机程序可用于执行上述图1提供的一种图形处理器内存优化方法。
本说明书还提供了图7所示的电子设备的示意结构图。如图7所示，在硬件层面，该电子设备包括处理器、内部总线、网络接口、内存以及非易失性存储器，当然还可能包括其他业务所需要的硬件。处理器从非易失性存储器中读取对应的计算机程序到内存中然后运行，以实现上述图1所述的图形处理器内存优化方法。
当然，除了软件实现方式之外，本说明书并不排除其他实现方式，比如逻辑器件抑或软硬件结合的方式等等，也就是说以下处理流程的执行主体并不限定于各个逻辑单元，也可以是硬件或逻辑器件。
在20世纪90年代，对于一个技术的改进可以很明显地区分是硬件上的改进（例如，对二极管、晶体管、开关等电路结构的改进）还是软件上的改进（对于方法流程的改进）。然而，随着技术的发展，当今的很多方法流程的改进已经可以视为硬件电路结构的直接改进。设计人员几乎都通过将改进的方法流程编程到硬件电路中来得到相应的硬件电路结构。因此，不能说一个方法流程的改进就不能用硬件实体模块来实现。例如，可编程逻辑器件（Programmable Logic Device, PLD）（例如现场可编程门阵列（Field Programmable GateArray，FPGA））就是这样一种集成电路，其逻辑功能由用户对器件编程来确定。由设计人员自行编程来把一个数字系统“集成”在一片PLD上，而不需要请芯片制造厂商来设计和制作专用的集成电路芯片。而且，如今，取代手工地制作集成电路芯片，这种编程也多半改用“逻辑编译器（logic compiler）”软件来实现，它与程序开发撰写时所用的软件编译器相类似，而要编译之前的原始代码也得用特定的编程语言来撰写，此称之为硬件描述语言（Hardware Description Language，HDL），而HDL也并非仅有一种，而是有许多种，如ABEL（Advanced Boolean Expression Language）、AHDL（Altera Hardware DescriptionLanguage）、Confluence、CUPL（Cornell University Programming Language）、HDCal、JHDL（Java Hardware Description Language）、Lava、Lola、MyHDL、PALASM、RHDL（RubyHardware Description Language）等，目前最普遍使用的是VHDL（Very-High-SpeedIntegrated Circuit Hardware Description Language）与Verilog。本领域技术人员也应该清楚，只需要将方法流程用上述几种硬件描述语言稍作逻辑编程并编程到集成电路中，就可以很容易得到实现该逻辑方法流程的硬件电路。
控制器可以按任何适当的方式实现，例如，控制器可以采取例如微处理器或处理器以及存储可由该（微）处理器执行的计算机可读程序代码（例如软件或固件）的计算机可读介质、逻辑门、开关、专用集成电路（Application Specific Integrated Circuit，ASIC）、可编程逻辑控制器和嵌入微控制器的形式，控制器的例子包括但不限于以下微控制器：ARC 625D、Atmel AT91SAM、Microchip PIC18F26K20 以及Silicone Labs C8051F320，存储器控制器还可以被实现为存储器的控制逻辑的一部分。本领域技术人员也知道，除了以纯计算机可读程序代码方式实现控制器以外，完全可以通过将方法步骤进行逻辑编程来使得控制器以逻辑门、开关、专用集成电路、可编程逻辑控制器和嵌入微控制器等的形式来实现相同功能。因此这种控制器可以被认为是一种硬件部件，而对其内包括的用于实现各种功能的装置也可以视为硬件部件内的结构。或者甚至，可以将用于实现各种功能的装置视为既可以是实现方法的软件模块又可以是硬件部件内的结构。
上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。一种典型的实现设备为计算机。具体的，计算机例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。
为了描述的方便，描述以上装置时以功能分为各种单元分别描述。当然，在实施本说明书时可以把各单元的功能在同一个或多个软件和/或硬件中实现。
本领域内的技术人员应明白，本说明书的实施例可提供为方法、系统、或计算机程序产品。因此，本说明书可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本说明书可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。
本说明书是参照根据本说明书实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。
在一个典型的配置中，计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。
内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
本领域技术人员应明白，本说明书的实施例可提供为方法、系统或计算机程序产品。因此，本说明书可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本说明书可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。
本说明书可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本说明书，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本说明书的实施例而已，并不用于限制本说明书。对于本领域技术人员来说，本说明书可以有各种更改和变化。凡在本说明书的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本说明书的权利要求范围之内。
Claims (10)
1.一种图形处理器内存优化方法，其特征在于，所述方法应用于处理系统，所述处理系统包含多个图形处理器，各图形处理器之间通过终端直通技术进行通信，包括：
确定所述处理系统当前训练的各神经网络模型，所述神经网络模型由多个网络层组成；
针对每个图形处理器，确定该图形处理器在执行训练任务时，所述神经网络模型当前执行的网络层输出的各张量以及所述各张量的张量信息；
根据所述各张量的张量信息中的生命周期，将生命周期未达到预设阈值的所述各张量，作为短时张量；
针对每个短时张量，根据该短时张量的张量信息中的调用路径，判断所述神经网络模型的下一网络层是否需要调用该短时张量；
若是，则将该短时张量存储该图形处理器的存储器中，用于在执行下一网络层时调用该短时张量；
若否，则获取所述处理系统中各图形处理器的存储器状态，根据各存储器状态，确定空闲的图形处理器，将该短时张量发送至所述空闲的图形处理器中，用于在需要调用该短时张量时调用该短时张量。
2.如权利要求1所述的方法，其特征在于，根据所述各张量的张量信息中的生命周期，将所述生命周期未达到预设阈值的所述各张量，作为短时张量之前，所述方法还包括：
根据所述各张量的张量信息中的生命周期，将生命周期达到预设阈值的所述各张量，作为长时张量。
3.如权利要求2所述的方法，其特征在于，针对每个短时张量，根据该短时张量的张量信息中的调用路径，判断所述神经网络模型的下一网络层是否需要调用该短时张量之前，所述方法还包括：
针对每个长时张量，根据该长时张量的张量信息中的调用路径，判断该长时张量在所述神经网络模型的前向传播过程中是否最后一次调用；
若是，则将该长时张量发送至第三方设备的存储器中存储，其中，所述第三方设备为除所述处理系统的图形处理器以外的设备；
若否，则将该长时张量存储该图形处理器的存储器中。
4.如权利要求1所述的方法，其特征在于，根据各存储器状态，确定空闲的图形处理器，将该短时张量发送至所述空闲的图形处理器中，具体包括：
根据各存储器状态，确定存储器有空闲空间的图形处理器，作为候选的图形处理器；
判断产生该短时张量的图形处理器存储器是否有空闲空间；
若是，则将该短时张量存储该图形处理器的存储器中；
若否，则将该短时张量发送至所述候选的图形处理器的存储器中存储。
5.如权利要求3所述的方法，其特征在于，将该长时张量发送至第三方设备的存储器中存储之后，所述方法还包括：
针对每个长时张量，在模型训练反向传播过程中，当需要调用该长时张量时，从所述第三方设备的存储器中取回该长时张量。
6.如权利要求1所述的方法，其特征在于，将该短时张量发送至所述空闲的图形处理器中之后，所述方法还包括：
针对每个短时张量，当所述神经网络模型的下一网络层需要访问该短时张量时，判断该短时张量是否存储在该图形处理器的存储器中；
若是，则从该图形处理器的存储器本地存储的数据中，获取该短时张量；
若否，则确定存储该短时张量的图形处理器，向所述存储该短时张量的图形处理器发送调用请求，以调用该短时张量。
7.如权利要求3所述的方法，其特征在于，将该长时张量发送至第三方设备的存储器中存储，具体包括：
针对每个长时张量，根据该长时张量的张量信息中的调用路径，判断该长时张量在所述神经网络模型的反向传播过程中是否调用；
若是，则将该长时张量发送至第三方设备的存储器中存储；
若否，则从该图形处理器的存储器中删除该长时张量。
8.一种图形处理器内存优化装置，其特征在于，所述装置应用于处理系统，所述处理系统包含多个图形处理器，各图形处理器之间通过终端直通技术进行通信，包括：
第一确定模块，用于确定所述处理系统当前训练的各神经网络模型，所述神经网络模型有多个网络层组成；
第二确定模块，用于针对每个图形处理器，确定该图形处理器在执行训练任务时，所述神经网络模型当前执行的网络层输出的各张量以及所述各张量的张量信息；
第三确定模块，用于根据所述各张量的张量信息中的生命周期，将生命周期未达到预设阈值的所述各张量，作为短时张量；
判断模块，用于针对每个短时张量，根据该短时张量的张量信息中的调用路径，判断所述神经网络模型的下一网络层是否需要调用该短时张量；若是，则将该短时张量存储该图形处理器的存储器中，用于在执行下一网络层时调用该短时张量；若否，则获取所述处理系统中各图形处理器的存储器状态，根据各存储器状态，确定空闲的图形处理器，将该短时张量发送至所述空闲的图形处理器中，用于在需要调用该短时张量时调用该短时张量。
9.一种计算机可读存储介质，其特征在于，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述权利要求1~7任一项所述的方法。
10.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现上述权利要求1~7任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410025766.9A CN117522669B (zh) | 2024-01-08 | 2024-01-08 | 一种图形处理器内存优化方法、装置、介质及设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410025766.9A CN117522669B (zh) | 2024-01-08 | 2024-01-08 | 一种图形处理器内存优化方法、装置、介质及设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117522669A CN117522669A (zh) | 2024-02-06 |
| CN117522669B true CN117522669B (zh) | 2024-03-26 |
Family
ID=89749884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410025766.9A Active CN117522669B (zh) | 2024-01-08 | 2024-01-08 | 一种图形处理器内存优化方法、装置、介质及设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117522669B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019105134A1 (zh) * | 2017-11-30 | 2019-06-06 | 阿里巴巴集团控股有限公司 | 词向量处理方法、装置以及设备 |
| CN110941494A (zh) * | 2019-12-02 | 2020-03-31 | 哈尔滨工程大学 | 一种面向深度学习的gpu并行计算的数据处理方法 |
| CN116432778A (zh) * | 2023-06-12 | 2023-07-14 | 摩尔线程智能科技(北京)有限责任公司 | 一种数据处理的方法、装置、存储介质及电子设备 |
| CN116452404A (zh) * | 2023-04-18 | 2023-07-18 | 山东省计算中心（国家超级计算济南中心） | 一种深度学习模型分布式训练的内存优化方法及系统 |
| CN116880995A (zh) * | 2023-09-08 | 2023-10-13 | 之江实验室 | 一种模型任务的执行方法、装置、存储介质及电子设备 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11379712B2 (en) * | 2018-10-09 | 2022-07-05 | Hewlett Packard Enterprise Development Lp | Avoiding cycles in neural networks |
-
2024
- 2024-01-08 CN CN202410025766.9A patent/CN117522669B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019105134A1 (zh) * | 2017-11-30 | 2019-06-06 | 阿里巴巴集团控股有限公司 | 词向量处理方法、装置以及设备 |
| CN110941494A (zh) * | 2019-12-02 | 2020-03-31 | 哈尔滨工程大学 | 一种面向深度学习的gpu并行计算的数据处理方法 |
| CN116452404A (zh) * | 2023-04-18 | 2023-07-18 | 山东省计算中心（国家超级计算济南中心） | 一种深度学习模型分布式训练的内存优化方法及系统 |
| CN116432778A (zh) * | 2023-06-12 | 2023-07-14 | 摩尔线程智能科技(北京)有限责任公司 | 一种数据处理的方法、装置、存储介质及电子设备 |
| CN116880995A (zh) * | 2023-09-08 | 2023-10-13 | 之江实验室 | 一种模型任务的执行方法、装置、存储介质及电子设备 |
Non-Patent Citations (2)
| Title |
|---|
| 深度学习中的内存管理问题研究综述;马玮良;彭轩;熊倩;石宣化;金海;;大数据;20200715(04);全文 * |
| 深度学习在GPU上的计算优化;李彦峰;;信息与电脑(理论版);20180715(13);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117522669A (zh) | 2024-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108628688B (zh) | 一种消息处理方法、装置及设备 | |
| CN116167463B (zh) | 一种面向智能计算的分布式模型训练容器调度方法及装置 | |
| CN116432778B (zh) | 一种数据处理的方法、装置、存储介质及电子设备 | |
| CN117195997B (zh) | 一种模型训练方法、装置、存储介质及电子设备 | |
| CN116151363A (zh) | 分布式强化学习系统 | |
| CN117312394A (zh) | 一种数据访问方法、装置、存储介质及电子设备 | |
| CN116225669A (zh) | 一种任务执行方法、装置、存储介质及电子设备 | |
| CN116306856A (zh) | 一种基于搜索的深度学习模型部署方法及装置 | |
| CN116822657B (zh) | 一种模型训练加速的方法、装置、存储介质及电子设备 | |
| CN116932175B (zh) | 一种基于序列生成的异构芯片任务调度方法以及装置 | |
| CN117522669B (zh) | 一种图形处理器内存优化方法、装置、介质及设备 | |
| CN116384505A (zh) | 一种数据处理的方法、装置、存储介质及电子设备 | |
| CN116402165A (zh) | 一种算子检测的方法、装置、存储介质以及电子设备 | |
| CN114840426A (zh) | 一种代码测试的方法及装置 | |
| CN111782409B (zh) | 任务处理、风险识别任务处理方法、装置及电子设备 | |
| CN109614388B (zh) | 一种预算扣减方法和装置 | |
| CN117555697B (zh) | 一种面向分布式训练的缓存加载系统、方法、装置及设备 | |
| CN117873789B (zh) | 一种基于分段量化的检查点写入方法及装置 | |
| CN116089434B (zh) | 一种数据存储方法、装置、存储介质及电子设备 | |
| CN116126750B (zh) | 一种基于硬件特性的数据处理的方法及装置 | |
| CN117236263B (zh) | 一种多芯粒互联仿真方法、装置、存储介质及电子设备 | |
| CN116996397B (zh) | 一种网络丢包优化的方法、装置、存储介质及电子设备 | |
| CN116893892A (zh) | 一种基于业务模型动态生成消息队列的方法、设备及介质 | |
| CN117591703A (zh) | 一种图数据优化方法、装置、存储介质及电子设备 | |
| CN116204324A (zh) | 一种任务执行的方法、装置、存储介质及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |