CN117761501A - 封装器件失效分析方法、装置、电子设备及存储介质 - Google Patents

Abstract

本申请提供一种封装器件失效分析方法、装置、电子设备及存储介质，所述方法，通过对封装器件进行检查，确定封装器件的失效模式；根据封装器件的失效模式，可以准确的确定封装器件的失效点的位置是在芯片还是在封装结构。当失效点的位置在芯片时，则需要去除封装器件的封装结构，暴露芯片，对芯片进行处理暴露第一损伤点，以便于根据第一损伤点和失效模式，分析失效原因。当失效点的位置在封装结构，查找封装结构的第二损伤点，根据第二损伤点的形貌和失效模式分析失效原因。这样，对封装器件进行检查，根据损伤点的形貌和失效模式，能够准确的分析失效原因，这种分析方法能够给出准确的分析结论，保证了分析结论的完整性。

Description

封装器件失效分析方法、装置、电子设备及存储介质

技术领域

本申请涉及封装器件失效分析技术领域，尤其涉及一种封装器件失效分析方法、装置、电子设备及存储介质。

背景技术

目前塑封球栅阵列封装(Ball Grid Array Package，BGA)封装类器件的失效分析方法采用：先进行无损检测，确认器件是否失效；如果器件失效则采用化学开封的方式把器件外部封装全部去除，对芯片表面进行检查或用探针进行进一步实现定位；根据失效现象和损伤迹象给出结论。而这种分析方法只对芯片进行检测，若是封装结构引起的失效，采用这种分析方法则无法做出准确的判断和分析，不利于失效分析结论的完整和准确。

发明内容

有鉴于此，本申请的目的在于提出一种封装器件失效分析方法、装置、电子设备及存储介质，以解决现有的分析方法无法做出准确的判断和分析的问题。

基于上述目的，本申请提供了一种封装器件失效分析方法，包括：

对封装器件进行检查，确定所述封装器件的失效模式；

根据所述失效模式，确定所述封装器件的失效点的位置；

响应于确定所述失效点的位置在芯片，则对所述封装器件进行开封，暴露芯片，并对芯片进行处理暴露第一损伤点，得到第一损伤点的形貌；

响应于确定所述失效点的位置在封装结构，对封装器件的封装结构进行处理暴露第二损伤点，得到第二损伤点的形貌；

根据所述第一损伤点的形貌、所述损伤点的失效模式和/或所述第二损伤点的形貌、所述损伤点的失效模式，分析失效原因。

可选地，所述对封装器件进行检查，确定所述封装器件的失效模式，包括：

通过无损检测方法对所述封装器件的参数和端口进行检查；

响应于所述封装器件的参数超差或端口漏电或端口短路或端口阻抗减小，确定所述封装器件的失效模式为端口阻抗下降与功能异常；

响应于所述封装器件的局部异常开路或端口阻抗变大，确定所述封装器件的失效模式为端口阻抗上升与功能异常。

可选地，所述根据所述失效模式，确定所述封装器件的失效点的位置，包括：

响应于确定所述封装器件的失效模式为端口阻抗下降与功能异常，采用三维扫描呈像方法对所述封装器件的封装结构进行扫描，确定所述封装器件的封装结构是否存在失效点；

响应于确定所述封装器件的封装结构存在失效点，确定所述封装器件的失效点位置为封装结构；

响应于确定所述封装器件的封装结构不存在失效点，对所述封装器件进行开封，暴露芯片，采用预设的失效点定位方法对所述芯片进行定位，确定所述封装器件的芯片是否存在失效点；

响应于确定所述封装器件的芯片存在失效点，确定所述封装器件的失效点位置为芯片。

可选地，所述根据所述失效模式，确定所述封装器件的失效点的位置，还包括：

响应于确定所述封装器件的失效模式为端口阻抗上升与功能异常，采用时域反射法检测仪对开路点进行定位，确定所述封装器件的失效点的位置为芯片或封装结构。

可选地，所述对所述封装器件进行开封，暴露芯片，包括：

采用化学方式或激光开封方式去除所述封装器件的封装结构，暴露出所述芯片。

可选地，所述对芯片进行处理暴露第一损伤点，包括：

采用芯片剥层技术或者FIB剖切技术对所述芯片进行切割，暴露所述第一损伤点。

可选地，所述对封装器件的封装结构处理暴露第二损伤点，包括：

采用剖面研磨方式对所述封装器件的封装结构进行研磨，暴露所述第二损伤点。

基于同一发明构思，本申请还提供了一种封装器件失效分析装置，包括：

第一确定模块，被配置为对封装器件进行检查，确定所述封装器件的失效模式；

第二确定模块，被配置为根据所述失效模式，确定所述封装器件的失效点的位置；

第一处理模块，被配置为响应于确定所述失效点的位置在芯片，则对所述封装器件进行开封，暴露芯片，并对芯片进行处理暴露第一损伤点，得到第一损伤点的形貌；

第二处理模块，被配置为响应于确定所述失效点的位置在封装结构，对封装器件的封装结构进行处理暴露第二损伤点，得到第二损伤点的形貌；

第三确定模块，被配置为根据所述第一损伤点的形貌、所述损伤点的失效模式和/或所述第二损伤点的形貌、所述损伤点的失效模式，分析失效原因。

基于同一发明构思，本申请还提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一项所述的方法。

基于同一发明构思，本申请还提供了一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令用于使计算机执行上述任一项所述的方法。

从上面所述可以看出，本申请提供的一种封装器件失效分析方法、装置、电子设备及存储介质，所述方法，通过对封装器件进行检查，确定封装器件的失效模式；根据封装器件的失效模式，可以准确的确定封装器件的失效点的位置是在芯片还是在封装结构。当失效点的位置在芯片时，则需要去除封装器件的封装结构，暴露芯片，以便于对芯片的第一损伤点进行查找，对芯片进行处理暴露第一损伤点，得到第一损伤点的形貌，以便于根据第一损伤点和失效模式，分析失效原因。当失效点的位置在封装结构，则需要查找封装结构的第二损伤点，待查找到第二损伤点后，根据第二损伤点的形貌和失效模式分析失效原因。这样，对封装器件进行检查，确定封装器件的失效模式，根据失效模式，可以准确的确定失效点的位置，针对不同的失效点的位置不同的处理，准确的得到损伤点的位置及损伤点的形貌，根据损伤点的形貌和失效模式，能够准确的分析失效原因，这种分析方法能够给出准确的分析结论，保证了分析结论的完整性。

附图说明

为了更清楚地说明本申请或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例的一种封装器件失效分析方法流程示意图；

图2为本申请实施例的一种封装器件失效分析装置结构示意图；

图3为本申请实施例的一种电子设备硬件结构示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本申请进一步详细说明。

需要说明的是，除非另外定义，本申请实施例使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

以下结合附图说明本申请的实施例。

参照图1，本申请提供了一种封装器件失效分析方法，包括以下步骤：

步骤102、对封装器件进行检查，确定所述封装器件的失效模式。

在本步骤中，通过无损检测方法对封装器件进行检查，先确定封装器件的失效模式。所述失效模式包括端口阻抗下降与功能异常和端口阻抗上升与功能异常。

步骤104、根据所述失效模式，确定所述封装器件的失效点的位置。

在本步骤，由于封装器件包括封装结构和芯片，因此失效点的位置在芯片或封装结构。通过根据失效模式，可以快速确定封装器件的失效点的位置是在封装结构还是在芯片。其中，封装结构可以为器件基板布线或芯片与基板之间的互联层。当器件基板布线或芯片与基板之间的互联层存在异常时，则判定失效点的位置确定为封装结构。

步骤106、响应于确定所述失效点的位置在芯片，则对所述封装器件进行开封，暴露芯片，并对芯片进行处理暴露第一损伤点，得到第一损伤点的形貌。

在本步骤中，当失效点的位置在芯片时，则对封装器件进行开封，也即将芯片外的封装结构去除，以实现将芯片暴露，对芯片进一步处理，使芯片上的第一损伤点暴露，可清楚的看到第一损伤点的形状及深度，这样，能够得到第一损伤点的形貌。

步骤108、响应于确定所述失效点的位置在封装结构，对封装器件的封装结构进行处理暴露第二损伤点，得到第二损伤点的形貌。

在本步骤中，当失效点的位置在封装结构，则需要对封装器件的封装结构进行研磨，使封装结构破坏，使得封装结构内的第二损伤点暴露，这样，清楚的看到第二损伤点的形状及深度，能够得到第二损伤点的形貌。

步骤110、根据所述第一损伤点的形貌、所述损伤点的失效模式和/或所述第二损伤点的形貌、所述损伤点的失效模式，分析失效原因。

在本步骤中，当失效点的位置在芯片时，根据第一损伤点的形貌和失效模式，分析失效原因。当失效点的位置在封装结构时，根据第二损伤点的形貌和失效模式，分析失效原因。

通过步骤102-110，对封装器件进行检查，确定封装器件的失效模式，根据失效模式，可以准确的确定失效点的位置，针对不同的失效点的位置不同的处理，准确的得到损伤点的位置及损伤点的形貌，根据损伤点的形貌和失效模式，能够准确的分析失效原因，这种分析方法能够给出准确的分析结论，保证了分析结论的完整性。

在一些实施例中，所述对封装器件进行检查，确定所述封装器件的失效模式，包括：

通过无损检测方法对所述封装器件的参数和端口进行检查；

响应于所述封装器件的参数超差或端口漏电或端口短路或端口阻抗减小，确定所述封装器件的失效模式为端口阻抗下降与功能异常；

响应于所述封装器件的局部异常开路或端口阻抗变大，确定所述封装器件的失效模式为端口阻抗上升与功能异常。

具体地，无损检测方法可以采用：外观检查方法、X射线检查方法、SAM检查方法和电性能测试方法中的一种或多种。其中，外观检查方法针对失效点位置为封装结构的检测。X射线检查方法、SAM检查方法和电性能测试方法可以对失效点位置为封装结构或芯片进行检测。采用电性能测试方法对所述封装器件进行测试，当封装器件传输的数据值大于或小于真实的数据时，则确定封装器件的参数超差，例如，设定封装器件传输的真实的数据为5V，而封装器件传输的数据为7V，那么认为该封装器件的参数超差。采用电性能测试方法对所述封装器件的端口进行测试，检测端口是否存在漏电或短路或端口阻抗减小的问题。当封装器件的参数超差或端口漏电或端口短路或端口阻抗减小，确定所述封装器件的失效模式为端口阻抗下降与功能异常。

采用电性能测试对封装器件进行检查，判断封装器件是否有电流经过，若无电流，那么封装器件中存在局部异常开路；则确定封装器件失效模式为端口阻抗上升与功能异常。电性能测试对封装器件进行检查，判断封装器件的阻抗是否变大，若阻抗变大则认为封装器件失效模式为端口阻抗上升与功能异常。这样，通过无损检测方法能够更加准确的确定封装器件的失效模式，且检测方法较为简单易于实现。

在一些实施例中，所述根据所述失效模式，确定所述封装器件的失效点的位置，包括：

响应于确定所述封装器件的失效模式为端口阻抗下降与功能异常，采用三维扫描呈像方法对所述封装器件的封装结构进行扫描，确定所述封装器件的封装结构是否存在失效点；

响应于确定所述封装器件的封装结构存在失效点，确定所述封装器件的失效点位置为封装结构；

响应于确定所述封装器件的封装结构不存在失效点，对所述封装器件进行开封，暴露芯片，采用预设的失效点定位方法对所述芯片进行定位，确定所述封装器件的芯片是否存在失效点；

响应于确定所述封装器件的芯片存在失效点，确定所述封装器件的失效点位置为芯片。

具体地，当封装器件的失效模式为端口阻抗下降与功能异常，则说明失效点可能存在封装结构，则通过CT三维扫描呈像方法对封装器件的封装结构进行检查，当扫描到封装器件的封装结构(也即器件基板布线或者芯片与基板之间的互联层)上存在失效点，那么就确定失效点的位置为封装结构。当未扫描到封装器的封装结构(也即器件基板布线或者芯片与基板之间的互联层)上存在失效点，那么就需要对封装器的芯片进行检查，就需要对器件进行开封，暴露出芯片。对芯片进行开封时，采用化学方法去除芯片外的封装结构，化学方法即为采用酸对封装结构进行腐蚀，从而达到去除封装结构的目的。

对芯片进行失效点检测时采用预设的失效点定位方法对芯片进行定位，判断芯片是否存在失效点。预设的失效点定位方法可以采用：微光显微镜(Emission Microscope，EMMI)、Thermal检测方法、雷射光束电阻异常侦测(Optical Beam Induced ResistanceChange，OBIRCH)对芯片的失效点进行定位，若定位到失效点，则确定芯片上存在失效点，那么失效点的位置为芯片。这样，通过不同的检测方式对封装结构和芯片的失效点进行检测，能够更加准确的确定失效点的位置，使封装器件的失效分析结果更加准确。

在一些实施例中，所述根据所述失效模式，确定所述封装器件的失效点的位置，还包括：

响应于确定所述封装器件的失效模式为端口阻抗上升与功能异常，采用时域反射法检测仪对开路点进行定位，确定所述封装器件的失效点的位置为芯片或封装结构。

具体地，在确定封装器件的失效模式为端口阻抗上升与功能异常，则通过时域反射检测仪定位到开路点，若开路点位于封装器件的封装结构，则说明失效点的位置在封装结构，若开路点位于芯片，则说明失效点的位置在芯片。如果失效点位于封装结构，那么就需要对封装结构进行研磨，对封装结构进行破坏，使得封装结构暴露出第二损伤点，这样，能够根据第二损伤点和失效模式对封装器件的失效原因进行分析。如果失效点位于芯片，那么就需要去除封装器件的封装结构，暴露出芯片，然后对芯片进行处理，暴露芯片的第一损伤点，根据第一损伤点的形貌和失效模式，对封装器件是失效原因进行分析。采用时域反射(TDR)检测仪对封装器件进行检测，能够更加快速且准确的确定开路点的位置，且快速且准确的定位失效点的位置，这样，能够快速且准确的对封装器件的失效原因进行分析。

在一些实施例中，所述对所述封装器件进行开封，暴露芯片，包括：

采用化学方式或激光开封方式去除所述封装器件的封装结构，暴露出所述芯片。

具体地，化学方式采用酸溶液进行腐蚀的方式。激光开封方式则是采用激光切割对封装器件进行切割。将封装器件的封装结构去除，暴露出芯片，以便于对芯片进行失效点的检测，这样，检测结果更加准确。

在一些实施例中，所述对芯片进行处理暴露第一损伤点，包括：

采用芯片剥层技术或者FIB剖切技术对所述芯片进行切割，暴露所述第一损伤点。

具体地，采用芯片剥层技术或者FIB剖切技术对芯片进行切割，这样，能够更加准确的找到芯片的第一损伤点，以便于根据第一损伤点对封装器件进行失效分析。

在一些实施例中，所述对封装器件的封装结构处理暴露第二损伤点，包括：

采用剖面研磨方式对所述封装器件的封装结构进行研磨，暴露所述第二损伤点。

具体地，封装结构是涂覆在芯片上的环氧树脂或氧化硅等材质，因此，通过剖面研磨等方式对封装结构进行处理，使得布线的位置暴露，暴露第二损伤点；这样，使得第二损伤点的位置更加准确，以便于根据第二损伤点对封装器件进行失效分析。

需要说明的是，本申请实施例的方法可以由单个设备执行，例如一台计算机或服务器等。本实施例的方法也可以应用于分布式场景下，由多台设备相互配合来完成。在这种分布式场景的情况下，这多台设备中的一台设备可以只执行本申请实施例的方法中的某一个或多个步骤，这多台设备相互之间会进行交互以完成所述的方法。

需要说明的是，上述对本申请的一些实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于上述实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。

基于同一发明构思，与上述任意实施例方法相对应的，本申请还提供了一种封装器件失效分析装置。

参考图2，所述一种封装器件失效分析装置，包括：

第一确定模块202，被配置为对封装器件进行检查，确定所述封装器件的失效模式；

第二确定模块204，被配置为根据所述失效模式，确定所述封装器件的失效点的位置；

第一处理模块206，被配置为响应于确定所述失效点的位置在芯片，则对所述封装器件进行开封，暴露芯片，并对芯片进行处理暴露第一损伤点，得到第一损伤点的形貌；

第二处理模块208，被配置为响应于确定所述失效点的位置在封装结构，对封装器件的封装结构进行处理暴露第二损伤点，得到第二损伤点的形貌；

第三确定模块210，被配置为根据所述第一损伤点的形貌、所述损伤点的失效模式和/或所述第二损伤点的形貌、所述损伤点的失效模式，分析失效原因。

为了描述的方便，描述以上装置时以功能分为各种模块分别描述。当然，在实施本申请时可以把各模块的功能在同一个或多个软件和/或硬件中实现。

上述实施例的装置用于实现前述任一实施例中相应的一种封装器件失效分析方法，并且具有相应的方法实施例的有益效果，在此不再赘述。

基于同一发明构思，与上述任意实施例方法相对应的，本申请还提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现上任意一实施例所述的一种封装器件失效分析方法。

图3示出了本实施例所提供的一种更为具体的电子设备硬件结构示意图，该设备可以包括：处理器1010、存储器1020、输入/输出接口1030、通信接口1040和总线1050。其中处理器1010、存储器1020、输入/输出接口1030和通信接口1040通过总线1050实现彼此之间在设备内部的通信连接。

处理器1010可以采用通用的CPU(Central Processing Unit，中央处理器)、微处理器、应用专用集成电路(Application Specific Integrated Circuit，ASIC)、或者一个或多个集成电路等方式实现，用于执行相关程序，以实现本说明书实施例所提供的技术方案。

存储器1020可以采用ROM(Read Only Memory，只读存储器)、RAM(Random AccessMemory，随机存取存储器)、静态存储设备，动态存储设备等形式实现。存储器1020可以存储操作系统和其他应用程序，在通过软件或者固件来实现本说明书实施例所提供的技术方案时，相关的程序代码保存在存储器1020中，并由处理器1010来调用执行。

输入/输出接口1030用于连接输入/输出模块，以实现信息输入及输出。输入输出/模块可以作为组件配置在设备中(图中未示出)，也可以外接于设备以提供相应功能。其中输入设备可以包括键盘、鼠标、触摸屏、麦克风、各类传感器等，输出设备可以包括显示器、扬声器、振动器、指示灯等。

通信接口1040用于连接通信模块(图中未示出)，以实现本设备与其他设备的通信交互。其中通信模块可以通过有线方式(例如USB、网线等)实现通信，也可以通过无线方式(例如移动网络、WIFI、蓝牙等)实现通信。

总线1050包括一通路，在设备的各个组件(例如处理器1010、存储器1020、输入/输出接口1030和通信接口1040)之间传输信息。

需要说明的是，尽管上述设备仅示出了处理器1010、存储器1020、输入/输出接口1030、通信接口1040以及总线1050，但是在具体实施过程中，该设备还可以包括实现正常运行所必需的其他组件。此外，本领域的技术人员可以理解的是，上述设备中也可以仅包含实现本说明书实施例方案所必需的组件，而不必包含图中所示的全部组件。

上述实施例的电子设备用于实现前述任一实施例中相应的一种封装器件失效分析方法，并且具有相应的方法实施例的有益效果，在此不再赘述。

基于同一发明构思，与上述任意实施例方法相对应的，本申请还提供了一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令用于使所述计算机执行如上任一实施例所述的一种封装器件失效分析方法。

本实施例的计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。

上述实施例的存储介质存储的计算机指令用于使所述计算机执行如上任一实施例所述的一种封装器件失效分析方法，并且具有相应的方法实施例的有益效果，在此不再赘述。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本申请的范围(包括权利要求)被限于这些例子；在本申请的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本申请实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。

另外，为简化说明和讨论，并且为了不会使本申请实施例难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本申请实施例难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本申请实施例的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本申请的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本申请实施例。因此，这些描述应被认为是说明性的而不是限制性的。

尽管已经结合了本申请的具体实施例对本申请进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。

本申请实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本申请实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种封装器件失效分析方法，其特征在于，包括：

对封装器件进行检查，确定所述封装器件的失效模式；

根据所述失效模式，确定所述封装器件的失效点的位置；

响应于确定所述失效点的位置在芯片，则对所述封装器件进行开封，暴露芯片，并对芯片进行处理暴露第一损伤点，得到第一损伤点的形貌；

响应于确定所述失效点的位置在封装结构，对封装器件的封装结构进行处理暴露第二损伤点，得到第二损伤点的形貌；

根据所述第一损伤点的形貌、所述损伤点的失效模式和/或所述第二损伤点的形貌、所述损伤点的失效模式，分析失效原因。

2.根据权利要求1所述的方法，其特征在于，所述对封装器件进行检查，确定所述封装器件的失效模式，包括：

通过无损检测方法对所述封装器件的参数和端口进行检查；

响应于所述封装器件的参数超差或端口漏电或端口短路或端口阻抗减小，确定所述封装器件的失效模式为端口阻抗下降与功能异常；

响应于所述封装器件的局部异常开路或端口阻抗变大，确定所述封装器件的失效模式为端口阻抗上升与功能异常。

3.根据权利要求2所述的方法，其特征在于，所述根据所述失效模式，确定所述封装器件的失效点的位置，包括：

响应于确定所述封装器件的失效模式为端口阻抗下降与功能异常，采用三维扫描呈像方法对所述封装器件的封装结构进行扫描，确定所述封装器件的封装结构是否存在失效点；

响应于确定所述封装器件的封装结构存在失效点，确定所述封装器件的失效点位置为封装结构；

响应于确定所述封装器件的封装结构不存在失效点，对所述封装器件进行开封，暴露芯片，采用预设的失效点定位方法对所述芯片进行定位，确定所述封装器件的芯片是否存在失效点；

响应于确定所述封装器件的芯片存在失效点，确定所述封装器件的失效点位置为芯片。

4.根据权利要求3所述的方法，其特征在于，所述根据所述失效模式，确定所述封装器件的失效点的位置，还包括：

响应于确定所述封装器件的失效模式为端口阻抗上升与功能异常，采用时域反射法检测仪对开路点进行定位，确定所述封装器件的失效点的位置为芯片或封装结构。

5.根据权利要求1所述的方法，其特征在于，所述对所述封装器件进行开封，暴露芯片，包括：

采用化学方式或激光开封方式去除所述封装器件的封装结构，暴露出所述芯片。

6.根据权利要求1所述的方法，其特征在于，所述对芯片进行处理暴露第一损伤点，包括：

采用芯片剥层技术或者FIB剖切技术对所述芯片进行切割，暴露所述第一损伤点。

7.根据权利要求1所述的方法，其特征在于，所述对封装器件的封装结构处理暴露第二损伤点，包括：

采用剖面研磨方式对所述封装器件的封装结构进行研磨，暴露所述第二损伤点。

8.一种封装器件失效分析装置，其特征在于，包括：

第一确定模块，被配置为对封装器件进行检查，确定所述封装器件的失效模式；

第二确定模块，被配置为根据所述失效模式，确定所述封装器件的失效点的位置；

第一处理模块，被配置为响应于确定所述失效点的位置在芯片，则对所述封装器件进行开封，暴露芯片，并对芯片进行处理暴露第一损伤点，得到第一损伤点的形貌；

第二处理模块，被配置为响应于确定所述失效点的位置在封装结构，对封装器件的封装结构进行处理暴露第二损伤点，得到第二损伤点的形貌；

第三确定模块，被配置为根据所述第一损伤点的形貌、所述损伤点的失效模式和/或所述第二损伤点的形貌、所述损伤点的失效模式，分析失效原因。

9.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至7任一所述的方法。

10.一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，其特征在于，所述计算机指令用于使计算机执行权利要求1至7任一所述的方法。