CN117750823A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN117750823A
CN117750823A CN202311191799.2A CN202311191799A CN117750823A CN 117750823 A CN117750823 A CN 117750823A CN 202311191799 A CN202311191799 A CN 202311191799A CN 117750823 A CN117750823 A CN 117750823A
Authority
CN
China
Prior art keywords
layer
electrode
display device
conductive pattern
cover member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311191799.2A
Other languages
English (en)
Inventor
李弼锡
高裕敏
金善浩
金惠琬
朴注灿
崔忠硕
洪性珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117750823A publication Critical patent/CN117750823A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Abstract

一种显示装置包括：基板；晶体管，设置在基板上；第一电极，设置在基板上；像素限定层，设置在第一电极上；分隔件图案层，设置在像素限定层上；第二电极，设置在第一电极、像素限定层和分隔件图案层上；连接层，连接在晶体管与第二电极之间；发射层，设置在第一电极与第二电极之间；导电图案层；以及盖构件，覆盖导电图案层的侧端部，其中，导电图案层和连接层设置在同一层，并且第二电极的设置在分隔件图案层上的部分和第二电极的设置在分隔件图案层周围的部分彼此分离。

Description

显示装置
相关申请的交叉引用
本申请要求于2022年9月20日在韩国知识产权局提交的韩国专利申请第10-2022-0118640号的优先权和权益，其全部内容通过引用并入本文中。
技术领域
实施例涉及显示装置。
背景技术
显示装置是用于显示图像的装置，并且包括液晶显示装置和有机发光二极管(OLED)显示装置等。显示装置在诸如移动电话、导航装置、数码相机、电子书、便携游戏机和各种终端的各种电子装置中使用。
有机发光二极管(OLED)显示装置包括电极以及在电极之间的有机发射层。从一个电极注入的电子和从另一电极注入的空穴在有机发射层中复合以产生激子。产生的激子从激发态变为基态，从而释放能量以发光。
显示装置可以包括像素，并且每一个像素可以包括彼此连接的发光元件和像素驱动电路单元。像素驱动电路单元可以包括n型(或NMOS)晶体管和/或p型(或PMOS)晶体管。在像素驱动电路单元由n型晶体管形成的情况下，当驱动晶体管的源电压由于发光元件的退化而漂移时，可能产生残像或者可能加速亮度劣化，并且因此，显示装置可能退化。
在本背景技术部分中公开的上述信息仅用于增强对所描述技术的背景的理解，并且因此，其可包含不构成该国本领域普通技术人员已知的现有技术的信息。
发明内容
实施例提供了能够提高显示质量的显示装置。
然而，本公开的实施例不限于在本文中阐述的那些实施例。通过参考下面给出的本公开的详细描述，上述和其它实施例对于本公开所属领域的普通技术人员将变得更加显而易见。
在实施例中，显示装置可以包括：基板； 晶体管，设置在基板上； 第一电极，设置在基板上；像素限定层，设置在第一电极上；分隔件图案层，设置在像素限定层上；第二电极，设置在第一电极、像素限定层和分隔件图案层上；连接层，连接在晶体管与第二电极之间；发射层，设置在第一电极与第二电极之间；导电图案层； 以及盖构件，覆盖导电图案层的侧端部，其中，导电图案层和连接层可以设置在同一层，并且第二电极的设置在分隔件图案层上的部分和第二电极的设置在分隔件图案层周围的部分可以彼此分离。
显示装置可以包括：显示区域，显示图像； 以及外围区域， 围绕显示区域，并且导电图案层和盖构件可以设置在外围区域中。
导电图案层可以被配置为传输基本上恒定的电压，并且可以具有围绕显示区域的平面形状。
导电图案层可以连接到第一电极并且可以被配置为传输高电位电源电压。
显示装置可以进一步包括：对基板， 面对基板； 以及封装构件，设置在基板与对基板之间，并且封装构件可以与导电图案层的该侧端部重叠。
连接层和导电图案层中的每一个可以由包括下层、上层以及位于下层与上层之间的中间层的三层形成，并且在连接层的侧端部处，连接层的下层和上层可以比连接层的中间层突出更多。在导电图案层的该侧端部处，导电图案层的下层、中间层和上层可以彼此对齐。
连接层和导电图案层中的每一个的下层和上层可以包括钛，并且连接层和导电图案层中的每一个的中间层可以包括铝。
显示装置可以进一步包括覆盖连接层的另一侧端部和导电图案层的另一侧端部的有机绝缘层，并且连接层的该侧端部和导电图案层的该侧端部可以不被有机绝缘层覆盖。
盖构件可以覆盖导电图案层的该侧端部的侧表面和顶表面。
在平面图中，盖构件可以具有沿着导电图案层延伸的杆形状。
在平面图中，盖构件可以具有包括沿着导电图案层延伸的第一部分以及延伸以与第一部分交叉的第二部分的网形状。
盖构件可以与导电图案层完全重叠。
显示装置可以进一步包括设置在外围区域中并且包括导电图案层的焊盘部分。
焊盘部分可以包括多个导电图案层，并且多个导电图案层可以彼此间隔开。
连接层和导电图案层中的每一个可以由包括下层、上层以及位于下层与上层之间的中间层的三层形成，在连接层的侧端部处，连接层的下层和上层可以比连接层的中间层突出更多，并且在导电图案层的该侧端部处，导电图案层的下层、中间层和上层可以彼此对齐。
显示装置可以进一步包括覆盖连接层的另一侧端部的有机绝缘层，并且导电图案层可以不被有机绝缘层覆盖。
盖构件可以覆盖导电图案层的该侧端部的侧表面和顶表面。
盖构件可以与导电图案层的相反的边缘部分重叠。
盖构件可以与导电图案层的边缘部分完全重叠。
盖构件可以与导电图案层完全重叠。
盖构件可以包括导电材料。
根据实施例，可以提高显示装置的显示质量。
附图说明
图1是示意性地示出根据实施例的显示装置的示意性透视图。
图2是根据实施例的显示装置的代表性像素的等效电路的示意图。
图3是示意性地示出根据实施例的显示装置的发光元件的堆叠结构的示意图。
图4是示出根据实施例的显示装置的示意性截面图。
图5是示出根据实施例的显示装置的示意性俯视平面图。
图6是示出根据实施例的显示装置的示意性俯视平面图。
图7是沿着图6的线VII-VII’截取的示意性截面图。
图8是示出根据实施例的显示装置的示意性俯视平面图。
图9是沿着图8的线IX-IX’截取的示意性截面图。
图10是示出根据实施例的显示装置的示意性俯视平面图。
图11是示出根据实施例的显示装置的示意性俯视平面图。
图12是沿着图11的线XII-XII’截取的示意性截面图。
图13是示出根据实施例的显示装置的示意性俯视平面图。
图14是沿着图13的线XIV-XIV’截取的示意性截面图。
图15是示出根据实施例的显示装置的示意性俯视平面图。
图16是示出根据实施例的显示装置的示意性俯视平面图。
图17是沿着图16的线XVII-XVII’截取的示意性截面图。
图18是根据实施例的显示装置的代表性像素的等效电路的示意图。
具体实施方式
在下面的描述中，出于解释的目的，阐述了许多特定细节以便提供对本发明的各种实施例或实施方式的透彻理解。如在本文中使用的， “实施例”和“实施方式”是可互换的词语，它们是在本文中公开的装置或方法的非限制性示例。然而，显而易见的是，可以在没有这些特定细节或者具有一个或多个等同布置的情况下实施各种实施例。这里，各种实施例不一定是排他性的，也不限制本公开。例如，实施例的特定形状、配置和特性可以在另一实施例中使用或实施。
除非另外指明，否则所示的实施例应被理解为提供了本发明的特征。因此，除非另外指明，否则各种实施例的特征、部件、模块、层、膜、面板、区和/或方面等(在下文中，单独地或者总体被称为“元件”)可以以其它方式组合、分离、互换和/或重新布置，而不脱离本发明。
在附图中交叉影线和/或阴影的使用通常被提供以阐明相邻元件之间的边界。因此，除非指明，否则交叉影线或阴影的存在或者不存在均不表达或表明对特定材料、材料性质、大小、比例、所示元件之间的共性和/或元件的任何其它特性、属性、性质等的任何偏好或要求。进一步，在附图中，出于清楚和/或描述的目的，元件的尺寸以及相对尺寸可被放大。当实施例可以被不同地实施时，特定的工艺顺序可以与所描述的顺序不同地被执行。例如，两个连续地描述的工艺可以基本上同时执行，或者以与所描述的顺序相反的顺序执行。同样，相同的附图标记表示相同的元件。
当元件或层被称为“在”另一元件或层“上”、 “连接到”或“联接到”另一元件或层时，该元件或层可以直接在该另一元件或层上、直接连接到或联接到该另一元件或层，或者可以存在居间元件或层。然而， 当元件或层被称为“直接在”另一元件或层“上”、 “直接连接到”或“直接联接到”另一元件或层时，不存在居间元件或层。为此，术语“连接”可以指具有或不具有居间元件的物理连接、电连接和/或流体连接。进一步，第一方向x的轴、第二方向y的轴和第三方向z的轴不限于诸如X轴、Y轴和Z轴的直角坐标系的三个轴，并且可以在更广泛意义上解释。例如，第一方向x的轴、第二方向y的轴和第三方向z的轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。出于本公开的目的， “A和B中的至少一个”可以被理解为指仅A、仅B或者A和B的任何组合。此外， “X、Y和Z中的至少一个”以及“选自由X、Y和Z组成的组中的至少一个”可以被解释为仅X、仅Y、仅Z，或者X、Y和Z中的两个或更多个的任何组合。如在本文中使用的，术语“和/或”包括相关列出项中的一个或多个的任何和所有组合。
尽管术语“第一”、 “第二”等在本文中可以用于描述各种类型的元件，但是这些元件不应受这些术语限制。这些术语用于将一个元件与另一元件区分开。 因此，下面讨论的第一元件可以被称为第二元件， 而不脱离本公开的教导。
诸如“下面”、 “下方”、 “之下”、 “下”、 “上方”、 “上”、 “之上”、“较高”和“侧”(例如，如在“侧壁”中)等的空间上相对的术语在本文中可以用于描述性目的，并且从而用于描述如附图中所示的一个元件与另一(些)元件的关系。除了附图中描绘的定向之外，空间上相对的术语旨在包含设备在使用、操作和/或制造中的不同定向。例如，如果附图中的设备被翻转，那么被描述为在其它元件或特征“下方”或“下面”的元件将随之被定向为在其它元件或特征“上方”。因此，术语“下方”可以包括上方和下方两种定向。进一步，设备可以以其它方式(例如，旋转90度或者以其它定向)定向，并且因此，在本文中使用的空间上相对的描述语应被相应地解释。
在本文中使用的术语是出于描述特定实施例的目的，并且不旨在是限制性的。如在本文中使用的，单数形式“一”和“该(所述)”也旨在包括复数形式，除非上下文另外清楚地指示。此外， 当在本说明书中使用时，术语“包括”、 “包含”、 “含有”和/或“具有”指明所述的特征、整体、步骤、操作、元件、部件和/或它们的组的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或它们的组的存在或增加。还应注意，如在本文中使用的，术语“基本上”、 “约”以及其它类似术语被用作近似术语而不是程度术语，并且同样地，被用来说明本领域普通技术人员将认识到的测量值、计算值和/或提供值的固有偏差。
在本文中参考是实施例和/或中间结构的示意性图示的截面图示和/或分解图示来描述各种实施例。因此，由于例如制造技术和/或公差而导致的图示形状的变化应是可预期的。因此，在本文中公开的实施例不应必须被解释为限于区的特定图示形状， 而应包括例如由制造导致的形状偏差。以这种方式，在附图中示出的区本质上可以是示意性的，并且这些区的形状可以不反映装置的区的实际形状并且因此不一定旨在是限制性的。
在下文中，将参考附图描述根据实施例的显示装置。
图1是示意性地示出根据实施例的显示装置的示意性透视图。
如图1中所示，根据实施例的显示装置可以包括显示面板10、结合到显示面板10的柔性印刷电路单元20以及包含集成电路(IC)芯片30的驱动装置等。显示装置可以用于在诸如移动电话、智能电话、平板电脑、膝上型计算机、监视器、多媒体播放器和游戏机的电子装置中显示图像。
显示面板10可以包括与图像显示在其上的屏幕相对应的显示区域DA以及用于生成和/或传输被施加到显示区域DA的各种信号的电路和/或布线设置在其中的外围区域PA。外围区域PA可以围绕显示区域DA。在图1中，由虚线构成的闭环的内部可以是显示区域DA，并且闭环的外部可以是外围区域PA。显示区域DA在平面上可以大致是四边形。例如，显示区域DA的拐角部分可以具有倒圆形状。然而，显示区域DA的形状仅是示例，并且可以被不同地改变。例如，显示区域DA可以具有除四边形形状之外的诸如其它多边形形状、圆形形状和椭圆形形状的各种形状。
在显示面板10的显示区域DA中，像素PX可以以矩阵形式设置。例如，诸如栅线、数据线和电源电压线的布线可以设置在显示区域DA中。栅线可以大致在第一方向x上延伸，数据线可以大致在第二方向y上延伸，并且电源电压线可以大致在第一方向x和/或第二方向y上延伸。然而，这些像素PX和布线的布置(或结构)是示例，并且可以被不同地改变。栅线、数据线、电源电压线等可以连接到每一个像素PX，并且每一个像素PX可以从这些布线接收栅信号(也被称为扫描信号)、数据电压和电源电压。每一个像素PX可以包括发光元件以及连接到发光元件的像素驱动电路单元。像素驱动电路单元可以连接到发光元件的一个端子并且可以是由包括驱动晶体管的元件组成的单元电路部分，并且可以基于通过诸如栅线和数据线的布线施加的信号生成驱动电流并且可以将生成的驱动电流施加到发光元件。
例如，用于检测用户的接触和/或非接触触摸的触摸感测器可以设置在显示区域DA中。
在显示面板10的外围区域PA中，用于从显示面板10的外部接收信号的焊盘电极布置在其中的焊盘部分PP可以被定位。焊盘部分PP可以沿着显示面板10的边缘部分在第一方向x上延伸。例如，焊盘电极可以沿着第一方向x以一定间隔(或距离)彼此间隔开。柔性印刷电路单元20可以结合到焊盘部分PP，并且柔性印刷电路单元20的焊盘可以连接(例如，电连接)到焊盘部分PP的焊盘电极。
生成和/或处理用于驱动显示面板10的各种信号的驱动单元可以位于显示面板10的外围区域PA中。驱动单元可以包括将数据电压施加到数据线的数据驱动器、将栅信号施加到栅线的栅驱动器以及控制数据驱动器和栅驱动器的时序控制器。像素PX可以根据由栅驱动器生成的栅信号以特定时序接收数据电压。栅驱动器可以被集成在显示面板10中，并且可以位于显示区域DA的至少一侧。数据驱动器和时序控制器可以被提供为集成电路芯片(也被称为驱动IC芯片或驱动IC)30，并且集成电路芯片30可以安装在显示面板10的外围区域PA中。集成电路芯片30可以安装在柔性印刷电路单元20等上，并且可以电连接到显示面板10。
图2是根据实施例的显示装置的代表性像素的等效电路的示意图，并且图3是示意性地示出根据实施例的显示装置的发光元件的堆叠结构的示意图。
参考图2，根据实施例的显示装置可以包括像素PX，并且像素PX中的每一个可以包括发光元件ED以及连接到发光元件ED的像素驱动电路单元。像素驱动电路单元可以包括晶体管T1和T2以及第一电容器Cs。发光元件ED可以是有机发光二极管或无机发光二极管，但是实施例不限于此。若干布线GL1、DL、VL1和VL2可以连接到像素驱动电路单元。尽管图2中示出了包括两个晶体管T1和T2以及一个电容器Cs的代表性像素PX的结构，但是实施例不限于此，并且晶体管和电容器的数量可以被不同地改变。尽管图2中示出了其中四条布线GL1、DL、VL1和VL2连接到一个像素PX的结构，但是实施例不限于此，并且布线的类型和数量可以被不同地改变。
布线GL1、DL、VL1和VL2可以包括扫描线GL1、数据线DL、第一电源电压线VL1和第二电源电压线VL2。扫描线GL1可以连接(例如， 电连接)到栅驱动器。数据线DL可以连接(例如，电连接)到数据驱动器。第一电源电压线VL1和第二电源电压线VL2可以连接到电压发生器。扫描线GL1可以将扫描信号GW传输到第二晶体管T2。数据线DL可以传输数据电压VDAT。第一电源电压线VL1(也被称为高电位电压线)可以传输第一电源电压ELVDD(也被称为高电位电源电压)。第二电源电压线VL2(也被称为低电位电压线)可以传输第二电源电压ELVSS(也被称为低电位电源电压)。
晶体管T1和T2可以包括是驱动晶体管的第一晶体管T1以及是开关晶体管的第二晶体管T2。晶体管T1和T2中的每一个可以包括栅电极、源电极和漏电极。晶体管T1和T2可以是n型晶体管，但是晶体管T1和T2中的至少一个可以是p型晶体管。
第一晶体管T1的栅电极可以连接到第一电容器Cs的第一电容器电极以及第二晶体管T2的一个电极，第一晶体管T1的源电极可以连接到第一电容器Cs的第二电容器电极，并且第一晶体管T1的漏电极可以连接到发光元件ED的阴极。第一晶体管T1可以根据通过第二晶体管T2传输的数据电压VDAT的大小来控制流过发光元件ED的驱动电流Id，并且发光元件ED可以发射具有根据驱动电流Id的大小而变化的亮度的光。因此，每一个像素PX可以通过根据数据电压VDAT的大小调整流过第一晶体管T1的电流的量来显示灰度。
第二晶体管T2的栅电极可以连接到扫描线GL1，第二晶体管T2的另一电极可以连接到数据线DL，并且第二晶体管T2的该一个电极可以连接到第一晶体管T1的栅电极以及第一电容器Cs的第一电容器电极。第二晶体管T2可以根据通过扫描线GL1传输的扫描信号GW被导通，从而执行其中通过数据线DL传输的数据电压VDAT被传输到第一晶体管T1的栅电极以及第一电容器Cs的第一电容器电极的开关操作。
第一电容器Cs的第一电容器电极可以连接到第一晶体管T1的栅电极以及第二晶体管T2的该一个电极，并且第一电容器Cs的第二电容器电极可以连接到第一晶体管T1的源电极。第一电容器Cs可以连续地将存储的数据电压VDAT施加到第一晶体管T1，使得发光元件ED在发光时段期间连续地发光。
发光元件ED的阳极可以连接到第一电源电压线VL1，并且发光元件ED的阴极可以连接到第一晶体管T1的漏电极。第一晶体管T1可以是n型晶体管，并且第一电源电压线VL1和第二电源电压线VL2可以分别施加第一电源电压ELVDD和第二电源电压ELVSS。因此，第一晶体管T1的连接到发光元件ED的阴极的端子可以是漏电极。
参考图3，发光元件ED可以包括施加有第一电源电压ELVDD的阳极、连接(例如，电连接)到第一晶体管T1的漏电极的阴极以及位于阳极与阴极之间的中间层EL。中间层EL可以包括发射层EML和功能层。发射层EML可以是其中通过电子和空穴的复合进行电光转换的层，并且可以包括发射某种颜色的光的有机材料和/或无机材料。功能层可以包括空穴注入层HIL、空穴传输层HTL、电子传输层ETL和电子注入层中的至少一个。在图3中，作为功能层，示出了位于阳极与发射层EML之间的空穴注入层HIL和空穴传输层HTL以及位于发射层EML与阴极之间的电子传输层ETL。
由于像素驱动电路单元由n型晶体管T1和T2组成，因此在发光元件ED的阳极连接到第一晶体管T1的源电极的情况下，由于第一晶体管T1的源电压由于发光元件ED的退化而漂移，因此第一晶体管T1的栅源电压(Vgs)可能改变，使得驱动电流Id的变化范围可能增大，这使得易受残像影响并且可能加速亮度劣化。如在实施例中那样，由于像素驱动电路单元被配置为使得发光元件ED的阴极可以连接到第一晶体管T1的漏电极，因此在发光元件ED退化的情况下，第一晶体管T1的栅源电压(Vgs)可以不改变，并且相应地，可以减小驱动电流Id的变化范围，这有益于防止残像和亮度劣化。
为了将发光元件ED的阴极连接到第一晶体管T1的漏电极，可以配置其中阴极位于底部并且阳极位于顶部的发光元件。然而，与其中阳极位于底部并且阴极位于顶部的发光元件相比，这种类型的发光元件在驱动电压和发光效率等方面可能具有不利的限制。为了改善这一点，根据实施例的发光元件ED可以具有其中阳极位于底部、阴极位于顶部并且阴极连接到第一晶体管T1的漏电极的结构。
在下文中，参考图4描述根据实施例的位于显示装置的显示区域中的像素的结构。
图4是示出根据实施例的显示装置的示意性截面图。图4示出了根据实施例的位于显示装置的显示区域中的像素。
如图4中所示，根据实施例的显示装置可以包括基板110、位于基板110上的晶体管TR以及连接到晶体管TR的发光元件ED。晶体管TR可以是在像素驱动电路单元中包括的晶体管中的一个。
基板110可以是刚性基板或者能够弯折、折叠或卷曲的柔性基板。例如，基板110可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三醋酸纤维素和醋酸丙酸纤维素当中的至少一种。基板110可以是单层的或多层的。基板110可以具有其中包括顺序地堆叠的聚合物树脂的至少一个基底层和至少一个无机层交替地堆叠的结构。
包括光阻挡层LB、第一电容器电极CE1等的第一导电层可以位于基板110上。光阻挡层LB防止外部光到达将在下面描述的半导体层A1(例如，半导体层A1的沟道区)，从而防止半导体层A1的特性劣化并控制晶体管TR的泄漏电流。在第一导电层中包括的构成元件可以在同一工艺中由相同的材料形成。例如，通过在基板110上沉积导电层以通过使用光学工艺和蚀刻工艺来被图案化，可以形成光阻挡层LB、第一电容器电极CE1等。第一导电层可以包括钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)等，并且可以是单个层或多个层。
缓冲层120可以位于第一导电层上。在形成半导体层A1的情况下，缓冲层120可以阻挡来自基板110的杂质以提高半导体层A1的特性，并且可以通过平坦化基板110的表面来减缓半导体层A1的应力。缓冲层120可以是包括诸如氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)的无机绝缘材料的无机绝缘层，并且可以是单个层或多个层。
半导体层A1(也被称为有源层)可以位于缓冲层120上。半导体层A1可以包括第一区、第二区以及位于第一区与第二区之间的沟道区。半导体层A1可以包括诸如氧化物半导体、非晶硅、多晶硅或单晶硅的半导体材料。例如，半导体层A1可以包括包含锌(Zn)、铟(In)、镓(Ga)和锡(Sn)中的至少一种的氧化物半导体材料。例如，半导体层A1可以包括氧化铟镓锌(IGZO)。
第一绝缘层141(也被称为第一栅绝缘层)可以位于半导体层A1上。第一绝缘层141可以是包括诸如氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)的无机绝缘材料的无机绝缘层，并且可以是单个层或多个层。
包括栅电极G1和第二电容器电极CE2等的第二导电层(或被称为第一栅导电层)可以位于第一绝缘层141上。在第二导电层中包括的构成元件可以在同一工艺中由相同的材料形成。例如，通过在第一绝缘层141上沉积导电层以通过使用光学工艺和蚀刻工艺来被图案化，可以形成栅电极G1、第二电容器电极CE2等。栅电极G1可以与半导体层A1的沟道区重叠。第二电容器电极CE2可以与第一电容器电极CE1重叠，并且可以与第一电容器电极CE1一起形成第一电容器Cs。第二电容器电极CE2和栅电极G1可以是导电图案层的不同部分。第二电容器电极CE2和栅电极G1可以彼此连接(例如，电连接)。第二导电层可以包括钼(Mo)、铝(Al)、铜(Cu)、银(Ag)、铬(Cr)、钽(Ta)和/或钛(Ti)等，并且可以是单个层或多个层。例如，第二导电层可以具有双层，并且可以包括包含铝(Al)的层以及包含钛(Ti)的层。
在形成第二导电层之后，可以执行掺杂工艺或等离子体处理。半导体层A1的被栅电极G1覆盖的部分可以不被掺杂或等离子体处理，并且半导体层A1的不被栅电极G1覆盖的部分可以被掺杂或等离子体处理，因此半导体层A1的不被栅电极G1覆盖的部分可以具有与导体的特性相同的特性。半导体层A1当中的在平面上与栅电极G1重叠的区可以是沟道区。
第二绝缘层142(也被称为第二栅绝缘层)可以位于第二导电层上。第二绝缘层142可以是包括诸如氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)的无机绝缘材料的无机绝缘层，并且可以是单个层或多个层。
包括第三电容器电极CE3等的第三导电层(或被称为第二栅导电层)可以位于第二绝缘层142上。在第三导电层中包括的构成元件可以在同一工艺中由相同的材料形成。第三电容器电极CE3可以与第二电容器电极CE2重叠，并且可以与第二电容器电极CE2一起形成第二电容器Ch。在施加数据电压VDAT之前，第二电容器Ch可以稳定晶体管TR的栅电压。第二电源电压ELVSS可以被施加到第三电容器电极CE3，但是实施例不限于此。第三导电层可以包括钼(Mo)、铝(Al)、铜(Cu)、银(Ag)、铬(Cr)、钽(Ta)和/或钛(Ti)等，并且可以是单个层或多个层。例如，第三导电层可以是双层，并且可以包括包含铝(Al)的层以及包含钛(Ti)的层。
第三绝缘层160(也被称为层间绝缘层)可以位于第三导电层上。第三绝缘层160可以是包括诸如氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)的无机绝缘材料的无机绝缘层，并且可以是单个层或多个层。
包括源电极S1和漏电极D1等的第四导电层(或被称为第一数据导电层)可以位于第三绝缘层160上。在第四导电层中包括的构成元件可以在同一工艺中由相同的材料形成。源电极S1和漏电极D1可以分别通过在绝缘层141、142和160中形成的接触孔连接到半导体层A1的第一区和第二区。源电极S1和漏电极D1可以与栅电极G1和半导体层A1一起形成晶体管TR。晶体管TR可以是n型晶体管。例如，形成像素驱动电路单元的若干晶体管可以具有与上述晶体管TR的堆叠结构基本上相同的堆叠结构。第四导电层可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)等，并且可以是单个层或多个层。例如，第四导电层可以具有包括诸如钼、铬、钽和钛的耐熔金属或其合金的下层、包括具有低电阻率的铝类金属、银类金属和/或铜类金属的中间层以及包括诸如钼、铬、钽和钛的耐熔金属的上层的三层结构。
例如，源电极S1可以通过在缓冲层120以及绝缘层141、142和160中形成的接触孔连接到光阻挡层LB。实施例不限于此，并且光阻挡层LB可以连接到栅电极G1而不是源电极S1。例如，栅电极G1可以通过在缓冲层120和第一绝缘层141中形成的接触孔连接到光阻挡层LB。在像素驱动电路单元中包括的晶体管当中的一些晶体管的光阻挡层可以连接到源电极，并且其它晶体管的光阻挡层可以连接到栅电极。
第四绝缘层181(也被称为第一平坦化层)可以位于第四导电层上。第四绝缘层181可以包括有机绝缘材料(例如，诸如聚甲基丙烯酸甲酯和聚苯乙烯的通用聚合物、具有苯酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物(例如，聚酰亚胺)和硅氧烷类聚合物)。第四绝缘层181可以被称为第一有机绝缘层。
包括连接布线(或连接层)EW等的第五导电层(或被称为第二数据导电层)可以位于第四绝缘层181上。在第五导电层中包括的构成元件可以在同一工艺中由相同的材料形成。连接布线(或连接层)EW可以通过在第四绝缘层181中形成的接触孔连接到晶体管TR的漏电极D1。第五导电层可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)等，并且可以是单个层或多个层。例如，第五导电层可以具有包括诸如钼、铬、钽和钛的耐熔金属或其合金的下层、包括具有低电阻率的铝类金属、银类金属和/或铜类金属的中间层以及包括诸如钼、铬、钽和钛的耐熔金属的上层的三层结构。
连接布线(或连接层)EW可以包括下层EWa、中间层EWb和上层EWc。例如，连接布线EW的下层EWa可以包括钛， 中间层EWb可以包括铝，并且上层EWc可以包括钛。中间层EWb可以位于连接布线EW的下层EWa上，并且上层EWc可以位于中间层EWb上。例如，连接布线EW的中间层EWb可以位于下层EWa与上层EWc之间。连接布线EW的下层EWa可以与晶体管TR的漏电极D1接触。连接布线EW的中间层EWb的宽度可以比下层EWa和上层Ewc的宽度窄。在连接布线EW的一个侧端部处，下层EWa、中间层EWb和上层EWc的端部可以重合(或者可以彼此对齐)。在连接布线EW的另一侧端部处，下层EWa、中间层EWb和上层EWc的至少一个端部可以不重合(或者可以不彼此对齐)。在连接布线EW的另一侧端部处， 中间层EWb的端部可以被定位成比下层EWa和上层EWc的端部更靠里。例如，下层EWa和上层EWc的端部可以比中间层EWb的端部突出更多。
第五绝缘层182(也被称为第二平坦化层)可以位于第五导电层上。第五绝缘层182可以包括有机绝缘材料(例如，诸如聚甲基丙烯酸甲酯和聚苯乙烯的通用聚合物、具有苯酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物(例如，聚酰亚胺)和硅氧烷类聚合物)。第五绝缘层182可以被称为第二有机绝缘层。
开口OP可以形成在第五绝缘层182中。第五绝缘层182的开口OP可以与连接布线EW的至少一部分重叠。连接布线EW的一个侧端部可以被第五绝缘层182覆盖，并且连接布线EW的另一侧端部可以不被第五绝缘层182覆盖并且可以被开口OP暴露。在连接布线EW的被开口OP暴露的另一侧端部处，下层EWa和上层EWc的端部可以比中间层EWb的端部突出更多。
包括第一电极E1等的第六导电层(或被称为像素导电层)可以位于第五绝缘层182上。在第六导电层中包括的构成元件可以在同一工艺中由相同的材料形成。第一电极E1可以是发光元件ED的阳极。第一电源电压ELVDD可以被施加到第一电极E1。第一电极E1可以是第一电源电压线VL1的一部分，或者可以连接(例如，电连接)到第一电源电压线VL1。第一电源电压线VL1可以被包括在第六导电层中或者前述诸如第五导电层和第四导电层的导电层中。第六导电层可以由反射导电材料或半透射导电材料形成，或者可以由透明导电材料形成。第六导电层可以包括诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电材料。第六导电层可以包括诸如锂(Li)、钙(Ca)、铝(Al)、银(Ag)、镁(Mg)或金(Au)的金属或金属合金。第六导电层可以是多层的，并且可以具有诸如例如ITO-银(Ag)-ITO的三层结构。
例如，上述布线GL1、DL、VL1和VL2可以被包括在第一导电层、第二导电层、第三导电层、第四导电层、第五导电层和/或第六导电层中。
像素限定层190(也被称为隔件或堤)可以位于第五绝缘层182和第一电极E1上。像素限定层190可以具有与第一电极E1重叠的第一开口O1。像素限定层190的第一开口O1可以与发光元件ED的发光区相对应。第一开口O1可以与第一电极E1的中心部分重叠，并且可以不与第一电极E1的边缘部分重叠。相应地，第一开口O1的尺寸可以小于第一电极E1的尺寸。像素限定层190可以进一步具有与第五绝缘层182的开口OP重叠的第二开口O2。像素限定层190的第二开口O2的尺寸可以大于第五绝缘层182的开口OP的尺寸。像素限定层190的第二开口O2可以具有围绕第五绝缘层182的开口OP的形状。像素限定层190可以包括有机绝缘材料(例如，诸如聚甲基丙烯酸甲酯和聚苯乙烯的通用聚合物、具有苯酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物(例如，聚酰亚胺)和硅氧烷类聚合物)。像素限定层190可以包括正型的光敏树脂。在形成像素限定层190的第一开口O1和第二开口O2的部分中，像素限定层190的侧表面可以具有锥形形状。例如，第一开口O1和第二开口O2可以具有其中宽度随着沿着第三方向z距基板110的距离增大而逐渐增大的形状。
分隔件图案层SP可以位于像素限定层190上。分隔件图案层SP可以具有在平面上围绕发光元件ED的形状。相邻像素PX的发光元件ED可以通过分隔件图案层SP被区分。
分隔件图案层SP可以包括有机绝缘材料。分隔件图案层SP可以包括负型的光敏树脂。分隔件图案层SP的端部(例如，相反的端部)的侧表面可以具有倒锥形形状。例如，分隔件图案层SP可以具有其中宽度随着分隔件图案层SP沿着第三方向z远离基板110而逐渐增大的形状。
中间层EL可以位于第一电极E1和像素限定层190上。 中间层EL可以包括发射层EML和功能层FL。
发射层EML可以是其中通过电子和空穴的复合进行电光转换的层，并且可以包括发射某种颜色的光的有机材料和/或无机材料。发射层EML可以位于像素限定层190的第一开口O1内，并且可以与第一电极E1重叠。在一些情况下，发射层EML的一部分也可以位于像素限定层190的侧表面和顶表面之上。例如，发射层EML可以位于像素限定层190的与第一开口O1相邻的上表面上。
功能层FL可以包括空穴注入层HIL、空穴传输层HTL、电子传输层ETL和电子注入层中的至少一个。功能层FL可以被划分成位于第一电极E1与发射层EML之间的第一功能层FL1以及位于发射层EML与第二电极E2之间的第二功能层FL2。第一功能层FL1可以包括空穴注入层HIL和/或空穴传输层HTL。第二功能层FL2可以包括电子传输层ETL和/或电子注入层。功能层FL可以遍及整个显示区域DA而定位。功能层FL不仅可以位于像素限定层190的第一开口O1内， 而且还可以位于第一开口O1外部。
功能层FL可以在第五绝缘层182的开口OP中通过连接布线EW被断开(或分开)。如上所述，在连接布线EW的被开口OP暴露的端部处，下层EWa和上层EWc的端部可以比中间层EWb的端部突出更多。相应地，其中中间层EWb不存在的洞穴结构可以形成在连接布线EW的上层EWc的端部之下，并且功能层FL可以位于洞穴结构内部。功能层FL的位于洞穴结构内部的部分可以与功能层FL的位于连接布线EW的上层EWc上的部分断开(或分离)以被分离。
例如，功能层FL可以通过分隔件图案层SP被断开(或分开)。如上所述，分隔件图案层SP可以具有倒锥形形状。洞穴结构可以形成在分隔件图案层SP下方，并且功能层FL可以位于洞穴结构内部。功能层FL的位于洞穴结构内部的部分可以与功能层FL的位于分隔件图案层SP上的部分断开(或分离)以被分离。
如上所述，功能层FL可以通过连接布线EW被断开(或分开)，并且可以通过分隔件图案层SP被断开(或分开)。通过分隔件图案层SP被断开(或分开)的相邻功能层FL可以根本不彼此连接，并且可以完全分离。通过连接布线EW被断开(或分开)的相邻功能层FL可以在除了与形成在连接布线EW的上层EWc的端部之下的洞穴结构相对应的区之外的其它区中彼此连接。例如，功能层FL的通过分隔件图案层SP的断开可以用于相邻像素PX之间的分离以及显示区域DA与外围区域PA之间的分离，并且功能层FL的通过连接布线EW的断开可以用于第二电极E2与连接布线EW之间的连接。
第二电极E2可以位于功能层FL上。第二电极E2与第一电极E1和中间层EL一起可以形成诸如有机发光二极管或无机发光二极管的发光元件ED。第一电极E1可以是发光元件ED的阳极，并且第二电极E2可以是发光元件ED的阴极。像功能层FL一样，第二电极E2可以遍及整个显示区域DA而定位。第二电极E2不仅可以位于像素限定层190的第一开口O1内， 而且还可以位于第一开口O1外部。
第二电极E2可以在第五绝缘层182的开口OP中通过连接布线EW被断开(或分开)。如上所述， 洞穴结构可以形成在连接布线EW的上层EWc的端部之下，并且第二电极E2可以位于洞穴结构内部。第二电极E2的位于洞穴结构内部的部分可以不连接到第二电极E2的位于连接布线EW的上层EWc上的部分，并且可以被断开(或分开)。在洞穴结构内部，第二电极E2可以连接到连接布线EW。相应地，第二电极E2可以通过连接布线EW连接(例如， 电连接)到晶体管TR的漏电极D1。第二电极E2可以与连接布线EW的中间层EWb的侧表面接触。第二电极E2也可以与连接布线EW的下层EWa的上表面接触。在洞穴结构内部，第二电极E2可以覆盖功能层FL的端部的侧表面。位于连接布线EW的上层EWc上的第二电极E2可以与上层EWc的端部的上表面接触。在连接布线EW的上层EWc上，第二电极E2可以覆盖功能层FL的端部的侧表面。
例如，第二电极E2可以通过分隔件图案层SP被断开(或分开)。如上所述，分隔件图案层SP可以具有倒锥形形状，并且第二电极E2可以位于形成在分隔件图案层SP下方的洞穴结构内部。第二电极E2的位于洞穴结构内部的部分可以与第二电极E2的位于分隔件图案层SP上的部分断开(或分开)。在洞穴结构内部，第二电极E2可以覆盖功能层FL的端部的侧表面。相应地，相邻像素PX的第二电极E2可以通过分隔件图案层SP不电连接， 而是可以被分离。
如上所述，第二电极E2可以通过连接布线EW被断开(或分开)，并且可以通过分隔件图案层SP被断开(或分开)。通过分隔件图案层SP被断开(或分开)的相邻第二电极E2可以根本不彼此连接，并且可以完全分离。通过连接布线EW被断开(或分开)的相邻第二电极E2可以在除了与形成在连接布线EW的上层EWc的端部之下的洞穴结构相对应的区之外的其它区中彼此连接。例如，第二电极E2的通过分隔件图案层SP的断开可以用于相邻像素PX之间的分离以及显示区域DA与外围区域PA之间的分离，并且第二电极E2的通过连接布线EW的断开可以用于第二电极E2与连接布线EW的中间层EWb之间的连接。
第二电极E2可以由诸如钙(Ca)、钡(Ba)、镁(Mg)、铝(Al)和银(Ag)的具有低功函数的金属或金属合金制成，以通过形成薄的层而具有透光性。第二电极E2可以包括诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电氧化物。
盖层可以位于第二电极E2上。盖层可以通过调整折射率来提高光学效率。封装层可以位于盖层上。封装层封装发光元件ED以防止湿气或氧气从外部渗透。封装层可以是包括至少一个无机层和至少一个有机层的薄膜封装层。封装层可以以基板的形式提供，并且可以结合到基板110。触摸感测器层可以位于封装层上，并且用于减少外部光反射的抗反射层可以位于触摸感测器层上。
根据实施例的显示装置可以包括像素。下面，将参考图5描述根据实施例的位于显示装置的显示区域中的像素的布置形式。
图5是示出根据实施例的显示装置的示意性俯视平面图。图5示出了根据实施例的位于显示装置的显示区域中的像素。
如图5中所示，根据实施例的显示装置可以包括像素PXa、PXb和PXc。像素PXa、PXb和PXc中的每一个可以包括发光部分和非发光部分，并且发光部分可以与图4中的第一开口O1形成在其中的区相对应。像素PXa、PXb和PXc可以包括第一像素PXa、第二像素PXb和第三像素PXc。尽管在图5中示出了十二个像素，但是这示出了一些像素，并且像素PXa、PXb和PXc可以以矩阵形式规则地设置在显示区域DA中。在实施例中，第一像素PXa和第二像素PXb可以沿着第二方向y交替地设置在奇数编号的列中，并且第三像素PXc可以设置在偶数编号的列中。像素PXa、PXb和PXc的布置形式不限于此，并且可以被不同地改变。
第一像素PXa、第二像素PXb和第三像素PXc可以显示不同的颜色，并且可以各自显示原色中的一种。例如，第一像素PXa、第二像素PXb和第三像素PXc中的一个可以显示红色，第一像素PXa、第二像素PXb和第三像素PXc中的另一个可以显示绿色，并且第一像素PXa、第二像素PXb和第三像素PXc中的剩下的一个可以显示蓝色。例如，第一像素PXa可以显示红色，第二像素PXb可以显示绿色，并且第三像素PXc可以显示蓝色。第一像素PXa的平面尺寸和第二像素PXb的平面尺寸可以相同。第三像素PXc的区可以比第一像素PXa的区和第二像素PXb的区宽。由第一像素PXa、第二像素PXb和第三像素PXc显示的颜色以及第一像素PXa、第二像素PXb和第三像素PXc的平面尺寸不限于此，并且可以被不同地改变。
第一像素PXa、第二像素PXb和第三像素PXc可以分别包括第一电极以及第二电极E2a、E2b和E2c。如上所述，像素PXa、PXb和PXc的第二电极E2a、E2b和E2c可以通过分隔件图案层SP彼此分离。
分隔件图案层SP可以通过彼此连接而一体地形成(或可以连续地延伸)。例如，分隔件图案层SP可以不被分离。例如，位于第一像素PXa与第二像素PXb之间的分隔件图案层SP、位于第二像素PXb与第三像素PXc之间的分隔件图案层SP以及位于第一像素PXa与第三像素PXc之间的分隔件图案层SP可以彼此连接。
像素PXa、PXb和PXc可以包括发光元件以及连接到发光元件的像素驱动电路单元PCa、PCb和PCc。在附图中由虚线示出的矩形区可以是像素驱动电路单元PCa、PCb和PCc中的每一个的区。为了增大像素PXa、PXb和PXc中的每一个的发光区，像素驱动电路单元PCa、PCb和PCc中的每一个位于其中的区可以与像素PXa、PXb和PXc中的相应一个的发光区不重合。例如，第一像素PXa的第一像素驱动电路单元PCa、第二像素PXb的第二像素驱动电路单元PCb和第三像素PXc的第三像素驱动电路单元PCc可以在第一方向x上交替地设置。如上所述，由于发光区与像素驱动电路单元PCa、PCb和PCc位于其中的区不重合(或不彼此重叠)，因此可以适当地设置连接布线EW以有效地确保发光区。连接布线EW的一个侧端部可以连接到晶体管TR的漏电极D1。像素驱动电路单元PCa、PCb和PCc中的每一个的晶体管TR的漏电极D1与连接布线EW的连接部分CP可以沿着第一方向x以一定间隔(或距离)设置在像素驱动电路单元PCa、PCb和PCc中的每一个的近似中心部分处。连接布线EW的另一侧端部可以连接到像素PXa、PXb和PXc的在第二平坦化层182的开口OP内的第二电极E2a、E2b和E2c。像素PXa、PXb和PXc的第二电极E2a、E2b和E2c中的每一个与连接布线EW的连接部分可以沿着第一方向x以一定间隔(或距离)在第三像素PXc的上侧或下侧设置成一行。然而，连接布线EW的位置、连接布线EW与像素驱动电路单元PCa、PCb和PCc中的每一个的连接部分CP的位置以及连接布线EW与第二电极E2a、E2b、E2c中的每一个的连接部分的位置等不限于此，并且可以被不同地改变。
在下文中，将参考图6和图7描述根据实施例的显示装置的外围区域的结构。
图6是示出根据实施例的显示装置的示意性俯视平面图，并且图7是沿着图6的线VII-VII’截取的示意性截面图。图6和图7示出了根据实施例的显示装置的外围区域。
如图6和图7中所示，根据实施例的显示装置可以包括电源电压供应线510。电源电压供应线510可以位于外围区域PA中。电源电压供应线510可以具有围绕显示区域DA的平面形状。例如，图6和图7示出了根据实施例的显示装置的左边缘部分的一部分，并且电源电压供应线510沿着显示区域DA的边缘部分在第二方向y上延伸。例如，电源电压供应线510可以具有与显示区域DA的上边缘部分间隔开的在第一方向x上延伸的形状，并且可以具有与显示区域DA的右边缘部分间隔开的在第二方向y上延伸的形状。例如， 电源电压供应线510可以与显示区域DA间隔开一定间隔(或距离)，以具有围绕显示区域DA的形状。
电源电压供应线510可以位于第五导电层中。电源电压供应线510和连接布线EW可以位于同一层。如上所述，连接布线EW可以具有三层结构。相应地，电源电压供应线510可以包括下层510a、中间层510b和上层510c。例如，电源电压供应线510的下层510a可以包括钛，中间层510b可以包括铝，并且上层510c可以包括钛。中间层510b可以位于电源电压供应线510的下层510a上，并且上层510c可以位于中间层510b上。电源电压供应线510的下层510a、中间层510b和上层510c可以具有基本上相同的宽度。在电源电压供应线510的端部(例如，相反的端部)处，下层510a、中间层510b和上层510c的端部可以重合(或者可以彼此对齐)。例如，下层510a、中间层510b和上层510c中的一些可以不突出。
电源电压供应线510可以传输基本上恒定的电压。例如， 电源电压供应线510可以传输第一电源电压ELVDD。电源电压供应线510可以是第一电源电压线VL1的一部分，或者可以连接(例如，电连接)到第一电源电压线VL1。电源电压供应线510可以延伸到显示区域DA并且可以连接到第一电极E1，并且可以将第一电源电压ELVDD传输到第一电极E1。在另一示例中，电源电压供应线510可以通过单独的第一电源电压线VL1连接到第一电极E1，并且可以将第一电源电压ELVDD传输到第一电极E1。然而， 实施例不限于此，并且电源电压供应线510可以是传输不同于第一电源电压ELVDD的电压的布线。例如， 电源电压供应线510可以传输第二电源电压ELVSS。
根据实施例的显示装置可以进一步包括连接到电源电压供应线510的辅助布线520。辅助布线520可以与电源电压供应线510重叠。辅助布线520可以位于外围区域PA中，并且可以具有围绕显示区域DA的平面形状。辅助布线520可以具有比电源电压供应线510的宽度窄的宽度。
辅助布线520可以位于第四导电层中。辅助布线520以及晶体管TR的源电极S1和漏电极D1可以位于同一层(例如，位于第三绝缘层160上)。第四绝缘层181可以位于第四导电层与第五导电层之间。第四绝缘层181可以不形成在外围区域PA的至少部分区中，并且电源电压供应线510可以在相应的区中连接到辅助布线520。例如， 电源电压供应线510的下层510a可以与辅助布线520接触。
根据实施例的显示装置可以进一步包括位于基板110上的对基板210以及位于对基板210与基板110之间的封装构件900。
基板110和对基板210可以沿着第三方向z以一定间隔(或距离)间隔开，并且可以被定位成彼此面对。基板110和对基板210可以具有大致相同的尺寸和形状。基板110和对基板210可以由刚性基板制成。
封装构件900可以位于外围区域PA中。封装构件900可以以在平面上围绕显示区域DA的形状形成。相应地，位于显示区域DA中的每一个像素PX的发光元件ED等可以通过封装构件900被包围并密封。相应地，可以防止湿气或氧气渗透到显示装置中并影响发光元件ED。基板110和对基板210可以通过封装构件900组合。封装构件900可以通过将诸如玻璃料的玻璃材料或者诸如环氧树脂的有机材料涂覆到基板110与对基板210之间的外围区域PA并通过照射激光或UV光来固化涂覆的材料而形成。在有机层位于用激光或UV光照射的区中的情况下，有机层可能被激光或UV光损坏，并且可能通过影响附近的其它元件而出现缺陷。在根据实施例的显示装置中，有机层可以不位于外围区域PA的至少部分区中。例如，与封装构件900重叠的区的有机层以及与封装构件900相邻定位的区的有机层可以通过图案化来去除。例如，可以去除位于封装构件900周围的第四绝缘层181、第五绝缘层182和像素限定层190。相应地，封装构件900可以不与第四绝缘层181、第五绝缘层182和像素限定层190重叠。
封装构件900可以与电源电压供应线510重叠。电源电压供应线510的一部分可以与封装构件900重叠，并且电源电压供应线510的剩余部分可以不与封装构件900重叠。有机层可以不形成在封装构件900周围，并且电源电压供应线510的至少一部分可以不被有机层覆盖。电源电压供应线510的一侧可以不与第四绝缘层181、第五绝缘层182和像素限定层190重叠。电源电压供应线510的另一侧可以与第四绝缘层181、第五绝缘层182和像素限定层190重叠。例如，电源电压供应线510的该一侧可以被定位成比电源电压供应线510的该另一侧离显示区域DA相对更远。第四绝缘层181可以不位于电源电压供应线510的该一侧下方，并且电源电压供应线510的该一侧可以位于(例如，直接位于)第三绝缘层160上。第四绝缘层181可以位于电源电压供应线510的该另一侧下方。第五绝缘层182和像素限定层190可以不位于电源电压供应线510的该一侧上方，并且封装构件900可以位于(例如，直接位于)电源电压供应线510的该一侧上。第五绝缘层182和像素限定层190可以位于电源电压供应线510的该另一侧上方。例如，电源电压供应线510的该一侧可以被封装构件900覆盖，并且电源电压供应线510的该另一侧可以被第五绝缘层182和像素限定层190覆盖。
根据实施例的显示装置可以进一步包括位于电源电压供应线510与封装构件900之间的盖构件530。盖构件530可以与电源电压供应线510和封装构件900重叠。盖构件530可以位于外围区域PA中，并且可以具有围绕显示区域DA的平面形状。盖构件530可以具有沿着第一方向x或第二方向y延伸的杆形状。盖构件530可以具有比电源电压供应线510的宽度窄的宽度。盖构件530可以不与辅助布线520重叠。例如，盖构件530可以与电源电压供应线510的一侧重叠，并且辅助布线520可以与电源电压供应线510的另一侧重叠。例如，盖构件530可以不与电源电压供应线510的该另一侧重叠，并且辅助布线520可以不与电源电压供应线510的该一侧重叠。然而，这仅是示例，并且盖构件530、辅助布线520和电源电压供应线510之间的重叠关系可以被不同地改变。
电源电压供应线510的一个侧端部可以被盖构件530覆盖，并且封装构件900可以位于盖构件530上。电源电压供应线510的一个侧端部的上表面和侧表面可以被盖构件530覆盖。盖构件530可以位于(例如，直接位于)电源电压供应线510上。盖构件530可以由导电材料制成。例如，盖构件530可以由诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电氧化物或者诸如钼(Mo)、铝(Al)、铜(Cu)、银(Ag)、铬(Cr)、钽(Ta)或钛(Ti)等的金属材料形成。盖构件530可以由多个层形成，并且例如可以具有诸如Ti/Al/Ti或ITO/Ag/ITO的三层结构。在盖构件530由导电材料制成的情况下，盖构件530可以起到降低电源电压供应线510的电阻的作用，并且因此可以防止由电源电压供应线510发生的电压降。然而，实施例不限于此，并且盖构件530可以由绝缘材料制成。例如，盖构件530可以由诸如氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)的无机绝缘材料制成。在盖构件530由绝缘材料制成的情况下，可以防止电源电压供应线510由于在工艺期间产生的诸如导电颗粒的杂质而与其它布线短路。
如上所述，位于第五导电层中的连接布线EW可以具有其中在连接布线EW的被开口OP暴露的部分中下层EWa和上层EWc的端部比中间层EWb的端部突出更多的结构。利用该结构，连接布线EW的中间层EWb可以平滑地连接到第二电极E2。为了形成这样的结构，第五绝缘层182可以形成在第五导电层上并被图案化以形成开口OP，并且整个表面蚀刻可以被执行以蚀刻第五导电层被暴露处的部分。例如，可以使用能够选择性地蚀刻连接布线EW的中间层EWb的蚀刻剂。相应地，可以蚀刻连接布线EW的中间层EWb，并且可以不蚀刻下层EWa和上层EWc。在执行蚀刻工艺之后连接布线EW的被开口OP暴露的另一侧端部处，下层EWa、中间层EWb和上层EWc的至少一个端部可以不重合(或者可以不彼此对齐)。中间层EWb的端部可以被定位成比下层EWa和上层EWc的端部更靠里。例如，下层EWa和上层EWc的端部可以比中间层EWb的端部突出更多。
在电源电压供应线510的端部在形成其中连接布线EW的另一侧端部的一些层突出的结构的工艺中被暴露的情况下，电源电压供应线510的端部也可能具有其中电源电压供应线510的一些层突出的结构。电源电压供应线510可能具有其中电源电压供应线510的一部分不被有机层覆盖的结构，并且电源电压供应线510的端部可能在后续工艺中的几个蚀刻工艺期间被连续地暴露，从而引起损坏。例如，电源电压供应线510的上层510c的端部可能变形(例如，断裂或翘起)。在根据实施例的显示装置中， 由于电源电压供应线510的端部被盖构件530覆盖，因此电源电压供应线510的端部可以在形成其中连接布线EW的另一侧端部的一些层突出的结构的工艺中不被暴露。因此，下层510a、中间层510b和上层510c的端部可以在电源电压供应线510的端部(例如，相反的端部)处重合(或者可以彼此对齐)，并且可以防止电源电压供应线510的上层510c的端部发生变形(例如，断裂或翘起)。由于电源电压供应线510的端部在后续工艺中被盖构件530覆盖，因此可以防止对电源电压供应线510的端部的损坏。可以在形成第五导电层的工艺之后立即形成盖构件530。在形成盖构件530之后，可以执行形成第五绝缘层182的工艺。
根据实施例的显示装置可以进一步包括驱动电路单元DR。驱动电路单元DR可以位于外围区域PA中，并且可以生成将通过特定布线传输到位于显示区域DA中的像素PX的特定信号。例如，驱动电路单元DR可以包括生成栅信号并将栅信号施加到栅线的栅驱动器。驱动电路单元DR可以位于基板110上，并且可以包括位于第一导电层、第二导电层和第三导电层中的若干电极和布线。诸如第四绝缘层181、第五绝缘层182和像素限定层190的有机层可以位于驱动电路单元DR上。例如，有机层可以不被从外围区域PA完全去除，并且有机层可以位于外围区域PA的一些区中。驱动电路单元DR在平面上可以位于显示区域DA与电源电压供应线510之间。例如，驱动电路单元DR可以被定位成比电源电压供应线510相对更靠近显示区域DA。
将参考图8和图9描述根据实施例的显示装置如下。
根据图8和图9的实施例的显示装置具有与根据图1至图7的实施例的显示装置的部分相同的部分， 因此为了描述方便省略了相同部分的冗余描述。在图8和图9的实施例中，盖构件的形状部分地不同于先前的实施例的盖构件的形状，这将在下面进一步描述。
图8是示出根据实施例的显示装置的示意性俯视平面图，并且图9是沿着图8的线IX-IX’截取的示意性截面图。图8和图9示出了根据实施例的显示装置的外围区域。
如图8和图9中所示，根据实施例的显示装置可以包括位于外围区域PA中的电源电压供应线510、与电源电压供应线510重叠的封装构件900以及位于电源电压供应线510与封装构件900之间的盖构件530。电源电压供应线510可以位于第五导电层中。电源电压供应线510和连接布线EW可以位于同一层。电源电压供应线510可以包括下层510a、中间层510b和上层510c。封装构件900可以位于基板110与对基板210之间，并且有机层可以不形成在封装构件900周围。电源电压供应线510的一侧可以与封装构件900重叠，并且可以不被其它有机层覆盖。电源电压供应线510的一个侧端部可以被盖构件530覆盖。电源电压供应线510的一个侧端部的上表面和侧表面可以被盖构件530覆盖，并且在工艺期间对电源电压供应线510的损坏可以被防止。盖构件530可以由导电材料制成，并且可以起到通过连接到电源电压供应线510来降低电源电压供应线510的电阻的作用。然而，实施例不限于此，并且盖构件530可以由无机绝缘材料制成。
在先前的实施例中，盖构件530可以具有单个杆形状，并且在图8和图9的实施例中，盖构件530可以具有多个杆形状。多个杆可以具有基本上恒定的宽度。然而，实施例不限于此，并且多个杆中的至少一个可以具有不同的宽度。多个杆可以在彼此平行的方向上延伸，并且可以以规则的间隔(或距离)彼此分开设置。例如，多个杆可以沿着第二方向y延伸。在另一区中，例如，多个杆可以在根据实施例的显示装置的上边缘部分中沿着第一方向x延伸。盖构件530可以覆盖除了电源电压供应线510的一个侧端部之外的电源电压供应线510的另一侧端部。盖构件530的一部分可以与封装构件900重叠，并且盖构件530的另一部分可以不与封装构件900重叠。盖构件530的一部分可以不与辅助布线520重叠，并且盖构件530的另一部分可以与辅助布线520重叠。
将参考图10描述根据实施例的显示装置如下。
根据图10的实施例的显示装置与图1至图7的实施例的显示装置的大部分相同，因此为了描述方便省略了相同部分的冗余描述。在图10的实施例中，盖构件的形状部分地不同于先前的实施例的盖构件的形状，这将在下面进一步描述。
图10是示出根据实施例的显示装置的示意性俯视平面图。图10示出了根据实施例的显示装置的外围区域。
如图10中所示，根据实施例的显示装置可以包括位于外围区域PA中的电源电压供应线510、与电源电压供应线510重叠的封装构件900以及位于电源电压供应线510与封装构件900之间的盖构件530。
在例如图6和图8的实施例中，盖构件530在平面上可以具有杆形状，并且在图10的实施例中，盖构件530在平面上可以具有网形状。盖构件530可以包括在第一方向x上延伸的部分以及在第二方向y上延伸的部分。盖构件530可以包括在平行于电源电压供应线510的方向上延伸的部分以及在垂直于电源电压供应线510的方向上延伸的部分。形成盖构件530的每一个部分可以具有基本上恒定的宽度或者可以具有不同的宽度。然而，实施例不限于此，并且盖构件530的平面形状可以被不同地改变。
将参考图11和图12描述根据实施例的显示装置如下。
根据图11和图12的实施例的显示装置与图1至图7的实施例的显示装置的大部分相同，因此为了描述方便省略了相同部分的冗余描述。
在图11和图12的实施例中，盖构件的形状部分地不同于先前的实施例的盖构件的形状，这将在下面进一步描述。
图11是示出根据实施例的显示装置的示意性俯视平面图，并且图12是沿着图11的线XII-XII’截取的示意性截面图。 图11和图12示出了根据实施例的显示装置的外围区域。
如图11和图12中所示，根据实施例的显示装置可以包括位于外围区域PA中的电源电压供应线510、与电源电压供应线510重叠的封装构件900以及位于电源电压供应线510与封装构件900之间的盖构件530。
盖构件530在平面上可以具有杆形状。在例如图9的实施例中，盖构件530可以具有比电源电压供应线510的宽度窄的宽度，并且在图12的实施例中，盖构件530可以具有比电源电压供应线510的宽度宽的宽度。盖构件530可以在平行于电源电压供应线510的方向上延伸，并且可以与电源电压供应线510重叠。盖构件530可以与整个电源电压供应线510重叠。盖构件530可以覆盖电源电压供应线510的整个上表面，并且可以覆盖电源电压供应线510的一个侧面和另一侧面。例如，盖构件530可以覆盖电源电压供应线510的多个侧面(例如，相反的侧面)。然而， 实施例不限于此，并且盖构件530可以覆盖电源电压供应线510的该一个侧面，并且可以不覆盖电源电压供应线510的该另一侧面。
将参考图13和图14描述根据实施例的显示装置如下。
根据图13和图14的实施例的显示装置与图1至图7的实施例的显示装置的大部分相同， 因此为了描述方便省略了相同部分的冗余描述。
图13和图14的实施例部分地不同于先前的实施例在于，形成了覆盖形成焊盘部分的焊盘电极的至少一部分的盖构件，这将在下面进一步描述。
图13是示出根据实施例的显示装置的示意性俯视平面图，并且图14是沿着图13的线XIV-XIV’截取的示意性截面图。图13和图14示出了根据实施例的显示装置的外围区域(例如，焊盘部分PP)。
如图13和图14中所示，根据实施例的显示装置可以包括位于外围区域PA中的焊盘部分PP。焊盘部分PP可以被定位成与根据实施例的显示装置的下边缘部分相邻。然而，实施例不限于此，并且焊盘部分PP的位置可以被不同地改变。
焊盘部分PP可以包括焊盘电极610。焊盘电极610在平面上可以以一定间隔(或距离)彼此间隔开。焊盘电极610可以沿着第一方向x设置成一行。然而， 实施例不限于此，并且焊盘电极610可以并排布置成两行或更多行。
每一个焊盘电极610在平面上可以以多边形形状形成。例如，焊盘电极610可以具有包括在第一方向x上延伸的两条边以及在与第一方向x倾斜的方向上延伸的两条边的四边形形状。例如，一些其它焊盘电极610可以具有基于在第二方向y上延伸的假想线与图13的焊盘电极610对称的形状。然而，实施例不限于此，并且每一个焊盘电极610可以以包括在第一方向x上延伸的两条边以及在第二方向y上延伸的两条边的四边形形状形成。
焊盘电极610可以位于第五导电层中。焊盘电极610和连接布线EW可以位于同一层。如上所述，第五导电层可以具有三层结构。相应地，焊盘电极610可以包括下层610a、中间层610b和上层610c。例如，焊盘电极610的下层610a可以包括钛，中间层610b可以包括铝，并且上层610c可以包括钛。中间层610b可以位于焊盘电极610的下层610a上，并且上层610c可以位于中间层610b上。焊盘电极610的下层610a、中间层610b和上层610c可以具有基本上相同的宽度。在焊盘电极610的端部(例如，相反的端部)处，下层610a、中间层610b和上层610c的端部可以重合(或者可以彼此对齐)。例如，下层610a、中间层610b和上层610c中的一些可以不突出。
根据实施例的显示装置可以进一步包括连接到焊盘电极610的辅助电极622和624。辅助电极622和624可以位于外围区域PA中，并且可以与焊盘电极610重叠。辅助电极622和624可以具有比焊盘电极610的宽度窄的宽度。然而，实施例不限于此，并且辅助电极622和624可以具有与焊盘电极610的宽度基本上相同的宽度，或者可以具有更宽的宽度。
辅助电极622和624可以包括第一辅助电极622和第二辅助电极624。第一辅助电极622可以位于第二导电层中。第一辅助电极622和晶体管TR的栅电极G1可以位于同一层。第二辅助电极624可以位于第四导电层中。第二辅助电极624以及晶体管TR的源电极S1和漏电极D1可以位于同一层。
第二绝缘层142和第三绝缘层160可以位于第二导电层与第四导电层之间。与第一辅助电极622和第二辅助电极624重叠的接触孔可以形成在第二绝缘层142和第三绝缘层160中。第二辅助电极624可以通过接触孔连接到第一辅助电极622。
第四绝缘层181可以位于第四导电层与第五导电层之间。第四绝缘层181可以不形成在外围区域PA的至少部分区中，并且焊盘电极610可以在相应的区中连接到第二辅助电极624。例如，焊盘电极610可以与第二辅助电极624接触。焊盘电极610可以位于(例如，直接位于)第二辅助电极624上。第四绝缘层181可以不形成在整个焊盘部分PP上。焊盘电极610可以与第二辅助电极624的上表面和侧表面接触。
焊盘部分PP可以结合到柔性印刷电路单元20，并且在焊盘部分PP中包括的焊盘电极610可以连接到在柔性印刷电路单元20中包括的焊盘以接收某种信号。各向异性导电膜可以位于焊盘部分PP与柔性印刷电路单元20之间。在将柔性印刷电路单元20结合到焊盘部分PP的工艺中，在施加压力并且厚的有机层位于施加有压力的部分上的情况下，焊盘电极610与柔性印刷电路单元20的焊盘之间的结合可能无法适当地执行。在根据实施例的显示装置中，有机层可以不位于外围区域PA的至少部分区中。例如，位于与焊盘电极610重叠的区中的有机层以及与焊盘电极610相邻的区中的有机层可以通过图案化来去除。例如，可以去除位于焊盘电极610周围的第四绝缘层181、第五绝缘层182和像素限定层190。相应地，焊盘电极610可以不与第四绝缘层181、第五绝缘层182和像素限定层190重叠。第四绝缘层181、第五绝缘层182和像素限定层190可以不形成在整个焊盘部分PP上。
根据实施例的显示装置可以进一步包括位于焊盘电极610上的盖构件630。盖构件630可以位于外围区域PA中，并且可以与焊盘电极610重叠。盖构件630可以与焊盘电极610的一个边缘部分重叠，并且可以在平行于该一个边缘部分的方向上延伸。盖构件630可以与面对焊盘电极610的该一个边缘部分的另一边缘部分重叠，并且可以在平行于该另一边缘部分的方向上延伸。焊盘电极610在平面上可以具有包括两条长边和两条短边的四边形形状，并且盖构件630可以与焊盘电极610的两条长边重叠。然而，实施例不限于此，并且盖构件630与焊盘电极610之间的位置关系可以被不同地改变。
焊盘电极610的端部(例如，相反的端部)可以被盖构件630覆盖。焊盘电极610的端部(例如，相反的端部)的上表面和侧表面可以被盖构件630覆盖。盖构件630可以位于(例如，直接设置在)焊盘电极610上。盖构件630可以由导电材料制成。例如，盖构件630可以由诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电氧化物或者诸如钼(Mo)、铝(Al)、铜(Cu)、银(Ag)、铬(Cr)、钽(Ta)或钛(Ti)等的金属材料制成。盖构件530可以由多个层形成，并且例如可以具有诸如Ti/Al/Ti或ITO/Ag/ITO的三层结构。在盖构件630由导电材料制成的情况下，盖构件630可以起到降低焊盘电极610的电阻的作用，并且因此可以防止由焊盘电极610发生的电压降。然而，实施例不限于此，并且盖构件630可以由绝缘材料制成。例如，盖构件630可以由诸如氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)的无机绝缘材料制成。在盖构件630由绝缘材料制成的情况下，可以防止焊盘电极610由于在工艺期间产生的诸如导电颗粒的杂质而与其它布线短路。可以防止在相邻焊盘电极610之间发生短路。
如上所述，位于第五导电层中的连接布线EW可以具有其中在连接布线EW的被开口OP暴露的部分中下层EWa和上层EWc的端部比中间层EWb的端部突出更多的结构。利用该结构，连接布线EW的中间层EWb可以平滑地连接到第二电极E2。为了形成这样的结构，第五绝缘层182可以形成在第五导电层上并被图案化以形成开口OP，并且整个表面蚀刻可以被执行以蚀刻第五导电层被暴露处的部分。例如，可以使用能够选择性地蚀刻连接布线EW的中间层EWb的蚀刻剂。相应地，可以蚀刻连接布线EW的中间层EWb，并且可以不蚀刻下层EWa和上层EWc。在执行蚀刻工艺之后连接布线EW的被开口OP暴露的另一侧端部处，下层EWa、中间层EWb和上层EWc的至少一个端部可以不重合(或者可以不彼此对齐)。 中间层EWb的端部可以被定位成比下层EWa和上层EWc的端部更靠里。例如，下层EWa和上层EWc的端部可以比中间层EWb的端部突出更多。
因此，在焊盘电极610的端部在形成其中连接布线EW的另一侧端部的一些层突出的结构的工艺中被暴露的情况下，焊盘电极610的端部也可能具有其中焊盘电极610的一些层突出的结构。焊盘电极610可以具有其中焊盘电极610的一部分不被有机层覆盖的结构，并且焊盘电极610的端部可能在后续工艺中的几个蚀刻工艺期间被连续地暴露，从而引起损坏。例如，焊盘电极610的上层610c的端部可能变形(例如，断裂或翘起)。在根据实施例的显示装置中， 由于焊盘电极610的端部被盖构件630覆盖， 因此焊盘电极610的端部可以在形成其中连接布线EW的另一侧端部的一些层突出的结构的工艺中不被暴露。因此，下层610a、中间层610b和上层610c的端部可以在焊盘电极610的端部(例如，相反的端部)处重合(或者可以彼此对齐)，并且可以防止焊盘电极610的上层610c的端部发生变形(例如，断裂或翘起)。 由于焊盘电极610的端部在后续工艺中被盖构件630覆盖， 因此可以防止对焊盘电极610的端部的损坏。可以在形成第五导电层的工艺之后立即形成盖构件630。在形成盖构件630之后，可以执行形成第五绝缘层182的工艺。
将参考图15描述根据实施例的显示装置如下。
根据图15的实施例的显示装置具有与根据图13和图14的实施例的显示装置的部分相同的部分， 因此为了描述方便省略了相同部分的冗余描述。在图15的实施例中，盖构件的形状部分地不同于先前的实施例的盖构件的形状，这将在下面进一步描述。
图15是示出根据实施例的显示装置的示意性俯视平面图。 图15示出了根据实施例的显示装置的外围区域(例如，焊盘部分PP)。
如图15中所示，根据实施例的显示装置可以包括位于外围区域PA中的焊盘部分PP。焊盘部分PP可以包括焊盘电极610，并且盖构件630可以位于焊盘电极610上。焊盘电极610可以以一定间隔(或距离)彼此间隔开。每一个焊盘电极610在平面上可以以多边形形状形成。焊盘电极610可以位于第五导电层中，并且可以包括下层610a、中间层610b和上层610c。焊盘电极610和连接布线EW可以位于同一层。有机层可以不形成在焊盘电极610周围。焊盘电极610的端部可以不被有机层覆盖， 而是可以被盖构件630覆盖。焊盘电极610的端部的上表面和侧表面可以被盖构件630覆盖，并且在工艺期间对焊盘电极610的损坏可以被防止。盖构件630可以由导电材料制成，并且可以起到通过连接到焊盘电极610来降低焊盘电极610的电阻的作用。然而， 实施例不限于此，并且盖构件630可以由无机绝缘材料制成。
在例如图13的实施例中，盖构件630可以与焊盘电极610的两个面对的边缘部分重叠，并且在图15的实施例中，盖构件630可以与焊盘电极610的所有边缘部分重叠。盖构件630可以具有在平面上围绕焊盘电极610的中心部分的环形状。焊盘电极610在平面上可以具有包括两条长边和两条短边的四边形形状，并且盖构件630可以与焊盘电极610的四条边重叠。然而，实施例不限于此，并且盖构件630与焊盘电极610之间的位置关系可以被不同地改变。
将参考图16和图17描述根据实施例的显示装置如下。
根据图16和图17的实施例的显示装置具有与根据图13和图14的实施例的显示装置的部分相同的部分， 因此为了描述方便省略了相同部分的冗余描述。在图16和图17的实施例中，盖构件的形状部分地不同于先前的实施例的盖构件的形状，这将在下面进一步描述。
图16是示出根据实施例的显示装置的示意性俯视平面图，并且图17是沿着图16的线XVII-XVII’截取的示意性截面图。 图16和图17示出了根据实施例的显示装置的外围区域(例如，焊盘部分PP)。
如图16和图17中所示，根据实施例的显示装置可以包括位于外围区域PA中的焊盘部分PP。焊盘部分PP可以包括焊盘电极610，并且盖构件630可以位于焊盘电极610上。焊盘电极610可以以一定间隔(或距离)彼此间隔开。
在先前的实施例中，盖构件630可以与焊盘电极610的一部分重叠，并且在图16和图17的实施例中，盖构件630可以与整个焊盘电极610重叠。盖构件630可以具有与焊盘电极610的平面形状类似的平面形状，并且可以大于焊盘电极610。盖构件630可以以包括平行于焊盘电极610的每一条边的四条边的四边形形状形成。盖构件630可以具有比焊盘电极610的宽度宽的宽度。盖构件630可以覆盖焊盘电极610的整个上表面，并且可以覆盖焊盘电极610的整个侧表面。然而， 实施例不限于此，并且盖构件630的形状可以被不同地改变。
如上所述，在若干实施例中，根据实施例的显示装置可以包括位于外围区域中的诸如电源电压供应线、焊盘电极等的导电图案层。导电图案层可以与位于显示区域中的一些构成元件(例如，位于第五导电层中的连接布线)位于同一层。连接布线的一部分可以被有机绝缘层覆盖并且连接布线的另一部分可以不被有机绝缘层覆盖，并且形成连接布线的层中的一些层可以具有突出的形状。导电图案层的一部分可以不被有机绝缘层覆盖，但是可以被盖构件覆盖。因此，导电图案层可以在工艺期间由盖构件保护，并且由对导电图案层的损坏引起的缺陷可以被防止。
如上所述，在根据实施例的显示装置的像素驱动电路单元中包括的晶体管和电容器的数量可以被不同地改变。在下文中，将参考图18描述根据实施例的显示装置的像素驱动电路单元的示例。
图18是根据实施例的显示装置的代表性像素的等效电路的示意图。
参考图18，根据实施例的显示装置可以包括像素PX，并且像素PX中的每一个可以包括发光元件LED以及连接到发光元件LED的像素驱动电路单元。像素驱动电路单元可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第一电容器C1和第二电容器C2。
例如，像素驱动电路单元可以连接到施加有第一扫描信号GW的第一扫描线161、施加有第二扫描信号GC的第二扫描线162、施加有第三扫描信号GR的第三扫描线163、施加有第四扫描信号GI的第四扫描线166、施加有第一发光信号EM1的第一发光信号线164以及施加有数据电压VDATA的数据线171。例如，像素PX可以连接到施加有第一电源电压ELVDD的第一电源电压线172、施加有第二电源电压ELVSS的第二电源电压线179、施加有参考电压Vref的参考电压线173以及施加有初始化电压Vint的初始化电压线177。
关于在像素PX中包括的每一个元件(例如，晶体管、电容器、发光元件)，描述像素PX的电路结构如下。
第一晶体管T1(在下文中，也被称为驱动晶体管)可以包括连接到第一电容器C1的第一电极、第二晶体管T2的第二电极和第四晶体管T4的第二电极的栅电极、连接到第三晶体管T3的第二电极和第五晶体管T5的第二电极的第一电极(例如，输入侧电极)以及连接到第六晶体管T6的第一电极、第八晶体管T8的第二电极、第一电容器C1的第二电极和第二电容器C2的第二电极的第二电极(例如，输出侧电极)。
在第一晶体管T1中，第一晶体管T1的导通状态可以根据栅电极的电压来确定，并且从第一晶体管T1的第一电极流到第二电极的电流的大小可以根据第一晶体管T1的导通状态来确定。从第一晶体管T1的第一电极流到第二电极的电流可以与在发光时段中流过发光元件LED的电流相同， 因此电流也可以被称为发光电流。例如，第一晶体管T1可以被形成为n型晶体管，并且随着栅电极的电压增加，大的发光电流可以流动。在发光电流是大的情况下，发光元件LED可以显示高亮度。
第二晶体管T2(在下文中，也被称为数据输入晶体管)可以包括连接到施加有第一扫描信号GW的第一扫描线161的栅电极、连接到施加有数据电压VDATA的数据线171的第一电极(例如，输入侧电极)以及连接到第一电容器C1的第一电极、第一晶体管T1的栅电极和第四晶体管T4的第二电极的第二电极(例如，输出侧电极)。第二晶体管T2可以根据第一扫描信号GW将数据电压VDATA输入到像素PX中以被传输到第一晶体管T1的栅电极并被存储在第一电容器C1的第一电极中。
第三晶体管T3(在下文中，也被称为第一电压传输晶体管)可以包括连接到施加有第二扫描信号GC的第二扫描线162的栅电极、连接到第一电源电压线172的第一电极(例如，输入侧电极)以及连接到第一晶体管T1的第一电极和第五晶体管T5的第二电极的第二电极(例如，输出侧电极)。第三晶体管T3可以将第一电源电压ELVDD传送到第一晶体管T1，使得电流可以不流过发光元件LED。发光元件LED不必要地发光的问题可以通过经由单独的路径将第一电源电压ELVDD传送到第一晶体管T1来防止。因此，第三晶体管T3可以在发光时段中不被导通，并且可以在其它时段中被导通。
第四晶体管T4(在下文中，也被称为参考电压传输晶体管)可以包括连接到施加有第三扫描信号GR的第三扫描线163的栅电极、连接到参考电压线173的第一电极以及连接到第一电容器C1的第一电极、第一晶体管T1的栅电极和第二晶体管T2的第二电极的第二电极。第四晶体管T4可以起到通过将参考电压Vref传送到第一电容器C1的第一电极和第一晶体管T1的栅电极来进行初始化的作用。
第五晶体管T5(在下文中，也被称为阴极连接晶体管)可以包括连接到施加有第一发光信号EM1的第一发光信号线164的栅电极、连接到发光元件LED的阴极和第七晶体管T7的第二电极的第一电极以及连接到第一晶体管T1的第一电极和第三晶体管T3的第二电极的第二电极。第五晶体管T5可以基于第一发光信号EM1将第一晶体管T1的第一电极和发光元件LED连接以形成电流路径，使得发光元件LED可以发光。
第六晶体管T6(在下文中，也被称为驱动低电压施加晶体管)可以包括连接到施加有第一发光信号EM1的第一发光信号线164的栅电极、连接到第一晶体管T1的第二电极、第一电容器C1的第二电极、第二电容器C2的第二电极和第八晶体管T8的第二电极的第一电极以及用于接收第二电源电压ELVSS的第二电极。第六晶体管T6可以基于第一发光信号EM1将第二电源电压ELVSS传输到第一晶体管T1的第二电极，或者可以阻挡到第一晶体管T1的第二电极的第二电源电压ELVSS。
第七晶体管T7(在下文中，也被称为第二电压传输晶体管)可以包括连接到施加有第二扫描信号GC的第二扫描线162的栅电极、连接到第一电源电压线172的第一电极(例如，输入侧电极)以及连接到第五晶体管T5的第一电极和发光元件LED的阴极的第二电极(例如，输出侧电极)。第七晶体管T7可以在将第一电源电压ELVDD传送到阴极中发挥作用，并且通过将阴极的电压改变为第一电源电压ELVDD，可以防止或消除由于阴极上的剩余电荷而不能显示黑色的问题，使得可以清楚地显示黑色图像。
第八晶体管T8(在下文中，也被称为初始化电压传输晶体管)可以包括连接到施加有第四扫描信号GI的第四扫描线166的栅电极、连接到初始化电压线177的第一电极(例如，输入侧电极)以及连接到第一晶体管T1的第二电极、第六晶体管T6的第一电极、第一电容器C1的第二电极和第二电容器C2的第二电极的第二电极(例如，输出侧电极)。第八晶体管T8起到将初始化电压Vint传送到第一晶体管T1的第二电极、第六晶体管T6的第一电极、第一电容器C1的第二电极和第二电容器C2的第二电极以被初始化的作用。
在图18的实施例中，所有晶体管可以被形成为n型晶体管，并且每一个晶体管可以在栅电极的电压是高电平电压的情况下被导通并且可以在栅电极的电压是低电平电压的情况下被截止。例如，在每一个晶体管中包括的半导体层可以使用多晶硅半导体或氧化物半导体，并且附加地可以使用非晶硅半导体或单晶硅半导体。
根据实施例，在每一个晶体管中包括的半导体层可以进一步包括与半导体层重叠的重叠层(例如，附加栅电极)，并且晶体管的特性可以通过将电压施加到重叠层(例如， 附加栅电极)来改变以提高像素的显示质量。
第一电容器C1可以包括连接到第一晶体管T1的栅电极、第二晶体管T2的第二电极和第四晶体管T4的第二电极的第一电极以及连接到第一晶体管T1的第二电极、第六晶体管T6的第一电极、第八晶体管T8的第二电极和第二电容器C2的第二电极的第二电极。第一电容器C1的第一电极可以起到接收并存储来自第二晶体管T2的数据电压VDATA的作用。
第二电容器C2可以包括连接到第一电源电压线172的第一电极以及连接到第一晶体管T1的第二电极、第六晶体管T6的第一电极、第八晶体管T8的第二电极和第一电容器C1的第二电极的第二电极。第二电容器C2可以起到保持第一晶体管T1的第二电极和第一电容器C1的第二电极的电压基本上恒定的作用。在另一示例中，可以省略第二电容器C2。
发光元件LED可以包括连接到第一电源电压线172以接收第一电源电压ELVDD的阳极以及连接到第五晶体管T5的第一电极和第七晶体管T7的第二电极的阴极。发光元件LED的阴极可以通过第五晶体管T5连接到第一晶体管T1。发光元件LED可以位于像素驱动电路单元与第一电源电压线172之间，使得与流过像素驱动电路单元的第一晶体管T1的电流相同的电流可以流动，并且待发射的光的亮度可以根据电流的大小(或电流量)来确定。发光元件LED可以包括在发光元件LED的阳极与阴极之间的包含有机发光材料和无机发光材料中的至少一种的发射层。
根据图18的实施例的像素PX可以执行用于检测第一晶体管T1的特性(例如，阈值电压)的变化的补偿操作，以显示基本上恒定的显示亮度，而与第一晶体管T1的特性(例如，阈值电压)的变化无关。
在图18中，发光元件LED可以位于第一晶体管T1的第一电极与第一电源电压线172之间。根据实施例的像素PX可以区别于其中发光元件位于第一晶体管与第二电源电压线之间的像素。发光元件LED可以根据流过从第一电源电压线172通过第一晶体管T1到第二电源电压线179的电流路径的电流的大小来显示亮度。例如，随着电流增大，显示的亮度可以提高。在图18的像素结构中， 由于第一晶体管T1的第一电极和发光元件LED连接并且与第一晶体管T1的第二电极(例如，源电极)分离， 因此可以具有在像素驱动电路单元的每一个部分的电压改变的情况下第一晶体管T1的第二电极(例如，源电极)的电压没有变化的优点。例如，在第六晶体管T6被导通的情况下，第一电容器C1的第二电极的电压可以被降低并且第一电容器C1的第一电极的电压也可以被降低，并且因此， 由第一晶体管T1输出的输出电流也可以被降低，但是在实施例中，可以防止或消除第一晶体管T1的输出电流被降低的问题。
在图18的实施例中，单个像素PX被描述为包括八个晶体管(例如，晶体管T1至T8)和两个电容器(例如，第一电容器C1和第二电容器C2)，但是实施例不限于此，并且可以附加地包括电容器或晶体管，并且可以省略一些电容器或晶体管。
在总结详细描述时，本领域技术人员将理解，可以对实施例进行许多变化和修改，而实质上不脱离本公开的原理以及精神和范围。 因此，公开的实施例仅在一般性和描述性意义上使用，并且不是出于限制的目的。

Claims (21)

1.一种显示装置，包括：
基板；
晶体管，设置在所述基板上；
第一电极，设置在所述基板上；
像素限定层，设置在所述第一电极上；
分隔件图案层，设置在所述像素限定层上；
第二电极，设置在所述第一电极、所述像素限定层和所述分隔件图案层上；
连接层，连接在所述晶体管与所述第二电极之间；
发射层，设置在所述第一电极与所述第二电极之间；
导电图案层；以及
盖构件，覆盖所述导电图案层的侧端部，其中
所述导电图案层和所述连接层设置在同一层，并且
所述第二电极的设置在所述分隔件图案层上的部分和所述第二电极的设置在所述分隔件图案层周围的部分彼此分离。
2.根据权利要求1所述的显示装置，其中，所述显示装置包括：
显示区域，显示图像；以及
外围区域，围绕所述显示区域，并且
所述导电图案层和所述盖构件设置在所述外围区域中。
3.根据权利要求2所述的显示装置，其中
所述导电图案层被配置为传输恒定的电压，并且具有围绕所述显示区域的平面形状。
4.根据权利要求3所述的显示装置，其中
所述导电图案层连接到所述第一电极并且被配置为传输高电位电源电压。
5.根据权利要求3所述的显示装置，进一步包括：
对基板，面对所述基板；以及
封装构件，设置在所述基板与所述对基板之间，
其中，所述封装构件与所述导电图案层的所述侧端部重叠。
6.根据权利要求5所述的显示装置，其中
所述连接层和所述导电图案层中的每一个由包括下层、上层以及位于所述下层与所述上层之间的中间层的三层形成，
在所述连接层的侧端部处，所述连接层的所述下层和所述上层比所述连接层的所述中间层突出更多，并且
在所述导电图案层的所述侧端部处，所述导电图案层的所述下层、所述中间层和所述上层彼此对齐。
7.根据权利要求6所述的显示装置，其中
所述连接层和所述导电图案层中的每一个的所述下层和所述上层包括钛，并且
所述连接层和所述导电图案层中的每一个的所述中间层包括铝。
8.根据权利要求6所述的显示装置，进一步包括：
有机绝缘层，覆盖所述连接层的另一侧端部和所述导电图案层的另一侧端部，
其中，所述连接层的所述侧端部和所述导电图案层的所述侧端部不被所述有机绝缘层覆盖。
9.根据权利要求8所述的显示装置，其中
所述盖构件覆盖所述导电图案层的所述侧端部的侧表面和上表面。
10.根据权利要求3所述的显示装置，其中
在平面图中，所述盖构件具有沿着所述导电图案层延伸的杆形状。
11.根据权利要求3所述的显示装置，其中
在平面图中，所述盖构件具有包括沿着所述导电图案层延伸的第一部分以及延伸以与所述第一部分交叉的第二部分的网形状。
12.根据权利要求3所述的显示装置，其中
所述盖构件与所述导电图案层完全重叠。
13.根据权利要求2所述的显示装置，进一步包括：
焊盘部分，设置在所述外围区域中并且包括所述导电图案层。
14.根据权利要求13所述的显示装置，其中
所述焊盘部分包括多个导电图案层，并且
所述多个导电图案层被设置成彼此间隔开。
15.根据权利要求13所述的显示装置，其中
所述连接层和所述导电图案层中的每一个由包括下层、上层以及位于所述下层与所述上层之间的中间层的三层形成，
在所述连接层的侧端部处，所述连接层的所述下层和所述上层比所述连接层的所述中间层突出更多，并且
在所述导电图案层的所述侧端部处，所述导电图案层的所述下层、所述中间层和所述上层彼此对齐。
16.根据权利要求15所述的显示装置，进一步包括：
有机绝缘层，覆盖所述连接层的另一侧端部，
其中，所述导电图案层不被所述有机绝缘层覆盖。
17.根据权利要求16所述的显示装置，其中
所述盖构件覆盖所述导电图案层的所述侧端部的侧表面和顶表面。
18.根据权利要求13所述的显示装置，其中
所述盖构件与所述导电图案层的相反的边缘部分重叠。
19.根据权利要求13所述的显示装置，其中
所述盖构件与所述导电图案层的边缘部分完全重叠。
20.根据权利要求13所述的显示装置，其中
所述盖构件与所述导电图案层完全重叠。
21.根据权利要求1至20中任一项所述的显示装置，其中所述盖构件包括导电材料。
CN202311191799.2A 2022-09-20 2023-09-15 显示装置 Pending CN117750823A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0118640 2022-09-20
KR1020220118640A KR20240040175A (ko) 2022-09-20 2022-09-20 표시 장치

Publications (1)

Publication Number Publication Date
CN117750823A true CN117750823A (zh) 2024-03-22

Family

ID=90243645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311191799.2A Pending CN117750823A (zh) 2022-09-20 2023-09-15 显示装置

Country Status (3)

Country Link
US (1) US20240099075A1 (zh)
KR (1) KR20240040175A (zh)
CN (1) CN117750823A (zh)

Also Published As

Publication number Publication date
KR20240040175A (ko) 2024-03-28
US20240099075A1 (en) 2024-03-21

Similar Documents

Publication Publication Date Title
CN111261043B (zh) 显示面板
US20160202812A1 (en) Display device including touch sensor
KR20150018031A (ko) 유기 발광 표시 장치
US20200006452A1 (en) Display device
US11502157B2 (en) Display panel
KR102542177B1 (ko) 유기 발광 표시 장치 및 이를 구비한 전자 기기
KR20150005374A (ko) 유기 발광 표시 장치
US11574985B2 (en) Organic light-emitting diode display device and method of manufacturing same
CN112750864A (zh) 显示设备
US20210200357A1 (en) Organic light emitting diode display device including touch sensor and manufacturing method of same
US20230006025A1 (en) Display apparatus
CN115000092A (zh) 显示基板及其制备方法、显示装置
US11690262B2 (en) Display apparatus
US20240099075A1 (en) Display device
US20240099072A1 (en) Display device and method for manufacturing the same
CN220402267U (zh) 发射显示装置
CN217655881U (zh) 显示装置
US11825710B2 (en) Display device
US20240049508A1 (en) Display device and method of manufacturing the same
US20240147804A1 (en) Display device
US20240079526A1 (en) Display device
US20240121984A1 (en) Display device
US20230397467A1 (en) Display apparatus including overlapping elements
CN117596943A (zh) 显示装置和制造该显示装置的方法
KR20220030380A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication