CN117749170A - 频率输出装置 - Google Patents

Abstract

本申请公开一种频率输出装置，其包括主振荡源和锁相环电路；主振荡源包括振荡器和第一多路分频器，振荡器用于提供初始频率信号，第一多路分频器用于对初始频率信号进行分频处理以获得多个参考信号；锁相环电路包括相位比较子电路、压控振荡器和第二多路分频器；压控振荡器用于提供第一频率信号，第二多路分频器用于对第一频率信号进行多路分频，以获取多个第二频率信号；相位比较子电路用于检测各参考信号与相应的第二频率信号之间的相位差，并基于各参考信号对应的相位差获得第一频率信号与初始频率信号之间的相位误差信息，该相位误差信息用于调节压控振荡器输出相应的第一频率信号。本申请能够增大锁相环电路的带宽，有效减小噪声影响。

Description

频率输出装置

技术领域

本申请涉及电路技术领域，具体涉及一种频率输出装置。

背景技术

振荡器作为电子系统的重要单元之一，其应用范围非常广泛。振荡器往往离不开锁相环(PLL)电路，常见的锁相环电路可由相位比较电路(PFD)、环路滤波器(LF)、振荡电路(VCO)和分频电路(DIV)配置而成。在该配置中，相位比较电路可检测从振荡器供应的参考信号与从分频电路供应的时钟信号A之间的相位差，并可将基于相位差的信号供应至环路滤波器。环路滤波器对从相位比较电路供应的信号进行滤波，振荡电路产生具有对应于滤波信号(例如，电压)的频率的时钟信号B，并且分频电路对时钟信号B分频用以提供时钟信号A。

PLL电路的带宽与输入的参考信号之频率正相关，即参考信号之频率越大，PLL电路的带宽越大，然而，现有的PLL电路因电路参数等多因素(如PFD的输入频率范围、VCO的频率调整范围、功耗等)的限制，难以直接接收高频率(如GHz)的参考信号，导致PLL电路的带宽较低，致使噪声影响较高。

发明内容

鉴于此，本申请提供了一种频率输出装置，以降低频率输出装置的噪声影响。

本申请提供了一种频率输出装置，所述频率输出装置包括主振荡源和锁相环电路；所述主振荡源包括振荡器和第一多路分频器，所述振荡器用于提供初始频率信号，所述第一多路分频器用于对所述初始频率信号进行分频处理以获得多个参考信号，多个所述参考信号用于反映所述初始频率信号的相位信息；所述锁相环电路包括相位比较子电路、压控振荡器和第二多路分频器；所述相位比较子电路分别与所述第一多路分频器和所述第二多路分频器电连接，所述压控振荡器用于提供第一频率信号，所述第二多路分频器用于对所述压控振荡器提供的第一频率信号进行多路分频，以获取多个第二频率信号，多个所述第二频率信号用于反映所述第一频率信号的相位信息，所述第二频率信号的数量与所述参考信号的数量相同且一一对应；所述相位比较子电路用于检测各参考信号与相应的第二频率信号之间的相位差，并基于各参考信号对应的相位差获得所述第一频率信号与所述初始频率信号之间的相位误差信息，该相位误差信息用于调节压控振荡器以使所述压控振荡器输出具有对应于所述相位误差信息的频率的第一频率信号。

可选地，所述振荡器为BAW振荡器，所述初始频率信号之频率至少为GHz。

可选地，多个所述参考信号均为周期为Tr的周期性地信号，若一参考信号反映第i相位信息，则该参考信号反映所述初始频率信号中第i±j*A的相位信息，i为正整数，j为整数，A为各周期Tr中所述初始频率信号之相位信息的数量。

可选地，所述锁相环电路还包括环路滤波器；所述环路滤波器设置在所述相位比较子电路与所述压控振荡器之间，用于对所述相位误差信息进行滤波处理以获取滤波信号，所述压控振荡器基于所述滤波信号来调整输出的第一频率信号。

可选地，所述第一多路分频器或者第二多路分频器包括起始电路和移位寄存器；所述起始电路用于持续地提供分频因子；所述移位寄存器用于通过所述分频因子对所述初始频率信号或者所述第一频率信号进行分频。

可选地，所述移位寄存器包括M个依次连接的D触发器；第一级D触发器的信号输入端连接所述起始电路的输出端，每一级D触发器的触发输入端用于接入所述初始频率信号或者所述第一频率信号，每一级D触发器的输出端连接下一级D触发器的信号输入端，并用于输出一参考信号或者一第二频率信号。

可选地，所述参考信号的数量由所述分频因子以及所述初始频率信号之频率确定。

可选地，所述相位比较子电路包括多个鉴频鉴相器和一相位误差计算单元；各个所述鉴频鉴相器的输入端分别与所述第一多路分频器的一输出端和所述第二多路分频器的一输出端电连接，各个所述鉴频鉴相器的输出端通过所述相位误差计算单元电连接所述压控振荡器；各个所述鉴频鉴相器用于检测接入的所述参考信号和所述第二频率信号之间的相位差；所述相位误差计算单元用于对各个所述鉴频鉴相器输出的相位差进行求和处理，以获取所述相位误差信息。

可选地，所述锁相环电路还包括小数分频器；所述小数分频器设置在所述压控振荡器和所述第二多路分频器之间。

可选地，所述频率输出装置还包括时钟电路；所述时钟电路与所述锁相环电路的输出端电连接，用于对所述第一频率信号进行分频或者倍频处理以获取具有期望频率的时钟信号。

本申请提供的上述频率输出装置中，主振荡源采用第一多路分频器对高频率的初始频率信号进行分频处理以获得多个参考信号，多个参考信号可以反映初始频率信号的相位信息，在这种情况下，多个参考信号输出给锁相环电路，锁相环电路可以通过计算各参考信号的相位差以获得与初始频率信号相关的相位误差信息，从而可以等同于直接对时钟电路的高频率输入，能够增大锁相环电路的带宽，减小噪声影响，从而可以降低频率输出装置的噪声影响，降低抖动。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一实施例的频率输出装置的结构框图；

图2是本申请一实施例中第一多路分频器电路出现的不同信号波形示意图；

图3是本申请一实施例的第一多路分频器或者第二多路分频器的电路原理示意图；

图4是本申请另一实施例的频率输出装置的结构框图。

具体实施方式

下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。

本申请提供了一种频率输出装置，参见图1，该频率输出装置1可以包括主振荡源10和时钟模块20。其中，主振荡源10用于提供多个参考信号，时钟模块20用于对多个参考信号进行处理以获取第一频率信号CLK。

在本实施例中，主振荡源10可以包括振荡器11和第一多路分频器12。其中，振荡器11用于提供高频率(如GHz)的初始频率信号F。第一多路分频器12对该初始频率信号F进行分频处理以获得多个参考信号。时钟模块20可以接收多个参考信号，并基于多个参考信号获得与初始频率信号相关的相位误差信息，根据相位误差信息输出第一频率信号CLK。优选地，振荡器11可以选用BAW振荡器。初始频率信号F之频率至少为GHz。例如，初始频率信号F之频率为2.52GHz、10GHz或100GHz等。

在一些实施例中，多个参考信号可反映初始频率信号F的相位信息。具体地，多个参考信号具有相同的频率，并分别反映初始频率信号F不同的相位信息以涵盖初始频率信号F的整体的相位信息。其中，相位信息以信号中的“上升沿”为基准。也即，反映在信号波形中，参考信号中的上升沿与初始频率信号F中相应的上升沿对齐。例如，参见图2，初始频率信号F具有N个相位信息(或称上升沿)，依照信号时间顺序可依次排布为第1至第N相位信息，即第一上升沿G1、第二上升沿G2、…、第N上升沿GN。可以理解的是，初始频率信号F为周期性地信号，其各个周期可分别对应一相位信息。

因多个参考信号均为周期性地信号，周期为Tr，若一参考信号反映第i相位信息，则该参考信号也可反映i±j*A的相位信息，1≤i≤N，i、N为大于1的正整数，j为整数，A为各周期Tr中初始频率信号F之相位信息的数量，也即一周期Tr涵盖的周期Tp的数量，具体为周期Tr与周期Tp的比值。

可以理解的是，为了涵盖初始频率信号F的整体的相位信息，参考信号的数量可以由初始频率信号之频率和参考信号的信号长度(或称时间长度，即周期Tr)确定。其中，参考信号的信号长度与第一多路分频器的分频比相关。例如，参考信号的周期Tr为初始频率信号的周期Tp的K倍，则参考信号的数量至少为K，K为正整数。

上述频率输出装置1中，主振荡源10采用第一多路分频器12对高频率的初始频率信号F进行分频处理以获得多个参考信号，多个参考信号可以反映初始频率信号F的整体相位信息，在这种情况下，多个参考信号输出给时钟模块20，时钟模块20可以通过计算各参考信号的相位差以获得与初始频率信号F相关的相位误差信息，从而在一定意义上等同于直接对时钟模块20的高频率输入，能够增大时钟模块20的带宽，减小噪声影响，从而可以降低频率输出装置1的噪声影响，降低抖动。

在一些实施例中，参见图1，时钟模块20可以包括锁相环电路(简称PLL)21。锁相环电路21可以包括相位比较子电路211、压控振荡器VCO和第二多路分频器DIV。其中，相位比较子电路211分别与第一多路分频器12和第二多路分频器DIV电连接。压控振荡器VCO用于提供第一频率信号。第二多路分频器DIV用于对压控振荡器VCO提供的第一频率信号进行多路分频，以获取多个第二频率信号。相位比较子电路211用于检测各参考信号与第二多路分频器DIV提供的相应的第二频率信号之间的相位差，并根据各参考信号的相位差获得与初始频率信号相关的相位误差信息。该相位误差信息用于调节压控振荡器VCO以使压控振荡器VCO输出具有对应于相位误差信息的频率的第一频率信号CLK。

在本实施例中，第二多路分频器DIV的设置方式与第一多路分频器12的设置方式等同，其目的是对压控振荡器VCO输出的第一频率信号CLK进行多路分频，以获取多个第二频率信号。多个第二频率信号可反映第一频率信号CLK的相位信息。

多个第二频率信号的数量与多个参考信号的数量相同，且一一对应。例如，均与各自待分频信号(如初始频率信号F和第一频率信号CLK)的第一上升沿对齐的第二频率信号和参考信号相对应，均与各自待分频信号的第i上升沿对齐的第二频率信号和参考信号相对应。

可选地，第二多路分频器DIV与第一多路分频器12可以具有不同的分频比，通过调节第二多路分频器DIV的分频比(如稍后描述的起始电路121提供的分频因子IN)可以实现压控振荡器VCO输出期望频率的第一频率信号CLK。

在一些实施例中，第一多路分频器12包括起始电路121和移位寄存器122。起始电路用于持续地提供分频因子IN。移位寄存器122用于通过分频因子IN来分频初始频率信号F。同样地，第二多路分频器DIV的电路结构可以和第一多路分频器12的电路结构相同，也可以包括起始电路121和移位寄存器122。其中，在第二多路分频器DIV中，移位寄存器122用于通过分频因子来分频压控振荡器VCO提供的第一频率信号。

具体以第一多路分频器12为例进行说明，参见图3，移位寄存器122具有M个依次连接的D触发器，分别表示为L1、L2…LM。D触发器Li的输出端连接下一级D触发器Li+1的输入端，并用于输出对应的一个参考信号。初始频率信号F被提供给各D触发器的触发输入端。D触发器的数量可确定参考信号的数量，各D触发器的输出端均可引出用于对应输出一参考信号。起始电路121连接第一级D触发器L1的输入端。

起始电路121用于持续地提供分频因子IN，移位寄存器122通过该分频因子IN来分频初始频率信号F。具体地，分频因子IN设置为周期性的信号，且在各周期内交替地产生X个零和Y个1，此时，当起始电路121提供一个逻辑零(即低电平)，则在D触发器L1的输入端就有一个逻辑零；当起始电路121提供一个逻辑1(即高电平)，则在D触发器L1的输入端就有一个逻辑1。每个逻辑零和每个逻辑1均以初始频率信号F之周期为节拍移动贯穿所有D触发器L1、L2、…、LM，以获取各参考信号。其中，参见图2，本申请将分频因子IN中的逻辑1在D触发器L1遇到的初始频率信号F的第一个上升沿，定义为第一上升沿G1，之后依照初始频率信号F的时间顺序排列，依次定义第二上升沿G2、第三上升沿G3等。

可以理解的是，第一多路分频器12的分频比可以为1：(X+Y)。优选地，X的数值与Y的数值相等，由此，能够有利于获取占空比为50％的参考信号。参考信号的数量至少设置为X+Y个。

图2示出了在上电之后在起始电路121被设置之后，所提及的信号F、IN、以及各D触发器Li的输出信号(即参考信号)的时间相关的曲线。其中，在移位寄存器122的作用下，各参考信号的上升沿分别与初始频率信号F的相应上升沿对齐，且全部的参考信号可涵盖第一上升沿至第N上升沿，以反映初始频率信号F的整体的相位信息。

可以理解的是，因电路限制，锁相环电路21难以直接接收高频率(如GHz)的参考信号，为了不降低锁相环电路21的带宽，本申请特此利用第一多路分频器12对高频率的初始频率信号进行分频处理以获得多个参考信号。多个参考信号反映初始频率信号F的整体的相位信息，在这种情况下，多个参考信号输出给锁相环电路21，通过计算各参考信号的相位差以获得与初始频率信号F之间的相位误差信息，从而在一定意义上等同于直接对锁相环电路21的高频率输入，以增大锁相环电路21的带宽，减小噪声影响。

在其他实施例中，第一多路分频器12、第二多路分频器DIV除了采用移位寄存器来实现多路分频外，还可以使用状态机或者计数器来实现以上类似效果的多路分频，这里不作过多赘述。

在一些实施例中，相位比较子电路211包括多个鉴频鉴相器PFD和一相位误差计算单元212，各鉴频鉴相器PFD分别与第一多路分频器12的一输出端和第二多路分频器DIV的一输出端电连接，该鉴频鉴相器PFD可检测主振荡源10供应的一参考信号与第二多路分频器DIV供应的一对应第二频率信号之间的相位差。在这种情况下，各鉴频鉴相器PFD能够获得对应的第二频率信号与参考信号之间的相位差。

相位误差计算单元212对各鉴频鉴相器PFD获取的相位差进行求和处理以获取相位误差信息。在这种情况下，相位误差计算单元212能够获得第一频率信号CLK与初始频率信号F的相位误差信息。可选地，相位误差计算单元212可采用加法器电路等。当然，相位比较子电路211也可以采用其他相位比较器，如鉴相器PD、或者鉴频鉴相器PFD+电荷泵CP等，本申请不作过多限制。

相位误差计算单元212将相位误差信息供应至压控振荡器VCO，压控振荡器VCO接收相位误差信息产生具有对应于相位误差信息的频率的第一频率信号CLK。其中，相位误差信息可以为电压信号，该电压信号可对应调节压控振荡器VCO输出信号的频率。

在一些实施例中，参见图1，锁相环电路21可以包括环路滤波器LF。环路滤波器LF设置在相位比较电路21和压控振荡器VCO之间，环路滤波器LF对相位比较子电路211供应的相位误差信号进行滤波，生成滤波信号；压控振荡器VCO接收该滤波信号产生具有对应于滤波信号(例如，电压)的频率的第一频率信号CLK。由此，能够较为精准地输出具有期望频率的第一频率信号CLK。

在一些实施例中，参见图4，锁相环电路21还包括小数分频器nDIV。小数分频器nDIV设置在压控振荡器VCO和第二多路分频器DIV之间，由此能够使锁相环电路21的分频比配置更加灵活。

在本实施例中，参见图4，时钟模块20还可以包括时钟电路22，该时钟电路22可以包括分频电路和/或倍频电路。时钟电路22与锁相环电路21电连接以接收锁相环电路21输出的第一频率信号CLK，时钟电路22对该第一频率信号CLK进行分频或者处理，以获取目标频率的时钟信号。

尽管已经相对于一个或多个实现方式示出并描述了本申请，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本申请包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。

即，以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

另外，对于特性相同或相似的结构元件，本申请可采用相同或者不相同的标号进行标识。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请中，“示例性”一词是用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何一个实施例不一定被解释为比其它实施例更加优选或更加具优势。为了使本领域任何技术人员能够实现和使用本申请，本申请给出了以上描述。在以上描述中，为了解释的目的而列出了各个细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实施例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。

Claims (10)

1.一种频率输出装置，其特征在于，所述频率输出装置包括主振荡源和锁相环电路；

所述主振荡源包括振荡器和第一多路分频器，所述振荡器用于提供初始频率信号，所述第一多路分频器用于对所述初始频率信号进行分频处理以获得多个参考信号，多个所述参考信号用于反映所述初始频率信号的相位信息；

所述锁相环电路包括相位比较子电路、压控振荡器和第二多路分频器；所述相位比较子电路分别与所述第一多路分频器和所述第二多路分频器电连接，所述压控振荡器用于提供第一频率信号，所述第二多路分频器用于对所述压控振荡器提供的第一频率信号进行多路分频，以获取多个第二频率信号，多个所述第二频率信号用于反映所述第一频率信号的相位信息，所述第二频率信号的数量与所述参考信号的数量相同且一一对应；

所述相位比较子电路用于检测各参考信号与相应的第二频率信号之间的相位差，并基于各参考信号对应的相位差获得所述第一频率信号与所述初始频率信号之间的相位误差信息，该相位误差信息用于调节压控振荡器以使所述压控振荡器输出具有对应于所述相位误差信息的频率的第一频率信号。

2.根据权利要求1所述的频率输出装置，其特征在于，

所述振荡器为BAW振荡器，所述初始频率信号之频率至少为GHz。

3.根据权利要求1所述的频率输出装置，其特征在于，多个所述参考信号均为周期为Tr的周期性地信号，若一参考信号反映第i相位信息，则该参考信号反映所述初始频率信号中第i±j*A的相位信息，i为正整数，j为整数，A为各周期Tr中所述初始频率信号之相位信息的数量。

4.根据权利要求1所述的频率输出装置，其特征在于，所述锁相环电路还包括环路滤波器；所述环路滤波器设置在所述相位比较子电路与所述压控振荡器之间，用于对所述相位误差信息进行滤波处理以获取滤波信号，所述压控振荡器基于所述滤波信号来调整输出的第一频率信号。

5.根据权利要求1所述的频率输出装置，其特征在于，所述第一多路分频器或者第二多路分频器包括起始电路和移位寄存器；

所述起始电路用于持续地提供分频因子；

所述移位寄存器用于通过所述分频因子对所述初始频率信号或者所述第一频率信号进行分频。

6.根据权利要求5所述的频率输出装置，其特征在于，所述移位寄存器包括M个依次连接的D触发器；第一级D触发器的信号输入端连接所述起始电路的输出端，每一级D触发器的触发输入端用于接入所述初始频率信号或者所述第一频率信号，每一级D触发器的输出端连接下一级D触发器的信号输入端，并用于输出一参考信号或者一第二频率信号。

7.根据权利要求5所述的频率输出装置，其特征在于，所述参考信号的数量由所述分频因子以及所述初始频率信号之频率确定。

8.根据权利要求1所述的频率输出装置，其特征在于，所述相位比较子电路包括多个鉴频鉴相器和一相位误差计算单元；

各个所述鉴频鉴相器的输入端分别与所述第一多路分频器的一输出端和所述第二多路分频器的一输出端电连接，各个所述鉴频鉴相器的输出端通过所述相位误差计算单元电连接所述压控振荡器；

各个所述鉴频鉴相器用于检测接入的所述参考信号和所述第二频率信号之间的相位差；

所述相位误差计算单元用于对各个所述鉴频鉴相器输出的相位差进行求和处理，以获取所述相位误差信息。

9.根据权利要求1所述的频率输出装置，其特征在于，所述锁相环电路还包括小数分频器；所述小数分频器设置在所述压控振荡器和所述第二多路分频器之间。

10.根据权利要求1所述的频率输出装置，其特征在于，所述频率输出装置还包括时钟电路；所述时钟电路与所述锁相环电路的输出端电连接，用于对所述第一频率信号进行分频或者倍频处理以获取具有期望频率的时钟信号。