CN117741397A - 芯片测试方法、系统、存储介质和计算机程序产品 - Google Patents
芯片测试方法、系统、存储介质和计算机程序产品 Download PDFInfo
- Publication number
- CN117741397A CN117741397A CN202311699188.9A CN202311699188A CN117741397A CN 117741397 A CN117741397 A CN 117741397A CN 202311699188 A CN202311699188 A CN 202311699188A CN 117741397 A CN117741397 A CN 117741397A
- Authority
- CN
- China
- Prior art keywords
- chip
- current
- tested
- output voltage
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 88
- 238000004590 computer program Methods 0.000 title claims abstract description 38
- 238000010438 heat treatment Methods 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 34
- 230000000875 corresponding effect Effects 0.000 claims description 28
- 238000005259 measurement Methods 0.000 claims description 18
- 230000002596 correlated effect Effects 0.000 claims description 8
- 238000010998 test method Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000009529 body temperature measurement Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 230000001276 controlling effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本申请涉及半导体领域,尤其是一种芯片测试方法、系统、存储介质和计算机程序产品。所述方法包括:在室温下,向待测芯片输入第一电流,并测量所述待测芯片的第一输出电压;向所述待测芯片输入第二电流进行加热,其中,所述第二电流大于所述第一电流;向所述待测芯片输入所述第一电流,并测量所述待测芯片的第二输出电压;计算所述第一输出电压和所述第二输出电压的第一差值;基于所述第一差值得到所述待测芯片的测试结果。采用本方法能够提高测试效率,且实现精准温控。
Description
技术领域
本申请涉及半导体技术领域,特别是涉及一种芯片测试方法、系统、存储介质和计算机程序产品。
背景技术
在功率单管最终成品测试时,为提高芯片和封装缺陷筛选率,减少客户失效,除了进行常温测试外,还会进行高温测试已满足高规格器件要求。
传统技术中,通常的工业高温测试方案有加热台以及热烘箱加热法。加热台法是指在串行轨道中,利用加热底块进行预加热,根据材料大小预热1~5min后进行静态测试。烘箱加热是指在热气腔体内,通过热风腔空气加热,1~5min后进行静态测试。
然而,加热台方法直接采用加热块加热会导致测试时间很长,影响量产产出,降低机台的UPH(Units Per Hour,每小时产出),另外轨道移动的对不同封装大小的产品提出了非常严苛的温控要求,不同封装大小还需定制散热块,从而引入了额外成本。烘箱加热直接采用加热块加热会导致测试时间很长,影响量产产出,降低机台的UPH,热风腔体需要辅助能源,增加耗材和机台成本,热风腔耗材的引入同时也额外引入了人员维护成本。
发明内容
基于此,有必要针对上述技术问题,提供一种能够提高测试效率且降低成本的芯片测试方法、系统、计算机可读存储介质和计算机程序产品。
第一方面,本申请提供一种芯片测试方法,所述方法包括:
在室温下,向待测芯片输入第一电流,并测量所述待测芯片的第一输出电压;
向所述待测芯片输入第二电流进行加热,其中,所述第二电流大于所述第一电流;
向所述待测芯片输入所述第一电流,并测量所述待测芯片的第二输出电压;
计算所述第一输出电压和所述第二输出电压的第一差值;
基于所述第一差值得到所述待测芯片的测试结果。
在其中一个实施例中,所述方法还包括:
控制所述第二电流的持续时间为目标持续时间。
在其中一个实施例中,所述向所述待测芯片输入第二电流之前,还包括:
获取预先调试得到的多个待选电流以及所述待选电流对应的目标持续时间;
基于所述目标持续时间,从所述待选电流中确定第二电流。
在其中一个实施例中,所述方法还包括:
在室温下,向参考芯片输入第一电流,并测量所述参考芯片的第三输出电压;
确定所述参考芯片的目标电压差;
获取多个待选电流,并向室温下所述参考芯片分别输入所述待选电流;
测量输入所述待选电流的所述参考芯片的第四输出电压;
计算所述第四输出电压和所述第三输出电压的第二差值;
当所述第二差值与所述目标电压差相等时,关联记录所述待选电流以及所述待选电流的目标持续时间。
在其中一个实施例中,所述确定所述参考芯片的目标电压差,包括:
获取所述参考芯片对应的温度系数;
基于所述温度系数和目标温度确定所述参考芯片的目标电压差。
在其中一个实施例中,所述基于所述第一差值得到所述待测芯片的测试结果,包括:
确定所述第二电流对应的目标电压差;
当所述第一电压差与所述目标电压差的差值满足差值阈值时,则所述待测芯片测试成功;
当所述第一电压差与所述目标电压差的差值不满足差值阈值时,则所述待测芯片测试失败。
第二方面,本申请还提供一种芯片测试系统,所述系统包括:
电流模块,用于输出电流至待测芯片;
电压测量模块,用于测量所述待测芯片的输出电压;
控制模块,分别与所述电流模块和所述电压测量模块相连接,用于执行上述的芯片测试方法。
在其中一个实施例中,所述系统包括多个测试通道;每个所述测试通道均包括所述电流模块以及电压测量模块相连接,且所述待测芯片放置于所述测试通道。
第三方面,本申请还提供一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现上述的任意一个实施例中的方法的步骤。
第四方面,本申请还提供一种计算机程序产品,包括计算机程序,该计算机程序被处理器执行时实现上述的任意一个实施例中的方法的步骤。
上述芯片测试方法、系统、存储介质和计算机程序产品,在进行芯片测试时,利用小电流,即第一电流在室温下以及加热后输入待测芯片测得的第二输出电压,利用大电流,即第二电流对芯片进行加热,不需要引入额外的耗材以及辅助能源,降低成本,且不需要额外的操作,从而也提高了加热的效率,进而提高了测试效率。
附图说明
为了更清楚地说明本申请实施例或相关技术中的技术方案,下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为一个实施例中芯片测试系统的示意图;
图2为一个实施例中芯片测试方法的流程示意图;
图3为一个实施例中芯片测试方法的时序图;
图4为一个实施例中芯片测试装置的结构框图;
图5为一个实施例中控制模块的内部结构图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
本申请实施例提供的芯片测试方法,可以应用于如图1所示的芯片测试系统中。其中,该芯片测试系统包括:电流模块、电压测量模块以及控制模块,其中,该电流模块用于输出电流至待测芯片;电压测量模块用于测量待测芯片的输出电压;控制模块用于控制电流模块以及电压测量模块。具体地,控制模块控制电流模块在室温下,向待测芯片输入第一电流,并控制电压测量模块测量待测芯片的第一输出电压,然后控制电流模块向待测芯片输入第二电流进行加热,其中,第二电流大于第一电流,后续再控制电流模块向待测芯片输入第一电流,并控制电压测量模块测量待测芯片的第二输出电压,控制模块计算第一输出电压和第二输出电压的第一差值;并基于第一差值得到待测芯片的测试结果。这样在进行芯片测试时,利用小电流,即第一电流在室温下以及加热后输入待测芯片测得的第二输出电压,利用大电流,即第二电流对芯片进行加热,不需要引入额外的耗材以及辅助能源,降低成本,且不需要额外的操作,从而也提高了加热的效率,进而提高了测试效率。
在其中一个可选的实施例中,为了进一步提高效率,该芯片测试系统包括多个测试通道,每个通道可以对一个芯片进行测试,且每个通道可以包括一电流模块和一电压测量模块,该些电流模块和电压测量模块均与控制模块连接,其可以采用分时复用的方式接收控制模块的控制,在此不做具体的限定。
在一个示例性的实施例中,如图2所示,提供了一种芯片测试方法,以该方法应用于图1中的控制模块为例进行说明,包括以下步骤202至步骤210。其中:
S202:在室温下,向待测芯片输入第一电流,并测量待测芯片的第一输出电压。
其中第一电流是用于待测芯片的温度测量的,其中该第一电流一般选用小电流,例如若干毫安,在其他的实施例中,该第一电流也可以为其他的值,该第一电流的值需要满足以下条件:首先不会损失芯片,其次能够识别温度升高所带来的输出电压的差异,一般通过经验选取。
第一输出电压是待测芯片的输出电压,该第一输出电压随着待测芯片的温度的变化而变化,第一输出电压和温度的关系满足待测芯片的K曲线。
为了方便说明以MOS管为例,其中输入电流为Im,VSD为第一输出电压。
S204:向待测芯片输入第二电流进行加热,其中,第二电流大于第一电流。
其中,第二电流是用于对待测芯片进行加热的大电流,该第二电流大于第一电流,且小于或等于该待测芯片的额定电流,以避免损坏待测芯片,其中该第二电流一般为若干安培,在其他的实施例中,该第二电流也可以取其他的值,但是该第二电流不能损坏待测芯片,这样可以利用待测芯片功率对待测芯片进行低压大电流快速加热,无需引入额外耗材以及辅助能源,加热速度快。
S206:向待测芯片输入第一电流,并测量待测芯片的第二输出电压。
其中,第一电流在上文中已经介绍,再次测量待测芯片的输出电压时,需要保证测试条件一致,因此输入电流均为第一电流,然后测量待测芯片的第二输出电压。其中,再次向待测芯片输入第一电流可以是在静态测试后,该静态测试不做具体的限定。
其中为了方便结合图3所示,图3为一个实施例中芯片测试方法的时序图,在该实施例中,先向待测芯片输入第一电流,测量得到第一输出电压,然后输入第二电流对待测芯片进行加热,后续再输入第二电流,测量第二输出电压,整个过程是串行的静态测试,这样采用待测芯片低压大电流功率加热法以及小电流测温法并串行静态测试,可实现器件的快速加热并精准监芯片的温度,从而达到了加热速度快,无需引入额外耗材以及辅助能源,在提高UPH的同时,减少了耗材以及人员维护成本,而且小电流测温法也保证了芯片温度的准确度。
S208:计算第一输出电压和第二输出电压的第一差值。
S210:基于第一差值得到待测芯片的测试结果。
其中第一输出电压和第二输出电压的第一差值需要满足K曲线,从而在得到第一差值后,可以结合待测芯片的温度系数进行精准控温,以确定待测芯片的测试结果,即待测芯片是否为异常产品。
上述芯片测试方法,在进行芯片测试时,利用小电流,即第一电流在室温下以及加热后输入待测芯片测得的第二输出电压,利用大电流,即第二电流对芯片进行加热,不需要引入额外的耗材以及辅助能源,降低成本,且不需要额外的操作,从而也提高了加热的效率,进而提高了测试效率。
在其中一个实施例中,方法还包括:控制第二电流的持续时间为目标持续时间。
其中目标持续时间是第二电流,也即大电流的加热时间,需要对待测新品持续进行加热才能够实现待测芯片的升温,在其中一个可选的实施例中,该目标持续时间可以为A毫秒,这样一个待测芯片的加热时间仅为Ams。
在其中一个可选的实施例中,可以给出多个目标持续时间以供选择,从而用户可以基于测试时间以及测试效果等选择满足要求的第二电流,以保证测试的准确度以及提高测试的效率。
在其中一个可选的实施例中,向待测芯片输入第二电流之前,还包括:获取预先调试得到的多个待选电流以及待选电流对应的目标持续时间;基于目标持续时间,从待选电流中确定第二电流。
其中待选电流是第二电流的选择范围,每个待选电流都对应有目标持续时间,该待选电流和目标持续时间可以关联存储,以便于用户基于需要选择对应的待选电流和目标持续时间,从而可以保证测试准确性的前提下,尽可能地提高测试效率。待选电流和目标持续时间可以是预先对该种类型的待测芯片进行调试时所生成,并存储的。
具体地,控制模块可以输出该多个待选电流以及目标持续时间,用户基于需要选择对应的目标持续时间,从而控制模块基于用户的选择确定第二电流以及目标持续时间,这样后续在通过第二电流对待测芯片进行加热时,可以直接基于所选择的第二电流进行加热,并控制第二电流的持续时间为目标持续时间,在达到目标持续时间后,则不再向待测芯片输出第二电流。
在其中一个可选的实施例中,该方法还包括:在室温下,向参考芯片输入第一电流,并测量参考芯片的第三输出电压;确定参考芯片的目标电压差;获取多个待选电流,并向室温下参考芯片分别输入待选电流;测量输入待选电流的参考芯片的第四输出电压;计算第四输出电压和第三输出电压的第二差值;当第二差值与目标电压差相等时,关联记录待选电流以及待选电流的目标持续时间。
其中,为了确定待选电流以及待选电流对应的目标持续时间,可以预先对同类型的待测芯片进行调试,例如先在室温下向参考芯片输入第一电流,并测量参考芯片的第三输出电压,然后确定目标电压差,其中该目标电压差可以基于K曲线,也即温度系数得到,在其中一个可选的实施例中,确定参考芯片的目标电压差,包括:获取参考芯片对应的温度系数;基于温度系数和目标温度确定参考芯片的目标电压差。在其中一个可选的实施例中,获取参考芯片对应的温度系数,包括:确定参考芯片的类型;基于类型查询温度系数表得到参考芯片对应的温度系数。
具体可以结合下表所示,其为芯片的温度系数表:
通过查询该表可以确定参考芯片的温度系数,然后基于温度系数和目标温度确定参考芯片的目标电压差,目标温度是参考芯片需要达到的温度差,目标电压差是该温度差对应的目标电压差,从而将温度的测量转换为目标电压差的测量,可以方便测量。
这样可以预先确定多个待选电流,该多个待选电流均小于或等于额定电流,且待选电流均不相同。这样可以将多个待选电流输入到室温下的参考芯片,以分别对参考芯片进行加热,然后测量参考芯片的第四输出电压,并计算第四输出电压和第三输出电压的第二差值;当第二差值与目标电压差相等时,则记录待选电流的持续时间为目标持续时间,并将待选电流和该目标持续时间关联存储。可选地,还可以将待选电流、目标持续时间以及目标电压差关联存储,该目标电压差用于后续判断待测芯片的测试结果。
其中为了方便,可以同时对多个参考芯片使用不同的待选电流进行加热,以提高调试的效率。最后得到的是待选电流和目标持续时间的关联关系,后续可以基于目标持续时间来选择待选电流,从而可以控制芯片的测试时间。
在其中一个可选的实施例中,基于第一差值得到待测芯片的测试结果,包括:确定第二电流对应的目标电压差;当第一电压差与目标电压差的差值满足差值阈值时,则待测芯片测试成功;当第一电压差与目标电压差的差值不满足差值阈值时,则待测芯片测试失败。
其中,在调试时,确定了目标温度差,从而确定了目标电压差,也即在通过第二电流加热了目标持续时间后,芯片应该升高的温度是一定的,从而第一输出电压和第二输出电压的差值也是一定的,为此将第一输出电压和第二输出电压的第一差值与该目标电压差进行比较,若是两者的差值在差值阈值内,则说明待测芯片测试成功,否则待测芯片测试失败。
上述实施例中,通过低压大电流测试法,可快速加热器件,加热时间根据功率大小可调整,较加热块以及热空腔加热时间大大减少,实现毫秒级别的温度加热小电流电压测试可精准控制温度,避免由于器件本身散热或外部加热时间不够等因素造成温度不准。实现了较少的成本的高温测试,节约了机台的辅助能源成本以及人员维护成本。
应该理解的是,虽然如上的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,如上的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段,这些步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
基于同样的发明构思,本申请实施例还提供了一种用于实现上述所涉及的芯片测试方法的芯片测试装置。该装置所提供的解决问题的实现方案与上述方法中所记载的实现方案相似,故下面所提供的一个或多个芯片测试装置实施例中的具体限定可以参见上文中对于芯片测试方法的限定,在此不再赘述。
在一个示例性的实施例中,如图4所示,提供了一种芯片测试装置,包括:第一测温模块401、加热模块402、第二测温模块403、差值计算模块404和测试结果确定模块405,其中:
第一测温模块401,用于在室温下,向待测芯片输入第一电流,并测量待测芯片的第一输出电压;
加热模块402,用于向待测芯片输入第二电流进行加热,其中,第二电流大于第一电流;
第二测温模块403,用于向待测芯片输入第一电流,并测量待测芯片的第二输出电压;
差值计算模块404,用于计算第一输出电压和第二输出电压的第一差值;
测试结果确定模块405,用于基于第一差值得到待测芯片的测试结果。
在其中一个实施例中,上述芯片测试装置还包括:
持续时间控制模块,用于控制第二电流的持续时间为目标持续时间。
在其中一个实施例中,上述芯片测试装置还包括:
第二电流确定模块,用于获取预先调试得到的多个待选电流以及待选电流对应的目标持续时间;基于目标持续时间,从待选电流中确定第二电流。
在其中一个实施例中,上述芯片测试装置还包括:
调试模块,用于在室温下,向参考芯片输入第一电流,并测量参考芯片的第三输出电压;确定参考芯片的目标电压差;获取多个待选电流,并向室温下参考芯片分别输入待选电流;测量输入待选电流的参考芯片的第四输出电压;计算第四输出电压和第三输出电压的第二差值;当第二差值与目标电压差相等时,关联记录待选电流以及待选电流的目标持续时间。
在其中一个实施例中,上述调试模块还用于获取参考芯片对应的温度系数;基于温度系数和目标温度确定参考芯片的目标电压差。
在其中一个实施例中,上述测试结果确定模块405还用于确定第二电流对应的目标电压差;当第一电压差与目标电压差的差值满足差值阈值时,则待测芯片测试成功;当第一电压差与目标电压差的差值不满足差值阈值时,则待测芯片测试失败。
上述芯片测试装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中,也可以以软件形式存储于计算机设备中的存储器中,以便于处理器调用执行以上各个模块对应的操作。
在一个示例性的实施例中,提供了一种控制模块,该控制模块内部结构图可以如图5所示。该控制模块包括处理器、存储器、输入/输出接口、通信接口、显示单元和输入装置。其中,处理器、存储器和输入/输出接口通过系统总线连接,通信接口、显示单元和输入装置通过输入/输出接口连接到系统总线。其中,该控制模块的处理器用于提供计算和控制能力。该控制模块的存储器包括非易失性存储介质和内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该控制模块的输入/输出接口用于处理器与外部设备之间交换信息。该控制模块的通信接口用于与外部的终端进行有线或无线方式的通信,无线方式可通过WIFI、移动蜂窝网络、NFC(近场通信)或其他技术实现。该计算机程序被处理器执行时以实现一种芯片测试方法。该控制模块的显示单元用于形成视觉可见的画面,可以是显示屏、投影装置或虚拟现实成像装置。显示屏可以是液晶显示屏或者电子墨水显示屏,该控制模块的输入装置可以是显示屏上覆盖的触摸层,也可以是计算机设备外壳上设置的按键、轨迹球或触控板,还可以是外接的键盘、触控板或鼠标等。
本领域技术人员可以理解,图5中示出的结构,仅仅是与本申请方案相关的部分结构的框图,并不构成对本申请方案所应用于其上的计算机设备的限定,具体的计算机设备可以包括比图中所示更多或更少的部件,或者组合某些部件,或者具有不同的部件布置。
在一个示例性的实施例中,提供了一种控制模块,包括存储器和处理器,存储器中存储有计算机程序,该处理器执行计算机程序时实现以下步骤:在室温下,向待测芯片输入第一电流,并测量待测芯片的第一输出电压;向待测芯片输入第二电流进行加热,其中,第二电流大于第一电流;向待测芯片输入第一电流,并测量待测芯片的第二输出电压;计算第一输出电压和第二输出电压的第一差值;基于第一差值得到待测芯片的测试结果。
在一个实施例中,处理器执行计算机程序时还实现以下步骤:控制第二电流的持续时间为目标持续时间。
在一个实施例中,处理器执行计算机程序时所实现的向待测芯片输入第二电流之前,还包括:获取预先调试得到的多个待选电流以及待选电流对应的目标持续时间;基于目标持续时间,从待选电流中确定第二电流。
在一个实施例中,处理器执行计算机程序时还实现以下步骤:在室温下,向参考芯片输入第一电流,并测量参考芯片的第三输出电压;确定参考芯片的目标电压差;获取多个待选电流,并向室温下参考芯片分别输入待选电流;测量输入待选电流的参考芯片的第四输出电压;计算第四输出电压和第三输出电压的第二差值;当第二差值与目标电压差相等时,关联记录待选电流以及待选电流的目标持续时间。
在一个实施例中,处理器执行计算机程序时所实现的确定参考芯片的目标电压差,包括:获取参考芯片对应的温度系数;基于温度系数和目标温度确定参考芯片的目标电压差。
在一个实施例中,处理器执行计算机程序时所实现的基于第一差值得到待测芯片的测试结果,包括:确定第二电流对应的目标电压差;当第一电压差与目标电压差的差值满足差值阈值时,则待测芯片测试成功;当第一电压差与目标电压差的差值不满足差值阈值时,则待测芯片测试失败。
在一个实施例中,提供了一种计算机可读存储介质,其上存储有计算机程序,计算机程序被处理器执行时实现以下步骤:在室温下,向待测芯片输入第一电流,并测量待测芯片的第一输出电压;向待测芯片输入第二电流进行加热,其中,第二电流大于第一电流;向待测芯片输入第一电流,并测量待测芯片的第二输出电压;计算第一输出电压和第二输出电压的第一差值;基于第一差值得到待测芯片的测试结果。
在一个实施例中,计算机程序被处理器执行时还实现以下步骤:控制第二电流的持续时间为目标持续时间。
在一个实施例中,计算机程序被处理器执行时所实现的向待测芯片输入第二电流之前,还包括:获取预先调试得到的多个待选电流以及待选电流对应的目标持续时间;基于目标持续时间,从待选电流中确定第二电流。
在一个实施例中,计算机程序被处理器执行时还实现以下步骤:在室温下,向参考芯片输入第一电流,并测量参考芯片的第三输出电压;确定参考芯片的目标电压差;获取多个待选电流,并向室温下参考芯片分别输入待选电流;测量输入待选电流的参考芯片的第四输出电压;计算第四输出电压和第三输出电压的第二差值;当第二差值与目标电压差相等时,关联记录待选电流以及待选电流的目标持续时间。
在一个实施例中,计算机程序被处理器执行时所实现的确定参考芯片的目标电压差,包括:获取参考芯片对应的温度系数;基于温度系数和目标温度确定参考芯片的目标电压差。
在一个实施例中,计算机程序被处理器执行时所实现的基于第一差值得到待测芯片的测试结果,包括:确定第二电流对应的目标电压差;当第一电压差与目标电压差的差值满足差值阈值时,则待测芯片测试成功;当第一电压差与目标电压差的差值不满足差值阈值时,则待测芯片测试失败。
在一个实施例中,提供了一种计算机程序产品,包括计算机程序,该计算机程序被处理器执行时实现以下步骤:在室温下,向待测芯片输入第一电流,并测量待测芯片的第一输出电压;向待测芯片输入第二电流进行加热,其中,第二电流大于第一电流;向待测芯片输入第一电流,并测量待测芯片的第二输出电压;计算第一输出电压和第二输出电压的第一差值;基于第一差值得到待测芯片的测试结果。
在一个实施例中,计算机程序被处理器执行时还实现以下步骤:控制第二电流的持续时间为目标持续时间。
在一个实施例中,计算机程序被处理器执行时所实现的向待测芯片输入第二电流之前,还包括:获取预先调试得到的多个待选电流以及待选电流对应的目标持续时间;基于目标持续时间,从待选电流中确定第二电流。
在一个实施例中,计算机程序被处理器执行时还实现以下步骤:在室温下,向参考芯片输入第一电流,并测量参考芯片的第三输出电压;确定参考芯片的目标电压差;获取多个待选电流,并向室温下参考芯片分别输入待选电流;测量输入待选电流的参考芯片的第四输出电压;计算第四输出电压和第三输出电压的第二差值;当第二差值与目标电压差相等时,关联记录待选电流以及待选电流的目标持续时间。
在一个实施例中,计算机程序被处理器执行时所实现的确定参考芯片的目标电压差,包括:获取参考芯片对应的温度系数;基于温度系数和目标温度确定参考芯片的目标电压差。
在一个实施例中,计算机程序被处理器执行时所实现的基于第一差值得到待测芯片的测试结果,包括:确定第二电流对应的目标电压差;当第一电压差与目标电压差的差值满足差值阈值时,则待测芯片测试成功;当第一电压差与目标电压差的差值不满足差值阈值时,则待测芯片测试失败。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的计算机程序可存储于一非易失性计算机可读取存储介质中,该计算机程序在执行时,可包括如上述各方法的实施例的流程。其中,本申请所提供的各实施例中所使用的对存储器、数据库或其它介质的任何引用,均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(Read-OnlyMemory,ROM)、磁带、软盘、闪存、光存储器、高密度嵌入式非易失性存储器、阻变存储器(ReRAM)、磁变存储器(Magnetoresistive Random Access Memory,MRAM)、铁电存储器(Ferroelectric Random Access Memory,FRAM)、相变存储器(Phase Change Memory,PCM)、石墨烯存储器等。易失性存储器可包括随机存取存储器(Random Access Memory,RAM)或外部高速缓冲存储器等。作为说明而非局限,RAM可以是多种形式,比如静态随机存取存储器(Static Random Access Memory,SRAM)或动态随机存取存储器(Dynamic RandomAccess Memory,DRAM)等。本申请所提供的各实施例中所涉及的数据库可包括关系型数据库和非关系型数据库中至少一种。非关系型数据库可包括基于区块链的分布式数据库等,不限于此。本申请所提供的各实施例中所涉及的处理器可为通用处理器、中央处理器、图形处理器、数字信号处理器、可编程逻辑器、基于量子计算的数据处理逻辑器等,不限于此。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请的保护范围应以所附权利要求为准。
Claims (10)
1.一种芯片测试方法,其特征在于,所述方法包括:
在室温下,向待测芯片输入第一电流,并测量所述待测芯片的第一输出电压;
向所述待测芯片输入第二电流进行加热,其中,所述第二电流大于所述第一电流;
向所述待测芯片输入所述第一电流,并测量所述待测芯片的第二输出电压;
计算所述第一输出电压和所述第二输出电压的第一差值;
基于所述第一差值得到所述待测芯片的测试结果。
2.根据权利要求1所述的方法,其特征在于,所述方法还包括:
控制所述第二电流的持续时间为目标持续时间。
3.根据权利要求2所述的方法,其特征在于,所述向所述待测芯片输入第二电流之前,还包括:
获取预先调试得到的多个待选电流以及所述待选电流对应的目标持续时间;
基于所述目标持续时间,从所述待选电流中确定第二电流。
4.根据权利要求3所述的方法,其特征在于,所述方法还包括:
在室温下,向参考芯片输入第一电流,并测量所述参考芯片的第三输出电压;
确定所述参考芯片的目标电压差;
获取多个待选电流,并向室温下所述参考芯片分别输入所述待选电流;
测量输入所述待选电流的所述参考芯片的第四输出电压;
计算所述第四输出电压和所述第三输出电压的第二差值;
当所述第二差值与所述目标电压差相等时,关联记录所述待选电流以及所述待选电流的目标持续时间。
5.根据权利要求4所述的方法,其特征在于,所述确定所述参考芯片的目标电压差,包括:
获取所述参考芯片对应的温度系数;
基于所述温度系数和目标温度确定所述参考芯片的目标电压差。
6.根据权利要求4所述的方法,其特征在于,所述基于所述第一差值得到所述待测芯片的测试结果,包括:
确定所述第二电流对应的目标电压差;
当所述第一电压差与所述目标电压差的差值满足差值阈值时,则所述待测芯片测试成功;
当所述第一电压差与所述目标电压差的差值不满足差值阈值时,则所述待测芯片测试失败。
7.一种芯片测试系统,其特征在于,所述系统包括:
电流模块,用于输出电流至待测芯片;
电压测量模块,用于测量所述待测芯片的输出电压;
控制模块,分别与所述电流模块和所述电压测量模块相连接,用于执行权利要求1至6任意一项所述的芯片测试方法。
8.根据权利要求7所述的系统,其特征在于,所述系统包括多个测试通道;每个所述测试通道均包括所述电流模块以及电压测量模块相连接,且所述待测芯片放置于所述测试通道。
9.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1至6中任一项所述的方法的步骤。
10.一种计算机程序产品,包括计算机程序,其特征在于,该计算机程序被处理器执行时实现权利要求1至6中任一项所述的方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311699188.9A CN117741397A (zh) | 2023-12-12 | 2023-12-12 | 芯片测试方法、系统、存储介质和计算机程序产品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311699188.9A CN117741397A (zh) | 2023-12-12 | 2023-12-12 | 芯片测试方法、系统、存储介质和计算机程序产品 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117741397A true CN117741397A (zh) | 2024-03-22 |
Family
ID=90258535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311699188.9A Pending CN117741397A (zh) | 2023-12-12 | 2023-12-12 | 芯片测试方法、系统、存储介质和计算机程序产品 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117741397A (zh) |
-
2023
- 2023-12-12 CN CN202311699188.9A patent/CN117741397A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110794706B (zh) | 开关柜的测温方法、装置、计算机设备和存储介质 | |
CN104251872B (zh) | 热阻测量方法及热阻测量装置 | |
CN106909183A (zh) | 一种温度控制方法及移动终端 | |
CN114357812B (zh) | 产品可靠性试验方法、装置、计算机设备和存储介质 | |
US20220334170A1 (en) | Method and system for characterizing igbt module aging based on miner theory | |
CN107402081B (zh) | 移动终端、电池温度的确定方法及装置 | |
CN115015723A (zh) | GaN功率器件的状态监测方法、装置、计算机设备和介质 | |
CN117741397A (zh) | 芯片测试方法、系统、存储介质和计算机程序产品 | |
TW201137369A (en) | Method and program for generating test pattern for semiconductor integrated circuit, and computer-readable storage medium | |
CN112834911B (zh) | 一种电迁移测试方法、装置、设备及存储介质 | |
CN116643139B (zh) | 基于电流加热器件的偏置实验方法、装置、设备和介质 | |
Maggioni et al. | Fast transient convolution-based thermal modeling methodology for including the package thermal impact in 3D ICs | |
CN109975349B (zh) | 一种测量半导体热阻的方法 | |
CN112926259A (zh) | 一种基于rbf神经网络模型预测半导体器件结温的方法 | |
CN116990654A (zh) | 结温测量方法、装置、计算机设备和存储介质 | |
CN112303811A (zh) | 空调运行数据的处理方法、装置、系统、空调和存储介质 | |
CN105004752B (zh) | 多管芯器件热阻测试方法 | |
CN103499782A (zh) | 垂直双扩散金属氧化物半导体场效应晶体管的测试方法 | |
CN109800492B (zh) | 变压器绕组的材料检测方法、装置和计算机设备 | |
Cioban et al. | FEM model calibration for simulation aided thermal design | |
CN113887025A (zh) | 用于分析芯片老化的模拟仿真方法、装置及系统 | |
CN112234276B (zh) | 电芯热失控仿真电路及方法 | |
CN117607646A (zh) | 半导体制冷器异常评估方法、系统、计算机设备 | |
CN117593998A (zh) | 亮度补偿曲线构建方法和亮度补偿曲线构建系统 | |
CN116991646A (zh) | 磁存储器寿命预测方法、装置、电子设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |