CN117735477A - 一种mems芯片封装结构及制作方法 - Google Patents
一种mems芯片封装结构及制作方法 Download PDFInfo
- Publication number
- CN117735477A CN117735477A CN202311786248.0A CN202311786248A CN117735477A CN 117735477 A CN117735477 A CN 117735477A CN 202311786248 A CN202311786248 A CN 202311786248A CN 117735477 A CN117735477 A CN 117735477A
- Authority
- CN
- China
- Prior art keywords
- metal body
- dam
- dam structure
- groove
- mems chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 176
- 239000002184 metal Substances 0.000 claims abstract description 176
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 229910001092 metal group alloy Inorganic materials 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 30
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 239000007791 liquid phase Substances 0.000 abstract description 41
- RZJQYRCNDBMIAG-UHFFFAOYSA-N [Cu].[Cu].[Cu].[Cu].[Cu].[Cu].[Cu].[Cu].[Cu].[Cu].[Cu].[Cu].[Cu].[Cu].[Cu].[Cu].[Cu].[Cu].[Zn].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Sn].[Sn].[Sn].[Sn].[Sn].[Sn].[Sn].[Sn].[Sn].[Sn].[Sn].[Sn].[Sn].[Sn].[Sn].[Sn].[Sn].[Sn] Chemical class [Cu].[Cu].[Cu].[Cu].[Cu].[Cu].[Cu].[Cu].[Cu].[Cu].[Cu].[Cu].[Cu].[Cu].[Cu].[Cu].[Cu].[Cu].[Zn].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Ag].[Sn].[Sn].[Sn].[Sn].[Sn].[Sn].[Sn].[Sn].[Sn].[Sn].[Sn].[Sn].[Sn].[Sn].[Sn].[Sn].[Sn].[Sn] RZJQYRCNDBMIAG-UHFFFAOYSA-N 0.000 abstract description 36
- 230000005496 eutectics Effects 0.000 abstract description 19
- 235000012431 wafers Nutrition 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 5
- 244000126211 Hericium coralloides Species 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000000979 retarding effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000009461 vacuum packaging Methods 0.000 description 1
Landscapes
- Micromachines (AREA)
Abstract
本发明提供了一种MEMS芯片封装结构及制作方法,芯片封装结构包括:相对设置的器件层和衬底层;器件层的第一表面上设置有第一金属体;衬底层的第二表面上设置有第二金属体,在衬底层的厚度方向上第一金属体和第二金属体投影交叠;器件层和衬底层通过第一金属体和第二金属体键合;在第一表面上于第一金属体的四周分别设置至少一个第一挡坝结构,和/或,在第二表面上于第二金属体的四周分别设置至少一个第二挡坝结构,在第一表面和/或第二表面上设置至少一个凹槽,第一挡坝结构和/或第二挡坝结构与同一表面上的凹槽相配合防止键合产生的金属合金外溢。本发明改善了金属共晶键合时外溢的液相合金的溢流路径,避免外溢至芯片功能区。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种MEMS芯片封装结构及制作方法。
背景技术
随着超大规模集成电路的发展趋势,集成电路特征尺寸持续减小,人们对集成电路的封装技术的要求相应也不断提高。在传感器类MEMS封装结构的市场上,微机电系统(微机电系统,Microelectro mechanical Systems)芯片在诸如智能手机、健身手环、打印机、汽车、无人机以及VR/AR头戴式设备等产品领域得到了广泛的应用。常用的MEMS芯片有压力传感器、加速度计、陀螺仪、MEMS麦克风、光传感器、催化传感器等等。MEMS芯片与其他芯片通常是利用系统级封装(systeminpackage,SIP)进行集成以形成微机电装置。具体而言,通常是在一个晶圆上制作MEMS芯片,而在另一个晶圆上制作控制电路,然后进行集成。
金属共晶键合,是近年来被广泛应用于加速度计、陀螺仪以及压力计等传感器的晶圆级真空封装技术,并已成为MEMS器件开发和实用化的一种关键技术。金属共晶键合采用金属层作为中间键合介质层,通过加热熔融使两种金属紧密的结合在一起,进而实现键合。
但是由于进行金属共晶键合的两种金属相互接触后,键合界面经过相互扩散形成具有共晶成分的液相合金,两种金属是以液相共融的方式结合在一起,因此这种封装过程存在一定的缺陷,即在加压、加温过程中,共晶成分的液相合金会存在外溢现象。外溢的液相合金会进入到芯片功能区,从而导致器件结构失效,使得整个MEMS器件的制作失败,因此需要进行改进。
发明内容
本发明旨在至少解决现有技术中金属共晶键合过程中易产生液相合金外溢至芯片功能区的问题,提供一种MEMS芯片封装结构及制作方法。
本发明的目的采用以下技术方案实现:
根据本发明的一方面,提供一种MEMS芯片封装结构,包括相对设置的器件层和衬底层;
所述器件层具有靠近所述衬底层一侧的第一表面,在所述第一表面上设置有第一金属体;
所述衬底层具有靠近所述器件层一侧的第二表面,在所述第二表面上设置有第二金属体,在所述衬底层的厚度方向上,所述第一金属体和所述第二金属体投影交叠;
所述器件层的所述第一表面和所述衬底层的所述第二表面通过所述第一金属体和所述第二金属体相键合;
其中,在所述第一表面上,于所述第一金属体的四周分别设置至少一个第一挡坝结构,和/或,在所述第二表面上,于所述第二金属体的四周分别设置至少一个第二挡坝结构;
在所述第一表面和/或所述第二表面上设置至少一个凹槽,所述第一挡坝结构和/或所述第二挡坝结构与同一表面上的所述至少一个凹槽相配合防止键合产生的金属合金外溢。
进一步地,于所述第一金属体的四周设置有至少两个第一挡坝结构,每相邻两个所述第一挡坝结构之间设置有所述凹槽;
于所述第二金属体的四周设置有至少一个第二挡坝结构;
所述第二挡坝结构与所述凹槽相对设置。
进一步地,于所述第一金属体的四周设置有至少两个第一挡坝结构,每相邻两个所述第一挡坝结构之间设置有所述凹槽;
于所述第二金属体的四周设置有至少二个第二挡坝结构,每相邻两个所述第二挡坝结构之间设置有所述凹槽;
所述第一挡坝结构和所述第二挡坝结构与所述凹槽相对设置。
进一步地,所述第一金属体和所述第二金属体的材料包括:铝、锗、金、铟。
进一步地,所述第一金属体和所述第二金属体的截面高度为0.3-1.5μm,所述第一挡坝结构和所述第二挡坝结构的截面高度为0.5-2.5μm,所述第一挡坝结构和所述第二挡坝结构的截面宽度为3-10μm,所述凹槽的截面宽度为5-15μm,所述凹槽的深度为0.2-10μm。
进一步地,所述凹槽围绕在所述第一金属体的外侧,所述第一挡坝结构围绕在所述凹槽的外侧。
进一步地,于所述第一金属体的边缘侧设置所述凹槽。
进一步地,所述凹槽与所述第一金属体的边缘侧之间具有第一距离。
进一步地,所述第一挡坝结构围绕在所述第一金属体的外侧,所述凹槽围绕在所述第一挡坝结构的外侧。
进一步地,于所述第一挡坝结构的边缘侧设置所述凹槽。
进一步地,所述凹槽与所述第一挡坝结构的边缘侧之间具有第二距离。
进一步地,所述凹槽围绕在所述第二金属体的外侧,所述第二挡坝结构围绕在所述凹槽的外侧。
进一步地,于所述第二金属体的边缘侧设置所述凹槽。
进一步地,所述凹槽与所述第二金属体的边缘侧之间具有第三距离。
进一步地,所述第二挡坝结构围绕在所述第二金属体的外侧,所述凹槽围绕在所述第二挡坝结构的外侧。
进一步地,于所述第二挡坝结构的边缘侧设置所述凹槽。
进一步地,所述凹槽与所述第二挡坝结构的边缘侧之间具有第四距离。
根据本发明的另一方面,还提供一种MEMS芯片封装结构的制作方法,所述方法包括:
提供具有第一金属体的器件层和具有第二金属体的衬底层,所述器件层具有靠近所述衬底层一侧的第一表面,所述衬底层具有靠近所述器件层一侧的第二表面;
在所述器件层具有第一金属体的一侧表面上,于所述第一金属体的四周分别形成至少一个第一挡坝结构,和/或,
在所述衬底层具有第二金属体的一侧表面上,于所述第二金属体的四周分别形成至少一个第二挡坝结构;
在所述第一表面和/或所述第二表面上设置至少一个凹槽,所述第一挡坝结构和/或所述第二挡坝结构与同一表面上的所述至少一个凹槽相配合防止键合产生的金属合金外溢;
将所述器件层和所述衬底层通过所述第一金属体和所述第二金属体相键合,在所述衬底层的厚度方向上,所述第一金属体和所述第二金属体投影交叠。
采用本发明提供的MEMS芯片封装结构及制作方法,为了改善金属共晶键合过程中易产生液相合金外溢至芯片功能区的问题,通过在衬底层的第一表面形成第一金属体和器件层的第二表面形成第二金属体,在相互键合的第一表面或第二表面上,于第一金属体和/或第二金属体的四周分别设置至少一个挡坝结构和至少一个凹槽结构,通过挡坝结构阻挡金属共晶键合时的液相合金外溢,通过凹槽结构对液相合金具有容纳作用,挡坝结构和凹槽结构相配合使用共同改善了金属共晶键合时外溢的液相合金的溢流路径,避免了液相合金外溢至芯片功能区的溢流问题,且不会影响到键合的效果,提高了MEMS器件生产制造的良率。
进一步地,在第一表面上形成至少二个第一挡坝结构,于相邻的第一挡坝结构之间刻蚀出凹槽,以及,在第二表面上形成至少一个第二挡坝结构,第一金属体与第二金属体相互键合时,第二挡坝结构与凹槽相对设置形成空间梳齿结构。该空间梳齿结构对外溢的液相合金具有多重阻挡作用,进一步改善了金属共晶键合时外溢的液相合金的溢流路径,进一步提高了MEMS器件生产制造的良率。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的实施方式。
图1是现有技术中键合区域外围的挡墙结构示意图;
图2是根据本发明实施例提供的MEMS芯片封装结构的结构示意图之一;
图3是根据本发明实施例提供的MEMS芯片封装结构的结构示意图之二;
图4是根据本发明实施例提供的MEMS芯片封装结构的结构示意图之三;
图5是根据本发明实施例提供的MEMS芯片封装结构的结构示意图之四;
图6是根据本发明实施例提供的MEMS芯片封装结构的结构示意图之五;
图7是根据本发明实施例提供的MEMS芯片封装结构的结构示意图之六;
图8是根据本发明实施例提供的MEMS芯片封装结构的结构示意图之七;
图9是根据本发明实施例提供的MEMS芯片封装结构的结构示意图之八;
图10是根据本发明实施例提供的MEMS芯片封装结构的结构示意图之九;
图11是根据本发明实施例提供的MEMS芯片封装结构的结构示意图之十;
图12是根据本发明实施例提供的MEMS芯片封装结构的制作方法的流程示意图;
图13A-图13H是根据本发明实施例提供的MEMS芯片封装结构的制作方法的制造工序示意图。
具体实施方式
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分,且未必是用于描述特定次序或时间顺序。要理解,在适当情况下,如此使用的这些术语可替换,例如可使得本文的本发明实施例能够以不同于本文的或所示的其他顺序来操作。类似的,如果本文的方法包括一系列步骤,且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序,且一些的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同,虽然在所有附图中都可轻易辨认出这些构件,但为了使附图的说明更为清楚,本说明书不会将所有相同构件的标号标于每一图中。
在涉及方法步骤时,本文图示的先后顺序代表了一种示例性的方案,但不表示对先后顺序的限定。
参照图1,申请人发现,MEMS器件加工制程中涉及的金属键合工艺,晶圆A的金属层B进行键合时,在形成金属合金过程中易产生液相合金溢流问题。现有工艺结构中制作的挡墙结构C,其限制合金发生起初阶段存在的液相合金的溢流路径如图中标①处所示,该溢流路径并不能很好地限制住液相合金溢流外溢至芯片功能区,溢出的液相合金还是能进入到芯片功能区,影响了产品的性能,降低了MEMS器件生产制造的良率。因此,对合金发生起初阶段存在的液相合金溢流外溢至芯片功能区的问题并不能彻底解决。因此,本发明提供一种MEMS芯片封装结构及制作方法,旨在改善液相合金的溢流路径,以彻底解决溢流问题。
为使本发明的目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
参照图2-3所示,本发明实施例提供一种MEMS芯片封装结构,包括:
相对设置的器件层100和衬底层200;
器件层100具有靠近衬底层200一侧的第一表面100A,在第一表面100A上设置有第一金属体102;
衬底层200具有靠近器件层100一侧的第二表面200A,在第二表面200A上设置有第二金属体202,在衬底层200的厚度方向上,第一金属体102和第二金属体202投影交叠;
器件层100的第一表面100A和衬底层200的第二表面200A通过第一金属体102和第二金属体202相键合;
其中,在第一表面100A上,于第一金属体102的四周分别设置至少一个第一挡坝结构300,和/或,在第二表面200A上,于第二金属体的四周分别设置至少一个第二挡坝结构400;
在第一表面100A和/或第二表面200A上设置至少一个凹槽301,第一挡坝结构300和/或第二挡坝结构400与同一表面上至少一个凹槽301相配合防止键合产生的金属合金外溢。
一种优选的示例,如图2所示,将器件层100作为承载基板,在第一表面100A上,于第一金属体102的外侧形成一个第一挡坝结构300,在第一表面100A上设置一个凹槽301,第一挡坝结构300与凹槽301相配合;
或者,如图3所示,将衬底层200作为承载基板,在第二表面200A上,于第二金属体202的外侧形成一个第二挡坝结构400,在第二表面200A上,设置一个凹槽301,第二挡坝结构400与凹槽301相配合。
需要注意的是,器件层100和衬底层200在键合的时候,无论将器件层100还是衬底层200作为承载基板,作为承载基板的键合面上至少设置有凹槽301和挡坝结构,凹槽301对外溢的液相合金具有容纳作用,挡坝结构阻挡金属共晶键合时的液相合金外溢,第一挡坝结构300和/或第二挡坝结构400和凹槽301相配合防止键合产生的金属合金外溢,共同改善了金属共晶键合时外溢的液相合金的溢流路径,避免了液相合金外溢至芯片功能区。
本实施例中,该器件层100和衬底层200可以是半导体制造领域中常用的晶圆,例如硅晶圆、绝缘体上的硅(Silicon-On-Insulator,SOI)晶圆、锗硅晶圆、锗晶圆或氮化镓(Gallium Nitride,GaN)晶圆等;并且,该晶圆可以是没有进行过半导体工艺处理的晶圆,也可以是已经进行过处理的晶圆,例如进行过离子注入、蚀刻和/或扩散等工艺处理过的晶圆,本实施例对此并不限制。
本实施例中,该器件层100可以是形成有电路图形的器件片,该电路图形例如可以是微机电器件,并且该衬底层200可以是封盖基板;但本实施例并不限于此,衬底层200可以是形成有电路图形的器件片,而该器件层100可以是封盖基板,或者,器件层100和衬底层200上都可以形成有电路图形。
一种优选的示例,如图4所示,凹槽301围绕在第一金属体102的外侧,第一挡坝结构300围绕在凹槽301的外侧。示例性地,于第一金属体102的边缘侧形成凹槽301。使其共晶键合时,在合金发生起初阶段,无需先外溢至器件层100表面,而是直接将外溢的液相合金因重力落入至凹槽301中,以起到对外溢的液相合金容纳的作用。而第一挡坝结构300对外溢的液相合金起到阻挡作用,阻挡液相合金外溢至芯片功能区。
一种优选的示例,如图5所示,凹槽301与第一金属体102的边缘侧之间具有第一距离d1。通过在第一表面100A增加第一距离d1,也是延长了液相合金外溢的流出路径,延缓了液相合金的溢出速度,将外溢的液相合金通过第一距离d1后只有部分的液相合金落入至凹槽301中。
一种优选的示例,第一挡坝结构300围绕在第一金属体102或第二金属体202的外侧,凹槽301围绕在第一挡坝结构300的外侧。示例性的,如图2所示,于第一挡坝结构300的边缘侧形成凹槽301。在第一挡坝结构300的外侧设置凹槽301,对第一挡坝结构300没有阻拦限制住的液相合金,进一步具有容纳的作用。
一种优选的示例,如图6所示,凹槽301与第一挡坝结构300的边缘侧之间具有第二距离d2。同理,在第一表面100A增加第二距离d2,同样具有延长液相合金外溢的流出路径和延缓液相合金的溢出速度的作用。
一种优选的示例,如图7所示,凹槽301围绕在第二金属体202的外侧,第二挡坝结构400围绕在凹槽301的外侧。示例性地,于第二金属体202的边缘侧设置凹槽301。
一种优选的示例,如图8所示,凹槽301与第二金属体202的边缘侧之间具有第三距离d3。
进一步地,第二挡坝结构400围绕在第二金属体202的外侧,凹槽301围绕在第二挡坝结构400的外侧。示例性地,如图3所示,于第二挡坝结构400的边缘侧设置凹槽301。
一种优选的示例,如图9所示,凹槽301与第二挡坝结构400的边缘侧之间具有第四距离d4。
需要说明的是,衬底层200的第二表面200A的第二金属体202外围设置的第二挡坝结构400与凹槽301,其位置关系以及相互之间增加的距离,所产生的功能效果参考器件层100,此处不再详细赘述。
一种优选的示例,于第一金属体102的四周设置有至少两个第一挡坝结构300,每相邻两个第一挡坝结构300之间设置有凹槽301;
于第二金属体202的四周设置有至少一个第二挡坝结构400;
第二挡坝结构400与凹槽301相对设置。
如图10所示,在第一表面100A上,于第一金属体102的四周形成两个第一挡坝结构300,相邻两个第一挡坝结构300之间形成有凹槽301;在第二表面200A上,于第二金属体202的四周形成一个第二挡坝结构400。当第一金属体102与第二金属体202相互键合时,第二挡坝结构400与凹槽301相对设置,以形成空间梳齿结构。该空间梳齿结构对外溢的液相合金具有多重阻挡作用,进一步改善了金属共晶键合时外溢的液相合金的溢流路径,进一步提高了MEMS器件生产制造的良率。
需要注意的是,参照图2~图10,其示出的是最终键合后的效果示意图,衬底层200和器件层100完成键合后,其第一挡坝结构300和/或第二挡坝结构400的截面高度与第一金属体102和第二金属体202的总截面高度相当,使得第一挡坝结构300贴合于衬底层200的第二表面200A或第二挡坝结构400贴合于器件层100的第一表面100A。实际在键合过程中第一挡坝结构300与衬底层200的第二表面200A之间或第二挡坝结构400与器件层100的第一表面100A之间存在缝隙,外溢的液相合金会从缝隙溢出流至外侧的凹槽301中,以对外溢的液相合金具有容纳作用。
一种优选的示例,于第一金属体102的四周设置有至少两个第一挡坝结构300,每相邻两个第一挡坝结构300之间设置有凹槽301;
于第二金属体202的四周设置有至少二个第二挡坝结构400,每相邻两个第二挡坝结构400之间设置有凹槽301;
第一挡坝结构300和第二挡坝结构400与凹槽301相对设置。
如图11所示,为了方便器件层100和衬底层200都能作为承载基板,在第一表面100A上和第二表面200A上都刻蚀有挡坝结构和凹槽301,即,在第一表面100A上,于第一金属体102的四周形成两个第一挡坝结构300,相邻两个第一挡坝结构300之间形成有凹槽301;在第二表面200A上,于第二金属体202的四周形成两个第二挡坝结构400,相邻两个第二挡坝结构400之间形成有凹槽301,当第一金属体102与第二金属体202相互键合时,第二挡坝结构400与凹槽301相对设置,第一挡坝结构300与凹槽301相对设置,以形成空间梳齿结构。
一种优选的示例,凹槽301的截面宽度大于第二挡坝结构400的截面宽度,以及凹槽301的截面宽度大于第一挡坝结构300的截面宽度。
可选地,凹槽301的截面宽度为5-15μm,深度为0.2-10μm。其中,凹槽301的截面宽度比第二挡坝结构400的截面宽度要宽,或者凹槽301的截面宽度比第一挡坝结构300的截面宽度要宽,以确保共晶键合时形成空间梳齿结构。
其中,凹槽301的侧壁可以是垂直设置也可以相对于垂直方向倾斜预设角度设置。
一种优选的示例,第一挡坝结构300的截面高度大于第一金属体102的截面高度,以及,第二挡坝结构400的截面高度大于第二金属体202的截面高度。
示例性地,第一挡坝结构300和第二挡坝结构400的截面高度范围为0.5-2.5μm,截面宽度范围为3-10μm。
一种优选的示例,第一金属体102和第二金属体202的材料包括:铝、锗、金、铟;
第一挡坝结构300和第二挡坝结构400的材料包括:氧化硅、氮化硅以及氮氧化硅中的至少一种。
根据本发明的另一方面,参照图12所示,本发明实施例提供一种MEMS芯片封装结构的制作方法,包括:
步骤S11:提供具有第一金属体的器件层和具有第二金属体的衬底层,所述器件层具有靠近所述衬底层一侧的第一表面,所述衬底层具有靠近所述器件层一侧的第二表面;
步骤S12:在器件层具有第一金属体的一侧表面上,于第一金属体的四周分别形成至少一个第一挡坝结构,和/或,
在衬底层具有第二金属体的一侧表面上,于第二金属体的四周分别形成至少一个第二挡坝结构;
步骤S13:在第一表面和/或第二表面上设置至少一个凹槽,第一挡坝结构和/或第二挡坝结构与同一表面上的至少一个凹槽相配合防止键合产生的金属合金外溢;
步骤S14:将器件层和衬底层通过第一金属体和第二金属体相键合,在衬底层的厚度方向上,第一金属体和第二金属体投影交叠。
一种优选的示例,具体包括:
于第一金属体102的四周设置有至少两个第一挡坝结构300,每相邻两个第一挡坝结构300之间设置有凹槽301;
于第二金属体202的四周设置有至少一个第二挡坝结构400;
将第一金属体102与第二金属体202相互键合,第二挡坝结构400与凹槽301相对设置。
图13A-图13H是根据本发明实施例提供的MEMS芯片封装结构的制作方法的制造工序示意图。对于本实施例的具体步骤,以下将结合图13A-图13H,以图10所示的MEMS芯片封装结构为例进行具体描述。
如图13A所示,提供器件层100,器件层100具有第一表面100A;在第一表面100A上形成第一金属层101,如图13B所示。
其中,可通过金属溅射薄膜工艺或蒸镀工艺在器件层100的表面淀积整面金属层,形成第一金属层101。
通过光刻工艺在第一金属层101上形成第一图形化掩膜(图中未显示),刻蚀第一图形化掩膜与第一金属层101,去除器件功能区的第一金属层101,以形成第一金属体102,如图13C所示。
可选性地,第一金属体102的厚度范围为0.3-1.5μm。
如图13D所示,通过光刻和刻蚀工艺在器件层100的第一表面100A上形成第一挡坝结构300和凹槽301。
如图13E所示,提供衬底层200,衬底层200具有第二表面200A;在第二表面200A上形成第二金属层201,如图13F所示。
通过光刻工艺在第二金属层201上形成第三图形化掩膜(图中未显示),刻蚀第三图形化掩膜与第二金属层201,去除器件功能区的第二金属层201,以形成第二金属体202,如图13G所示。
如图13H所示,通过光刻和刻蚀工艺在衬底层200的第二表面200A上形成一个第二挡坝结构400。
其中,在衬底层200上制作第二挡坝结构400的工艺可参考上述在器件层100制作第一挡坝结构300的工艺流程,此处不在赘述。
翻转器件层100或衬底层200,基于器件层100和衬底层200上设置的定位点,通过mark定位方式将器件层100和衬底层200上设置的定位点进行对准后,在预定压力和预定温度下对第一金属体102和第二金属体202进行键合,使第二挡坝结构400与凹槽301相面对,形成相护交错的区域,形成空间梳齿结构,如图10所示。在合金发生起初阶段,刻蚀的凹槽301对外溢的液相合金具有容纳作用。该空间梳齿结构对外溢的液相合金具有多重阻挡作用,避免了液相合金外溢至芯片功能区,彻底解决了溢流问题,且不会影响到键合的效果,很大程度上提高了MEMS器件生产制造的良率。
其中,第一金属体102和第二金属体202键合时的交叠高度比第一挡坝结构300或第二挡坝结构400高0.1-0.5μm。
衬底层200上可以设置有导电线路层,用于向器件层100提供或者施加外部电压信号等。
综上,采用本发明提供的MEMS芯片封装结构及制作方法,为了改善金属共晶键合过程中易产生液相合金外溢至芯片功能区的问题,通过在衬底层的第一表面形成第一金属体和器件层的第二表面形成第二金属体,在相互键合的第一表面或第二表面上,于第一金属体和/或第二金属体的四周分别设置至少一个挡坝结构和至少一个凹槽结构,通过挡坝结构阻挡金属共晶键合时的液相合金外溢,通过凹槽结构对液相合金具有容纳作用,挡坝结构和凹槽结构共同改善了金属共晶键合时外溢的液相合金的溢流路径,避免了液相合金外溢至芯片功能区的溢流问题,且不会影响到键合的效果,提高了MEMS器件生产制造的良率。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (18)
1.一种MEMS芯片封装结构,其特征在于,包括相对设置的器件层和衬底层;
所述器件层具有靠近所述衬底层一侧的第一表面,在所述第一表面上设置有第一金属体;
所述衬底层具有靠近所述器件层一侧的第二表面,在所述第二表面上设置有第二金属体,在所述衬底层的厚度方向上,所述第一金属体和所述第二金属体投影交叠;
所述器件层的所述第一表面和所述衬底层的所述第二表面通过所述第一金属体和所述第二金属体相键合;
其中,在所述第一表面上,于所述第一金属体的四周分别设置至少一个第一挡坝结构,和/或,在所述第二表面上,于所述第二金属体的四周分别设置至少一个第二挡坝结构;
在所述第一表面和/或所述第二表面上设置至少一个凹槽,所述第一挡坝结构和/或所述第二挡坝结构与同一表面上的所述至少一个凹槽相配合防止键合产生的金属合金外溢。
2.根据权利要求1所述的MEMS芯片封装结构,其特征在于,于所述第一金属体的四周设置有至少两个第一挡坝结构,每相邻两个所述第一挡坝结构之间设置有所述凹槽;
于所述第二金属体的四周设置有至少一个第二挡坝结构;
所述第二挡坝结构与所述凹槽相对设置。
3.根据权利要求1所述的MEMS芯片封装结构,其特征在于,于所述第一金属体的四周设置有至少两个第一挡坝结构,每相邻两个所述第一挡坝结构之间设置有所述凹槽;
于所述第二金属体的四周设置有至少二个第二挡坝结构,每相邻两个所述第二挡坝结构之间设置有所述凹槽;
所述第一挡坝结构和所述第二挡坝结构与所述凹槽相对设置。
4.根据权利要求1所述的MEMS芯片封装结构,其特征在于,所述第一金属体和所述第二金属体的材料包括:铝、锗、金、铟。
5.根据权利要求1所述的MEMS芯片封装结构,其特征在于,所述第一金属体和所述第二金属体的截面高度为0.3-1.5μm,所述第一挡坝结构和所述第二挡坝结构的截面高度为0.5-2.5μm,所述第一挡坝结构和所述第二挡坝结构的截面宽度为3-10μm,所述凹槽的截面宽度为5-15μm,所述凹槽的深度为0.2-10μm。
6.根据权利要求1所述的MEMS芯片封装结构,其特征在于,所述凹槽围绕在所述第一金属体的外侧,所述第一挡坝结构围绕在所述凹槽的外侧。
7.根据权利要求6所述的MEMS芯片封装结构,其特征在于,于所述第一金属体的边缘侧设置所述凹槽。
8.根据权利要求6所述的MEMS芯片封装结构,其特征在于,所述凹槽与所述第一金属体的边缘侧之间具有第一距离。
9.根据权利要求1所述的MEMS芯片封装结构,其特征在于,所述第一挡坝结构围绕在所述第一金属体的外侧,所述凹槽围绕在所述第一挡坝结构的外侧。
10.根据权利要求9所述的MEMS芯片封装结构,其特征在于,于所述第一挡坝结构的边缘侧设置所述凹槽。
11.根据权利要求9所述的MEMS芯片封装结构,其特征在于,所述凹槽与所述第一挡坝结构的边缘侧之间具有第二距离。
12.根据权利要求1所述的MEMS芯片封装结构,其特征在于,所述凹槽围绕在所述第二金属体的外侧,所述第二挡坝结构围绕在所述凹槽的外侧。
13.根据权利要求12所述的MEMS芯片封装结构,其特征在于,于所述第二金属体的边缘侧设置所述凹槽。
14.根据权利要求12所述的MEMS芯片封装结构,其特征在于,所述凹槽与所述第二金属体的边缘侧之间具有第三距离。
15.根据权利要求1所述的MEMS芯片封装结构,其特征在于,所述第二挡坝结构围绕在所述第二金属体的外侧,所述凹槽围绕在所述第二挡坝结构的外侧。
16.根据权利要求15所述的MEMS芯片封装结构,其特征在于,于所述第二挡坝结构的边缘侧设置所述凹槽。
17.根据权利要求15所述的MEMS芯片封装结构,其特征在于,所述凹槽与所述第二挡坝结构的边缘侧之间具有第四距离。
18.一种MEMS芯片封装结构的制作方法,其特征在于,所述方法包括:
提供具有第一金属体的器件层和具有第二金属体的衬底层,所述器件层具有靠近所述衬底层一侧的第一表面,所述衬底层具有靠近所述器件层一侧的第二表面;
在所述器件层具有第一金属体的一侧表面上,于所述第一金属体的四周分别形成至少一个第一挡坝结构,和/或,
在所述衬底层具有第二金属体的一侧表面上,于所述第二金属体的四周分别形成至少一个第二挡坝结构;
在所述第一表面和/或所述第二表面上设置至少一个凹槽,所述第一挡坝结构和/或所述第二挡坝结构与同一表面上的所述至少一个凹槽相配合防止键合产生的金属合金外溢;
将所述器件层和所述衬底层通过所述第一金属体和所述第二金属体相键合,在所述衬底层的厚度方向上,所述第一金属体和所述第二金属体投影交叠。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311786248.0A CN117735477A (zh) | 2023-12-22 | 2023-12-22 | 一种mems芯片封装结构及制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311786248.0A CN117735477A (zh) | 2023-12-22 | 2023-12-22 | 一种mems芯片封装结构及制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117735477A true CN117735477A (zh) | 2024-03-22 |
Family
ID=90283098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311786248.0A Pending CN117735477A (zh) | 2023-12-22 | 2023-12-22 | 一种mems芯片封装结构及制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117735477A (zh) |
-
2023
- 2023-12-22 CN CN202311786248.0A patent/CN117735477A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10155659B2 (en) | Vacuum sealed MEMS and CMOS package | |
US9533880B2 (en) | Method of fabrication of Al/Ge bonding in a wafer packaging environment and a product produced therefrom | |
US5668033A (en) | Method for manufacturing a semiconductor acceleration sensor device | |
US9406577B2 (en) | Wafer stack protection seal | |
US11192778B2 (en) | MEMS package with roughend interface | |
CN104966676B (zh) | 共晶键合方法 | |
US10773951B2 (en) | CMOS-MEMS integrated device without standoff in MEMS | |
US6777312B2 (en) | Wafer-level transfer of membranes in semiconductor processing | |
US9613904B2 (en) | Semiconductor structure and manufacturing method thereof | |
CN117735477A (zh) | 一种mems芯片封装结构及制作方法 | |
US11137559B2 (en) | Optical chip package and method for forming the same | |
CN111137844B (zh) | 共晶键合方法和半导体器件 | |
US10508020B2 (en) | Substrate structure, semiconductor structure and method for fabricating the same | |
US7192842B2 (en) | Method for bonding wafers | |
US20170162518A1 (en) | Protection Structure for Semiconductor Device Package | |
CN117509534B (zh) | 一种mems芯片封装结构及制作方法 | |
US7777318B2 (en) | Wafer level packaging integrated hydrogen getter | |
US9230918B1 (en) | Semiconductor package structure, alignment structure, and alignment method | |
US20220212919A1 (en) | Barrier structure within a microelectronic enclosure | |
TW201739688A (zh) | 半導體結構及其製造方法 | |
US10781096B2 (en) | MEMS device | |
US9828241B2 (en) | Manufacturing method of micro-electro-mechanical system sensor capable of preventing diffusion phenomenon and reflow phenomenon | |
US6544810B1 (en) | Capacitively sensed micromachined component and method of manufacturing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |