CN117728683A - 升压变换器及其控制电路和控制方法 - Google Patents
升压变换器及其控制电路和控制方法 Download PDFInfo
- Publication number
- CN117728683A CN117728683A CN202311387828.2A CN202311387828A CN117728683A CN 117728683 A CN117728683 A CN 117728683A CN 202311387828 A CN202311387828 A CN 202311387828A CN 117728683 A CN117728683 A CN 117728683A
- Authority
- CN
- China
- Prior art keywords
- transistor
- voltage
- control
- signal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 18
- 229920006395 saturated elastomer Polymers 0.000 claims abstract description 26
- 238000009738 saturating Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 19
- 230000000630 rising effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 description 2
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 description 2
- 102100021133 Nuclear protein 1 Human genes 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000035772 mutation Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
本申请公开了一种升压变换器及其控制电路和控制方法,升压变换器包括串联在接地端和输出端之间的第一晶体管和第二晶体管,第一驱动电路输出第一驱动信号控制第一晶体管的开关,第二驱动电路输出第二驱动信号控制第二晶体管的工作状态;在输入电压大于输出电压时,第二驱动信号可以控制第二晶体管工作在饱和状态或者工作在导通及饱和交替工作的状态;且在饱和状态下,第二驱动信号为第一值,该第一值小于输入电压,第一值使从输入端至输出端之间的电感两端的电压差为负压。当升压变换器处于降压的状态时,通过该控制电路可以稳定输出电压,减小输出纹波;并且降低功耗,提升整体的效率。
Description
技术领域
本申请涉及开关电源技术领域,具体涉及一种升压变换器及其控制电路和控制方法。
背景技术
近年来,我国各大行业迅速发展,对电力供应的需求越来越高。作为能量源和用电器之间的桥梁,开关电源得到了广泛的应用。直流-直流(DC-DC,Direct current-Directcurrent)功率变换器用于将直流电压变换成具有另一种输出特性的直流电压,是一种重要的开关电源。常见的功率变换器有升压型拓扑、降压型拓扑和升降压型拓扑等,降压型功率变换器常用在输入电压高于输出电压的电路中对输入电压降压,而升压型功率变换器常用在输入电压低于输出电压的电路中对输入电压升压。
升压型功率变换器即Boost变换器,通常包括串联在输出端和接地端之间的上开关管和下开关管,二者的连接节点上连接有电感,电感另一端连接输入端。下开关管和上开关管交替导通,通过控制电感的充放电来实现电能传输。Boost变换器一般是将较低的输入电压提升为较高的输出电压,但是在升压转换过程中,也可能会出现输入电压接近、等于或大于输出电压的情况,此时Boost转换器会出现输出电压纹波大和不能维持输出稳压的问题。为解决这一问题,现有技术中通常采用Buck-Boost变换器来调节输出电压;或者在需要降压的应用情形下,控制上开关管长期工作在饱和区,实现LDO功能。还有一些电路会多增加一个PMOS晶体管,通过三个晶体管相互配合实现输出电压的稳压。但是,上述解决方法需要较为复杂的控制电路,电路元器件增加,面积增大,提高了成本,而且LDO功能实现时上开关管两端压降较大,效率较低。因此,目前的Boost变换器在降压情形下的应用仍较难实现,且效率不高。
发明内容
为了解决上述技术问题,本申请提供了一种升压变换器及其控制电路和控制方法,以解决现有技术中的问题。
根据本发明的一方面,提供一种升压变换器的控制电路,所述升压变换器包括串联在接地端和输出端之间的第一晶体管和第二晶体管,第一晶体管和第二晶体管的中间节点通过电感连接至输入端,所述控制电路包括:
第一逻辑控制电路,接收所述输出端的输出电压,并据此产生第一控制信号和第二控制信号;
第一驱动电路,连接所述第一晶体管的控制端,接收所述第一控制信号并输出第一驱动信号,以控制所述第一晶体管的开关状态;
第二驱动电路,连接所述第二晶体管的控制端,接收所述第二控制信号,在输入端的输入电压大于所述输出电压时输出第二驱动信号,以控制所述第二晶体管的工作状态,
其中,在所述输入电压大于所述输出电压,所述第一驱动信号控制所述第一晶体管导通时,所述第二驱动信号控制所述第二晶体管关断;所述第一驱动信号控制所述第一晶体管关断时,所述第二驱动信号控制所述第二晶体管工作在饱和状态;在所述饱和状态下,所述第二驱动信号为第一值,并且所述第一值小于所述输入电压,所述第一值使从所述输入端至所述输出端之间的所述电感两端的电压差为负压。
可选地,所述第一值为所述输入电压与第二值的差值,所述第二值为大于零且小于所述第二晶体管的栅源电压的绝对值的任一值。
可选地,所述控制电路还包括第三驱动电路,连接所述第二晶体管的控制端,接收所述第二控制信号,在所述输入电压小于所述输出电压时输出第三驱动信号,所述第一驱动信号和所述第三驱动信号控制所述第一晶体管和所述第二晶体管工作在升压状态。
可选地,所述控制电路还包括第二逻辑控制电路,
在所述输入电压小于所述输出电压时,输出有效状态的第一使能信号,所述第三驱动电路基于所述有效状态的第一使能信号输出所述第三驱动信号;
在所述输入电压大于所述输出电压时,输出有效状态的第二使能信号,所述第二驱动电路基于所述有效状态的第二使能信号输出所述第二驱动信号。
可选地,所述第二驱动电路包括:
第一供电选择单元,在所述输入电压大于所述输出电压,且所述第二控制信号无效时向所述第二晶体管提供输入电压作为所述第二驱动信号;
第一值提供单元,根据所述输入电压和所述中间节点电压产生第一值;
第二供电选择单元,在所述输入电压大于所述输出电压,且所述第二控制信号有效时向所述第二晶体管提供所述第一值作为所述第二驱动信号。
可选地,所述第一值提供单元包括:
串联的电流源和电阻,所述电阻连接在所述电流源和接地端之间;
加法器,连接至所述电流源和所述电阻的连接节点上,并接收所述输入电压,将所述电阻上的压降和所述输入电压进行加法运算;以及
运算放大器,输入端连接所述加法器的输出端和所述中间节点,输出端输出所述第一值。
可选地,所述第二驱动电路通过调节所述电阻的阻值和/或所述电流源的电流大小来调节输出的所述第一值的大小。
根据本发明另一方面,本发明提供了一种升压变换器的控制电路,所述升压变换器包括串联在接地端和输出端之间的第一晶体管和第二晶体管,第一晶体管和第二晶体管的中间节点通过电感连接至输入端,所述控制电路包括:
第一逻辑控制电路,接收所述输出端的输出电压,并据此产生第一控制信号和第二控制信号;
第一驱动电路,连接所述第一晶体管的控制端,接收所述第一控制信号,并基于所述输入端的输入电压和所述输出电压的大小输出第一驱动信号,以控制所述第一晶体管的开关状态;
第二驱动电路,连接所述第二晶体管的控制端,接收所述第二控制信号,在所述输入电压大于所述输出电压时输出第二驱动信号,以控制所述第二晶体管的工作状态,
其中,在所述输入电压大于所述输出电压,且所述输入电压与所述输出电压的差值小于所述第二晶体管上的导通压降或者阈值电压,且所述第一驱动信号控制所述第一晶体管导通时,所述第二驱动信号控制所述第二晶体管关断;所述第一驱动信号控制所述第一晶体管关断时,所述第二驱动信号控制所述第二晶体管工作在饱和状态;
在所述输入电压大于所述输出电压,且所述输入电压与所述输出电压的差值大于所述第二晶体管上的导通压降或者阈值电压时,所述第一驱动信号控制所述第一晶体管一直关断,所述第二驱动信号控制所述第二晶体管工作在导通及饱和交替工作的状态;
在所述饱和状态下,所述第二驱动信号为第一值,并且所述第一值小于所述输入电压,所述第一值使从所述输入端至所述输出端之间的所述电感两端的电压差为负压。
可选地,所述第一值为所述输入电压与第二值的差值,所述第二值为大于零且小于所述第二晶体管的栅源电压的绝对值的任一值。
可选地,所述控制电路还包括第三驱动电路,连接所述第二晶体管的控制端,接收所述第二控制信号,在所述输入电压小于所述输出电压时输出第三驱动信号,所述第一驱动信号和所述第三驱动信号控制所述第一晶体管和所述第二晶体管工作在升压状态。
可选地,所述控制电路还包括第二逻辑控制电路;
当所述输入电压大于所述输出电压,且所述输入电压与所述输出电压的差值小于所述第二晶体管上的导通压降或者所述阈值电压时,输出有效状态的第三使能信号、第二使能信号和无效状态的第一使能信号,所述第二驱动电路基于有效状态的第二使能信号和第三使能信号输出所述第二驱动信号;所述第一驱动电路基于有效状态的第三使能信号输出第一驱动信号;基于无效状态的第一使能信号所述第三驱动电路不工作;
当所述输入电压大于所述输出电压,且所述输入电压与所述输出电压的差值大于所述第二晶体管上的导通压降或者所述阈值电压时,输出有效状态的第二使能信号、无效状态的第一使能信号和第三使能信号,所述第一驱动电路基于无效状态的第三使能信号输出第一驱动信号控制所述第一晶体管一直关断;所述第二驱动电路基于有效状态的第二使能信号和无效状态的第三使能信号输出所述第二驱动信号;基于无效状态的第一使能信号所述第三驱动电路不工作;
当所述输入电压小于所述输出电压时,输出有效状态的第一使能信号、第三使能信号和无效状态的第二使能信号,所述第一驱动电路基于有效状态的第三使能信号输出第一驱动信号;所述第三驱动电路基于有效状态的第一使能信号输出第三驱动信号;基于无效状态的第二使能信号所述第二驱动电路不工作。
可选地,所述第二驱动电路包括:
第一供电选择单元,当所述输入电压大于所述输出电压,且所述输入电压与所述输出电压的差值小于所述第二晶体管上的导通压降或所述阈值电压,且所述第二控制信号无效时向所述第二晶体管提供所述输入电压作为所述第二驱动信号;
当所述输入电压大于所述输出电压,且所述输入电压与所述输出电压的差值大于所述第二晶体管上的导通压降或所述阈值电压,且所述第二控制信号无效时向所述第二晶体管提供所述接地端电压作为所述第二驱动信号;
第一值提供单元,根据所述输入电压和所述中间节点电压产生第一值;
第二供电选择单元,当所述输入电压大于所述输出电压,且所述输入电压与所述输出电压的差值小于或大于所述第二晶体管上的导通压降或所述阈值电压,且所述第二控制信号有效时向所述第二晶体管提供所述第一值作为所述第二驱动信号。
可选地,所述第一值提供单元包括:
串联的电流源和电阻,所述电阻连接在所述电流源和接地端之间;
加法器,连接至所述电流源和所述电阻的连接节点上,并接收所述输入电压,将所述电阻上的压降和所述输入电压进行加法运算;以及
运算放大器,输入端连接所述加法器的输出端和所述中间节点,输出端输出所述第一值。
可选地,所述第二驱动电路通过调节所述电阻的阻值和/或所述电流源的电流大小来调节输出的所述第一值的大小。
根据本发明另一方面,本发明提供了一种升压变换器,包括:
串联在接地端和输出端之间的第一晶体管和第二晶体管,所述第一晶体管和所述第二晶体管的中间节点通过电感连接至输入端;以及
根据前文所述的控制电路,所述控制电路控制所述第一晶体管和所述第二晶体管的工作状态。
根据本发明另一方面,本发明提供了一种升压变换器的控制方法,所述升压变换器包括串联在接地端和输出端之间的第一晶体管和第二晶体管,所述第一晶体管和所述第二晶体管的中间节点通过电感连接至输入端,所述控制方法包括:
根据所述输出端的输出电压产生第一控制信号和第二控制信号;
基于所述第一控制信号并输出第一驱动信号,以控制所述第一晶体管的开关状态;
基于所述第二控制信号,在输入端的输入电压大于所述输出电压时输出第二驱动信号,以控制所述第二晶体管的工作状态,
其中,在所述输入电压大于所述输出电压,所述第一驱动信号控制所述第一晶体管导通时,所述第二驱动信号控制所述第二晶体管关断;所述第一驱动信号控制所述第一晶体管关断时,所述第二驱动信号控制所述第二晶体管工作在饱和状态;在所述饱和状态下,所述第二驱动信号为第一值,并且所述第一值小于所述输入电压,所述第一值使从所述输入端至所述输出端之间的所述电感两端的电压差为负压。
根据本发明另一方面,本发明提供了一种升压变换器的控制方法,所述升压变换器包括串联在接地端和输出端之间的第一晶体管和第二晶体管,所述第一晶体管和所述第二晶体管的中间节点通过电感连接至输入端,所述控制方法包括:
基于所述输出端的输出电压产生第一控制信号和第二控制信号;
基于所述第一控制信号,并基于所述输入端的输入电压和所述输出电压的大小输出第一驱动信号,以控制所述第一晶体管的开关状态;
基于所述第二控制信号,在所述输入电压大于所述输出电压时输出第二驱动信号,以控制所述第二晶体管的工作状态,
其中,在所述输入电压大于所述输出电压,且所述输入电压与所述输出电压的差值小于所述第二晶体管上的导通压降或者阈值电压,且所述第一驱动信号控制所述第一晶体管导通时,所述第二驱动信号控制所述第二晶体管关断;所述第一驱动信号控制所述第一晶体管关断时,所述第二驱动信号控制所述第二晶体管工作在饱和状态;
在所述输入电压大于所述输出电压,且所述输入电压与所述输出电压的差值大于所述第二晶体管上的导通压降或者阈值电压时,所述第一驱动信号控制所述第一晶体管一直关断,所述第二驱动信号控制所述第二晶体管工作在导通及饱和交替工作的状态;
在所述饱和状态下,所述第二驱动信号为第一值,并且所述第一值小于所述输入电压,所述第一值使从所述输入端至所述输出端之间的所述电感两端的电压差为负压。
本发明实施例至少具有以下有益效果:
本发明提供的升压变换器及其控制电路和控制方法,在输入电压小于输出电压时由第一驱动电路和第三驱动电路分别驱动第一晶体管和第二晶体管工作在正常的升压状态,实现正常升压作用。在输入电压大于输出电压,或者输入电压大于输出电压,且输入电压与输出电压的差值小于Vt2时,第一驱动信号控制第一晶体管关断时,控制第二驱动电路向第二晶体管提供的第二驱动信号为第一值,控制第二晶体管工作在饱和状态,当第一驱动信号控制第一晶体管导通时,第二驱动信号控制第二晶体管关断。也可以在输入电压大于输出电压,且输入电压与输出电压的差值大于Vt2时,第一驱动信号控制第一晶体管一直关断,第二驱动信号控制第二晶体管工作在导通及饱和交替工作的工作状态。其中,第一值小于输入电压,具体地,该第一值为输入电压与第二值的差值,该第二值的大小设置为在第二晶体管导通时,使第一晶体管和第二晶体管的中间节点的电压大于输入电压,保证电感两端的负电压差;从而使电感上的电流下降,抑制输出电压的升高,从而稳定输出电压,减小输出电压纹波。另外,该控制电路使得第二驱动信号(第一值)设置地很小,从而中间节点的电压较小,第二晶体管上的压降低,损耗小,而且升压变换器在进行工作状态切换时,占空比突变较小,输出电压变化更平缓。另外,本发明可以以较小的器件和面积换取预期的输出电压,可以降低成本,节省功耗,提高转换效率。
进一步地,第二值的大小可调,且可以设置为大于零且小于第二晶体管的栅源电压绝对值之间的任一值,从而可以根据电路性能选取合适的第二驱动信号。
应当说明的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本发明。
附图说明
图1示出了一种升压变换器的拓扑结构示意图;
图2示出了根据图1的升压变换器的控制电路的一种示意性原理图;
图3示出了根据本发明实施例的升压变换器的控制电路的一种示意性原理图;
图4示出了根据图3的升压变换器的控制电路中的第二逻辑控制电路的一种示意性原理图;
图5示出了根据图3的升压变换器中的控制电路中的第二驱动电路的一种示意性原理图;
图6示出了根据图3-5的升压变换器的控制电路的一种示意性工作波形图;
图7示出了根据本发明实施例的升压变换器的控制电路的另一种示意性原理图;
图8示出了根据图7的升压变换器的控制电路中的第二逻辑控制电路的一种示意性原理图;
图9示出了根据图7的升压变换器的控制电路中的第二驱动电路的一种示意性原理图;
图10示出了根据图7-9的升压变换器的控制电路的一种示意性工作波形图。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是,本发明可以通过不同的形式来实现,并不限于本文所描述的实施例。相反的,提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
图1示出了一种升压变换器的拓扑结构示意图,图2示出了根据图1的升压变换器的控制电路的一种示意性电路图。
如图1所示,升压变换器10包括主电路和控制电路100。主电路包括串联在接地端和输出端之间的第一晶体管Q1和第二晶体管Q2,第一晶体管Q1和第二晶体管Q2的中间节点SW通过电感L连接输入端。输入端和接地端之间连接有输入电容Ci,输出端和接地端之间连接有输出电容Co,以及串联的电阻R1和R2。第一晶体管Q1也可以称为下管,第二晶体管Q2也可称为上管。第一晶体管Q1和第二晶体管Q2交替导通,通过电感L实现电能传输。
具体地,控制电路100连接至电阻R1和R2的中间节点,根据输出电压的反馈电压分别向第一晶体管Q1和第二晶体管Q2提供第一驱动信号Vbg和第二驱动信号Vtg,控制第一晶体管Q1和第二晶体管Q2的开关状态。当第一晶体管Q1导通时,输入电压Vin通过电感L提供至第一晶体管Q1,电感L储能,在其上形成电感电流,由输出电容Co向负载供电。而在第二晶体管Q2导通时,电感L上的电流不能突变,向负载提供电能,输出电压升高。
如图2所示,控制电路100可以包括逻辑控制电路110、驱动电路120和驱动电路130,逻辑控制电路110例如包括误差放大电路111、比较电路112和逻辑电路113。误差放大电路111中由误差放大器EA接收输出电压的反馈电压Vb和参考电压Vref,生成误差放大信号Vcomp。比较电路112例如由比较器COM0比较误差放大信号Vcomp和采样信号Vsense,得到输出结果。当然,也可以采用斜坡信号等对采样信号进行补偿后再进行比较,或者对误差放大信号Vcomp进行补偿。逻辑电路113可以包括例如RS触发器U0的逻辑门电路或者包括PWM发生器,向驱动电路120和驱动电路130提供不同的控制信号(例如分别提供控制信号Vct1和控制信号Vct2)。驱动电路120和驱动电路130分别向第一晶体管Q1和第二晶体管Q2提供第一驱动信号Vbg和第二驱动信号Vtg,控制其开关状态。这里以图2举例给出了一种常见的控制电路的结构,该实施例不作为对本发明的限制。
结合图1和图2,根据boost的工作原理,第一晶体管Q1导通时电感L上的电压差为Vin,电感电流上升;而第二晶体管Q2导通时电感L上的电压为Vin-Vout,电感电流下降。根据伏秒平衡原理可知:
Vin*Ton+(Vin-Vout)*Toff=0,其中,T=Ton+Toff,D1=Ton/T。其占空比可表达为:D1=(Vout-Vin)/Vout或者1-D1=Vin/Vout。根据占空比的表达式可知,在输入电压大于输出电压(Vin>Vout)时,Vin*Ton+(Vin-Vout)*Toff>0,导致电感电流持续上升,输出电压冲高,无法控制在目标值。
图3示出了根据本发明实施例的升压变换器的控制电路的示意性框图,如图3所示,本发明提供的升压变换器20包括主电路和控制电路200,控制电路200用于控制第一晶体管Q1和第二晶体管Q2的工作状态,第一晶体管Q1和第二晶体管Q2可以分别为NMOS和PMOS。主电路可以与图1相同,这里不再赘述。
控制电路200包括第一逻辑控制电路210、第一驱动电路220、第二驱动电路230和第三驱动电路240,以及第二逻辑控制电路250。第一逻辑控制电路210接收表征输出端输出电压Vout的信号,并据此输出第一控制信号Vct1和第二控制信号Vct2。第二逻辑控制电路250基于输入电压Vin和输出电压Vout的大小输出第一使能信号EN1、第二使能信号EN2。第一驱动电路220连接第一晶体管Q1的控制端,接收第一控制信号Vct1并输出第一驱动信号Vg1,以控制第一晶体管Q1的开关状态。第二驱动电路230连接第二晶体管Q2的控制端,接收第二控制信号Vct2以及第二使能信号EN2并输出第二驱动信号Vg2,以控制第二晶体管Q2的工作状态。第三驱动电路240连接第二晶体管Q2的控制端,接收第二控制信号Vct2以及第一使能信号EN1并输出第三驱动信号Vg3,以控制第二晶体管Q2的工作状态。第一逻辑控制电路210、第一驱动电路220和第三驱动电路240的工作原理可以与图2中的相同,这里不再赘述;但本发明不限于此,这些电路中的部分也可以设置不同于与图2中的电路,可以根据实际的应用情况选择相应的环路控制电路。
本实施例中,第二晶体管Q2的驱动电路有两个,基于第二使能信号EN2和第一使能信号EN1,第二驱动电路230和第三驱动电路240分别工作在不同的工作状态下。如图4所示,为本发明提供的第二逻辑控制电路250的一种示意性电路框图,第二逻辑控制电路250包括比较器COM1和反相器U1,比较器COM1将输入电压Vin和输出电压Vout进行比较,在输入电压Vin小于输出电压Vout时,第一使能信号EN1为有效状态,第二使能信号EN2为无效状态,此时,第三驱动电路240工作,第二驱动电路230不工作;第一驱动电路220和第三驱动电路240分别驱动第一晶体管Q1和第二晶体管Q2,两个晶体管都做开关管,实现升压功能。当输入电压Vin大于输出电压Vout时,第二使能信号EN2为有效状态,第一使能信号EN1为无效状态,此时,第二驱动电路230工作,第三驱动电路240不工作;当第一驱动电路220控制第一晶体管工作在导通状态时,第二驱动电路230控制第二晶体管工作在关断状态;第一驱动电路220控制第一晶体管工作在关断状态时,第二驱动电路230控制第二晶体管工作在饱和状态;当第二晶体管工作在饱和状态时,由第二驱动电路230产生的第二驱动信号Vg2的大小为第一值,该第一值小于输入电压,且使中间节点SW的电压高于输入电压,从而使电感L上的电流下降,将输出电压控制在可控范围内,实现降压功能。图4中只是示意出了第二逻辑控制电路250的其中一个实施例,本发明并不限于此,也可以采用其他的变形实施例。
具体地,图5所示为根据图3的升压变换器的控制电路中的第二驱动电路的一种示意性电路图,第二驱动电路230包括第一供电选择单元231,第一值提供单元232和第二供电选择单元233。第一供电选择单元231连接在输入端和第二晶体管Q2的控制端之间,在第二使能信号EN2有效且第二控制信号Vct2无效时向第二晶体管Q2提供输入电压Vin作为第二驱动信号Vg2以关断第二晶体管Q2。第一值提供单元232连接输入端和中间节点SW,用于产生第一值。第二供电选择单元233连接在第一值提供单元232和第二晶体管Q2的控制端之间,在第二使能信号EN2有效且第二控制信号Vct2有效时向第二晶体管Q2提供第一值作为第二驱动信号Vg2。需要说明的是,在该实施例中,以低电平表示Vct2为有效状态,高电平表示Vct2为无效状态,使能信号均为高电平时表示为有效状态,在其他实施例中,也可以作其他方式的设置。
具体地,第一供电选择单元231包括开关S1、与门U2,开关S1连接在节点A1和第二晶体管Q2的控制端之间。第二控制信号Vct2连接与门U2的一个输入端,与门U2的另一输入端接收第二使能信号EN2,输出端用于控制开关S1的导通和关断。开关S1在第二使能信号EN2有效且第二控制信号Vct2无效时闭合,将输入电压Vin提供至第二晶体管Q2的控制端,即在第一晶体管Q1导通时提供大小为Vin的第二驱动信号Vg2至第二开关管Q2。
第一值提供单元232包括连接在输入端的晶体管P0,例如是PMOS,其源极连接输入端,栅极连接非门U3的输出端,非门U3的输入端连接第二使能信号EN2,在第二使能信号EN2有效时,使晶体管P0导通,将输入电压接入第一值提供单元232。第一值提供单元232还包括串联的电流源I0和电阻R0,加法器U4和运算放大器AMP,电阻R0连接在电流源I0和接地端之间,二者的连接节点为A2。加法器U4连接至节点A2和晶体管P0的漏极,将电阻R0上的压降和输入电压经过晶体管P0后的值Vmax(输入电压大于输出电压,输入电压看作为Vmax)进行加法运算。运算放大器AMP的两个输入端分别连接加法器U4的输出端和中间节点SW,输出端输出第一值。第二供电选择单元233包括非门U5、与门U6和开关S2,第二控制信号Vct2经过非门U5后连接到与门U6的一个输入端,与门U6的另一个输入端接收第二使能信号EN2,输出端控制开关S2的导通和关断。当第二控制信号Vct2有效且第二使能信号EN2有效时,控制开关S2闭合,使第一值提供单元232连接至第二晶体管Q2的控制端,向其提供第一值作为第二驱动信号Vg2。
那么,当第二使能信号EN2无效时,开关S1和S2均断开,该第二驱动电路230不工作,根据图3中的原理可知,此时第一使能信号EN1有效,由第三驱动电路240向第二晶体管Q2提供第三驱动信号Vg3。在第二使能信号EN2有效,且第二控制信号Vct2无效时,开关S1闭合,开关S2断开,第一晶体管Q1导通,此时,中间节点SW的电压为Vsw=IL*Rd,IL是电感电流,Rd是第一晶体管Q1的导通电阻。第二晶体管Q2的控制端接收的第二驱动信号为Vin,Vsw<Vin,第二晶体管Q2关闭。在第一晶体管Q1断开后,第二控制信号Vct2有效时,开关S1断开,开关S2闭合,第一值作为第二驱动信号Vg2。Vsw=Vin+I0*R0,Vg2=Vsw-|Vgs|=Vin+I0*R0-|Vgs|=Vin-ΔV,ΔV=|Vgs|-I0*R0。
进一步地,针对图3-5中的实施例,在第一晶体管Q1根据第一驱动信号Vg1的控制关断时,由第二驱动电路230向第二晶体管Q2的控制端提供电压为第一值的第二驱动信号Vg2。第一值为输入电压Vin与第二值的差值,这里将ΔV看作为第二值。而中间节点SW的电压作为第三值,该第三值为第一值与第二晶体管的栅源电压的绝对值之和(Vsw=Vin-ΔV+|Vgs|)。且为了维持电感L两端(从输入端至输出端)的负压差,在第一工作状态下第一晶体管Q1关断时,第二驱动电路230提供的第二驱动信号Vg2使第三值Vsw大于输入电压Vin,即0<ΔV<|Vgs|(这里忽略了最小占空比的影响)。因此,第二值可以设置为可变值,即其可以是大于零且小于第二晶体管的栅源电压绝对值的任一值。针对图5中的实施例,可以设置|Vgs|>I0*R0>0,因此可以通过电流源I0的电流或电阻R0的大小来调节第二驱动信号Vg2(第一值)的大小。
另外,图5中示意出了在输入电压大于输出电压的情况下,在第二晶体管Q2关断时,第二驱动信号Vg2设为Vin,那么,在输入电压大于输出电压时,第二驱动信号Vg2在Vin与Vin-ΔV之间波动,波动较小,容易实现。但是作为本发明的其他实施例,也可以将第二驱动信号Vg2设置为其他值,只要能使在第一晶体管Q1导通时,第二晶体管Q2为关断状态即可。另外图5示意出了本发明的其中一个实施例,也可以采用其他的电路结构也实现相同的功能。
图6示出了根据图3-5的升压变换器的控制电路的一种示意性工作波形图,如图6所示,以ΔV=Vt1为例,示出了当输入电压大于输出电压时各信号的波形图。结合图3-图5,在Vin>Vout时,第一晶体管Q1工作在正常的开关状态,第二晶体管Q2工作在关断状态或者饱和状态,在t1-t2时间段第一晶体管Q1导通,第二驱动信号Vg2为Vin,中间节点SW的电压接近零,电感电流IL上升。在t2-t3时间段,第一晶体管Q1断开,第二驱动信号Vg2为Vin-Vt1,中间节点SW的电压为Vin-Vt1+|Vgs|,该电压大于输入电压也大于输出电压,电感电流IL下降。从t3时刻开始,重复上述过程,实现稳压功能。
因此,从上文描述可知,本实施例中,在第一晶体管Q1闭合时,电感L储能,而在第一晶体管Q1关断时,第二晶体管Q2的控制端的电压设置为Vin-ΔV,这时由于电感电流IL方向不会突变,电感电流会对中间节点SW充电,当中间节点SW的电压被电感L充电到达到第二晶体管Q2的导通阈值电压时,第二晶体管Q2导通。导通之后,Vsw=|Vgs|+Vin-ΔV,Vgs的大小跟电流大小相关,会随着电流的变化有小幅度变化(Ids=1/2*u*Cox*W/L*(Vgs-Vth)^2),从而电感L两端的电压差为Vin-Vsw<0,所以电感电流IL下降,使输出电压稳定在预期值。从而通过这样一个阶段实现了Boost电路和LDO电路组合的功能,Boost电路的输入电压和输出电压可以分别视为Vin和Vin+|Vgs|-ΔV,而LDO电路的输入电压和输出电压可以分别视为Vin+|Vgs|-ΔV和Vout。
根据电感伏秒平衡可知:Vin*Ton+(Vin-(Vin-ΔV+|Vgs|))*Toff=0,得到占空比为:D2=(|Vgs|-ΔV)/(Vin+|Vgs|-ΔV)。通过设置ΔV的大小,可以实现占空比D2相对占空比D1波动较小的功能,即当输入电压从小于输出电压到大于输出电压变化时,可以避免占空比突变造成输出电压过冲,输出电压的纹波较小。而且,在第二晶体管Q2导通时,其两端的压降为Vin-ΔV+|Vgs|-Vout,损耗较小,效率提升。因此,本实施例中通过设置第二驱动信号的大小,针对输入电压慢慢变化到输出电压附近并切换工作状态时,可以避免占空比突变造成的输出电压过冲或下降,实现更平滑的切换;同时也可以减小损耗,提升效率。
进一步地,作为本发明的其他实施例,图7所示为本发明提供的升压变换器的控制电路的另一种示意性框图。与图3中不同之处在于,第二逻辑控制电路基于输入电压和输出电压的大小还输出第三使能信号EN3,第一驱动电路220接收第三使能信号EN3,基于第三使能信号EN3控制第一驱动电路220输出第一驱动信号Vg1,第二驱动电路230也接收第三使能信号EN3,同时也基于第三使能信号EN3控制第二驱动电路230输出第二驱动信号Vg2。
图8为本发明提供的基于图7中的升压变换器的控制电路的第二逻辑控制电路250的一种示意性电路框图,与图4中不同的点在于,该实施例中还将输入电压与输出电压之间的差值与第二晶体管Q2上的导通压降或者一个阈值电压进行比较,用Vt2表示第二晶体管Q2上的导通压降或者该阈值电压。具体地,第二逻辑控制电路250包括比较器COM2、比较器COM3、与门U7、与门U9、与门U10、或门U8、或门U11、或门U12,比较器COM2将输入电压和输出电压进行比较输出VA,比较器COM3将输出电压与Vt2之和跟输入电压相比较输出VB,与门U7、与门U9、与门U10、或门U8、或门U11、或门U12基于VA和VB输出第一使能信号EN1、第二使能信号EN2和第三使能信号EN3。其中,第二晶体管Q2上的导通压降的获取可以采用常规的电路结构来实现;阈值电压的设置可以根据实际电路的应用情况进行设置。该实施例中第二逻辑控制电路250要实现的功能是,当输入电压小于输出电压时,输出有效状态的第三使能信号EN3和第一使能信号EN1和无效状态的第二使能信号EN2,也即此时,第一驱动电路220和第三驱动电路240驱动第一晶体管Q1和第二晶体管Q2工作在正常的升压状态,第二驱动电路230不工作。当输入电压大于输出电压,且输入电压与输出电压的差值小于Vt2时,输出有效状态的第三使能信号EN3、第二使能信号EN2和无效状态的第一使能信号EN1,此时由第一驱动电路220和第二驱动电路230分别控制第一晶体管Q1和第二晶体管Q2的工作,第三驱动电路240不工作。当输入电压大于输出电压,且输入电压与输出电压的差值大于Vt2时,输出有效状态的第二使能信号EN2、无效状态的第一使能信号EN1和无效状态的第三使能信号EN3,此时第二驱动电路230工作,第三驱动电路240不工作,第一驱动电路220内部电路基于无效的第一使能信号EN1控制第一晶体管Q1一直关断。
具体地,图9所示为本发明提供的对应图7中的控制电路中的第二逻辑控制电路250的一种示意性电路框图,与图5中的不同的点在于第一供电选择单元231的设置,在该实施例中第一供电选择单元231还包括开关S3、开关S4以及反相器U13,开关S3受第三使能信号EN3控制,第三使能信号EN3经过反相器U13后控制开关S4的工作。当第三使能信号EN3有效时,开关S3闭合;当第三使能信号无效时,开关S4闭合。
下面结合图7-9介绍该实施例的具体工作原理,当输入电压小于输出电压时,第一使能信号EN1、第三使能信号EN3均有效,第二使能信号EN2无效,第一驱动电路210和第三驱动电路240分别基于第一控制信号Vct1和第二控制信号Vct2控制第一晶体管Q1和第二晶体管Q2工作在正常的升压状态。当输入电压大于输出电压,且输入电压与输出电压的差值小于Vt2时,第三使能信号EN3、第二使能信号EN2均有效,第一使能信号EN1无效,开关S3闭合,当第一驱动电路210基于第一控制信号Vct1(即此时第一控制信号Vct1有效)控制第一晶体管Q1导通时,第二驱动电路230基于第二控制信号Vct2(即此时第二控制信号Vct2无效)将输入电压输入到第二晶体管Q2的控制端,即此时第二晶体管Q2关断(也可以采用其他电压控制第二晶体管处于关断状态);当第一驱动电路210基于第一控制信号Vct1(即此时第一控制信号Vct1无效)控制第一晶体管Q1关断时,第二驱动电路230基于第二控制信号Vct2(即此时第二控制信号Vct2有效)将运放AMP的输出端连接到第二晶体管Q2的控制端,此时第二晶体管Q2工作在饱和状态;也即此工作状态下的工作原理与图3-5中的原理相同。当输入电压大于输出电压,且输入电压与输出电压的差值大于Vt2时,第二使能信号EN2有效,第一使能信号EN1和第三使能信号EN3均无效,由于第一使能信号EN1无效,此工作状态下开关S4闭合,第一驱动电路220基于无效的第一使能信号EN1输出第一驱动信号Vg1,控制第一晶体管Q1一直工作在关断状态;当第二控制信号Vct2无效时,第二驱动电路230将接地端连接到第二晶体管Q2的控制端,控制第二晶体管Q2处于导通状态,也即此时由第二晶体管Q2导通的阶段作为电感L的储能阶段;当第二控制信号Vct2有效时,第二驱动电路230将运放AMP的输出端连接到第二晶体管Q2的控制端,此时第二晶体管Q2工作在饱和状态,且此时电感L上的电压为负压(中间节点的电压大于输入电压);也即在输入电压与输出电压的电压差值大于Vt2的情况下,第一晶体管Q1一直处于关断的状态,第二晶体管工作在导通与饱和交替工作的状态。
当第二晶体管工作在饱和状态时,第二晶体管Q2的第二驱动信号Vg2的大小是可以调节的,具体原理参照图5中的描述,在此不再详细阐述。
图10示出了根据图7-9的升压变换器的控制电路的一种示意性工作波形图,基于前文可知,在Vin>Vout时,且输入电压与输出电压的差值大于Vt2时,第一晶体管Q1工作一直工作在关断状态,第二晶体管工作在导通及饱和交替工作的阶段;具体地,在t1-t2时间段基于无效的第二控制信号Vct2,第二驱动信号Vg2为低电平,第二晶体管Q2导通,电感电流IL上升,由于电感电流IL上升的斜率与电感L两端的电压成一定的比例关系,因此,该实施例中电感电流上升的斜率小于第一晶体管Q1导通时电感电流IL的上升斜率,从图10中也可以看出,其电感电流IL的上升斜率小于图6中电感电流IL的上升斜率;在t1-t2时间段,中间节点SW的电压为输出电压Vout+Vt2,此时Vt2表示的为第二晶体管Q2上的压降;在t2-t3时间段,第二驱动信号Vg2为输入电压为Vin-Vt1,中间节点SW的电压为Vin-Vt1+|Vgs|,该电压大于输入电压也大于输出电压,电感电流IL下降。从t3时刻开始,重复上述过程,实现稳压功能。
因此,从上文描述可知,对于图7-9中的实施例,相对于图3-5中的实施例,在输入电压大于输出电压的情况下,基于输入电压与输出电压之间差值的大小又分为了不同的工作状态,相对于图3-5相当于增加了一个工作状态,当输入电压大于输出电压,且输入电压与输出电压的差值大于Vt2时,控制第一晶体管Q1处于一直关断的状态,第二晶体管工作在导通与饱和交替工作的状态。该实施例通过上述设置,同样可以在降压状态时对输出电压的稳压效果,并且可以实现降低损耗,提升效率的效果。
本发明还提供一种升压变换器,包括主电路和控制电路。主电路包括串联在接地端和输出端之间的第一晶体管Q1和第二晶体管Q2,第一晶体管Q1和第二晶体管Q2的中间节点通过电感L连接输入端。控制电路例如为图3-5或者图7-9的电路,控制电路控制第一晶体管Q1和第二晶体管Q2的工作状态。
相应的,本发明还提供一种升压变换器的控制方法,该控制方法具体的工作原理可以参见上文对控制电路工作原理的描述,这里不再详细赘述。
综上,本发明提供的升压变换器及其控制电路和控制方法,在输入电压小于输出电压时由第一驱动电路来和第三驱动电路分别驱动第一晶体管和第二晶体管工作在正常的升压状态,实现正常升压作用。在输入电压大于输出电压,或者输入电压大于输出电压,且输入电压与输出电压的差值小于Vt2时,第一驱动信号控制第一晶体管关断时,控制第二驱动电路向第二晶体管提供的第二驱动信号为第一值,控制第二晶体管工作在饱和状态,当第一驱动信号控制第一晶体管导通时,第二驱动信号控制第二晶体管关断。也可以在输入电压大于输出电压,且输入电压与输出电压的差值大于Vt2时,第一驱动信号控制第一晶体管一直关断,第二驱动信号控制第二晶体管工作在导通及饱和交替工作的工作状态。其中,第一值小于输入电压,具体地,该第一值为输入电压与第二值的差值,该第二值的大小设置为在第二晶体管导通时,使第一晶体管和第二晶体管的中间节点的电压大于输入电压,保证电感两端的负电压差;从而使电感上的电流下降,抑制输出电压的升高,从而稳定输出电压,减小输出电压纹波。另外,该控制电路使得第二驱动信号(第一值)设置地很小,从而中间节点的电压较小,第二晶体管上的压降低,损耗小,而且升压变换器在进行工作状态切换时,占空比突变较小,输出电压变化更平缓。另外,本发明可以以较小的器件和面积换取预期的输出电压,可以降低成本,节省功耗,提高转换效率。
进一步地,第二值的大小可调,且可以设置为大于零且小于第二晶体管的栅源电压绝对值之间的任一值,从而可以根据电路性能选取合适的第二驱动信号。
需要说明的是,本文中的数值均仅用于示例性的说明,在本发明的其它实施例中,也可以采样其它的数值来实现本方案,具体应根据实际情况进行合理设置,本发明对此不作限定。
最后应说明的是:显然,上述实施例仅仅是为清楚地说明本发明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。
还应理解,本文采用的术语和表述方式只是用于描述,本说明书的一个或多个实施例并不应局限于这些术语和表述。使用这些术语和表述并不意味着排除任何示意和描述(或其中部分)的等效特征,应认识到可能存在的各种修改也应包含在权利要求范围内。其他修改、变化和替换也可能存在。相应的,权利要求应视为覆盖所有这些等效物。
Claims (17)
1.一种升压变换器的控制电路,所述升压变换器包括串联在接地端和输出端之间的第一晶体管和第二晶体管,第一晶体管和第二晶体管的中间节点通过电感连接至输入端,所述控制电路包括:
第一逻辑控制电路,接收所述输出端的输出电压,并据此产生第一控制信号和第二控制信号;
第一驱动电路,连接所述第一晶体管的控制端,接收所述第一控制信号并输出第一驱动信号,以控制所述第一晶体管的开关状态;
第二驱动电路,连接所述第二晶体管的控制端,接收所述第二控制信号,在所述输入端的输入电压大于所述输出电压时输出第二驱动信号,以控制所述第二晶体管的工作状态,
其中,在所述输入电压大于所述输出电压,所述第一驱动信号控制所述第一晶体管导通时,所述第二驱动信号控制所述第二晶体管关断;所述第一驱动信号控制所述第一晶体管关断时,所述第二驱动信号控制所述第二晶体管工作在饱和状态;在所述饱和状态下,所述第二驱动信号为第一值,并且所述第一值小于所述输入电压,所述第一值使从所述输入端至所述输出端之间的所述电感两端的电压差为负压。
2.根据权利要求1所述的控制电路,其中,所述第一值为所述输入电压与第二值的差值,所述第二值为大于零且小于所述第二晶体管的栅源电压的绝对值的任一值。
3.根据权利要求1所述的控制电路,其中,所述控制电路还包括第三驱动电路,连接所述第二晶体管的控制端,接收所述第二控制信号,在所述输入电压小于所述输出电压时输出第三驱动信号,所述第一驱动信号和所述第三驱动信号控制所述第一晶体管和所述第二晶体管工作在升压状态。
4.根据权利要求3所述的控制电路,其中,所述控制电路还包括第二逻辑控制电路,
在所述输入电压小于所述输出电压时,输出有效状态的第一使能信号,所述第三驱动电路基于所述有效状态的第一使能信号输出所述第三驱动信号;
在所述输入电压大于所述输出电压时,输出有效状态的第二使能信号,所述第二驱动电路基于所述有效状态的第二使能信号输出所述第二驱动信号。
5.根据权利要求1所述的控制电路,其中,所述第二驱动电路包括:
第一供电选择单元,在所述输入电压大于所述输出电压,且所述第二控制信号无效时向所述第二晶体管提供输入电压作为所述第二驱动信号;
第一值提供单元,根据所述输入电压和所述中间节点电压产生第一值;
第二供电选择单元,在所述输入电压大于所述输出电压,且所述第二控制信号有效时向所述第二晶体管提供所述第一值作为所述第二驱动信号。
6.根据权利要求5所述的控制电路,其中,所述第一值提供单元包括:
串联的电流源和电阻,所述电阻连接在所述电流源和接地端之间;
加法器,连接至所述电流源和所述电阻的连接节点上,并接收所述输入电压,将所述电阻上的压降和所述输入电压进行加法运算;以及
运算放大器,输入端连接所述加法器的输出端和所述中间节点,输出端输出所述第一值。
7.根据权利要求6所述的控制电路,其中,所述第二驱动电路通过调节所述电阻的阻值和/或所述电流源的电流大小来调节输出的所述第一值的大小。
8.一种升压变换器的控制电路,所述升压变换器包括串联在接地端和输出端之间的第一晶体管和第二晶体管,第一晶体管和第二晶体管的中间节点通过电感连接至输入端,所述控制电路包括:
第一逻辑控制电路,接收所述输出端的输出电压,并据此产生第一控制信号和第二控制信号;
第一驱动电路,连接所述第一晶体管的控制端,接收所述第一控制信号,并基于所述输入端的输入电压和所述输出电压的大小输出第一驱动信号,以控制所述第一晶体管的开关状态;
第二驱动电路,连接所述第二晶体管的控制端,接收所述第二控制信号,在所述输入电压大于所述输出电压时输出第二驱动信号,以控制所述第二晶体管的工作状态,
其中,在所述输入电压大于所述输出电压,且所述输入电压与所述输出电压的差值小于所述第二晶体管上的导通压降或者阈值电压,且所述第一驱动信号控制所述第一晶体管导通时,所述第二驱动信号控制所述第二晶体管关断;所述第一驱动信号控制所述第一晶体管关断时,所述第二驱动信号控制所述第二晶体管工作在饱和状态;
在所述输入电压大于所述输出电压,且所述输入电压与所述输出电压的差值大于所述第二晶体管上的导通压降或者阈值电压时,所述第一驱动信号控制所述第一晶体管一直关断,所述第二驱动信号控制所述第二晶体管工作在导通及饱和交替工作的状态;
在所述饱和状态下,所述第二驱动信号为第一值,并且所述第一值小于所述输入电压,所述第一值使从所述输入端至所述输出端之间的所述电感两端的电压差为负压。
9.根据权利要求8所述的控制电路,其中,所述第一值为所述输入电压与第二值的差值,所述第二值为大于零且小于所述第二晶体管的栅源电压的绝对值的任一值。
10.根据权利要求8所述的控制电路,其中,所述控制电路还包括第三驱动电路,连接所述第二晶体管的控制端,接收所述第二控制信号,在所述输入电压小于所述输出电压时输出第三驱动信号,所述第一驱动信号和所述第三驱动信号控制所述第一晶体管和所述第二晶体管工作在升压状态。
11.根据权利要求10所述的控制电路,其中,所述控制电路还包括第二逻辑控制电路;
当所述输入电压大于所述输出电压,且所述输入电压与所述输出电压的差值小于所述第二晶体管上的导通压降或者所述阈值电压时,输出有效状态的第三使能信号、第二使能信号和无效状态的第一使能信号,所述第二驱动电路基于有效状态的第二使能信号和第三使能信号输出所述第二驱动信号;所述第一驱动电路基于有效状态的第三使能信号输出第一驱动信号;基于无效状态的第一使能信号所述第三驱动电路不工作;
当所述输入电压大于所述输出电压,且所述输入电压与所述输出电压的差值大于所述第二晶体管上的导通压降或者所述阈值电压时,输出有效状态的第二使能信号、无效状态的第一使能信号和第三使能信号,所述第一驱动电路基于无效状态的第三使能信号输出第一驱动信号控制所述第一晶体管一直关断;所述第二驱动电路基于有效状态的第二使能信号和无效状态的第三使能信号输出所述第二驱动信号;基于无效状态的第一使能信号所述第三驱动电路不工作;
当所述输入电压小于所述输出电压时,输出有效状态的第一使能信号、第三使能信号和无效状态的第二使能信号,所述第一驱动电路基于有效状态的第三使能信号输出第一驱动信号;所述第三驱动电路基于有效状态的第一使能信号输出第三驱动信号;基于无效状态的第二使能信号所述第二驱动电路不工作。
12.根据权利要求8所述的控制电路,其中,所述第二驱动电路包括:
第一供电选择单元,当所述输入电压大于所述输出电压,且所述输入电压与所述输出电压的差值小于所述第二晶体管上的导通压降或所述阈值电压,且所述第二控制信号无效时向所述第二晶体管提供所述输入电压作为所述第二驱动信号;
当所述输入电压大于所述输出电压,且所述输入电压与所述输出电压的差值大于所述第二晶体管上的导通压降或所述阈值电压,且所述第二控制信号无效时向所述第二晶体管提供所述接地端电压作为所述第二驱动信号;
第一值提供单元,根据所述输入电压和所述中间节点电压产生第一值;
第二供电选择单元,当所述输入电压大于所述输出电压,且所述输入电压与所述输出电压的差值小于或大于所述第二晶体管上的导通压降或所述阈值电压,且所述第二控制信号有效时向所述第二晶体管提供所述第一值作为所述第二驱动信号。
13.根据权利要求12所述的控制电路,其中,所述第一值提供单元包括:
串联的电流源和电阻,所述电阻连接在所述电流源和接地端之间;
加法器,连接至所述电流源和所述电阻的连接节点上,并接收所述输入电压,将所述电阻上的压降和所述输入电压进行加法运算;以及
运算放大器,输入端连接所述加法器的输出端和所述中间节点,输出端输出所述第一值。
14.根据权利要求13所述的控制电路,其中,所述第二驱动电路通过调节所述电阻的阻值和/或所述电流源的电流大小来调节输出的所述第一值的大小。
15.一种升压变换器,包括:
串联在接地端和输出端之间的第一晶体管和第二晶体管,所述第一晶体管和所述第二晶体管的中间节点通过电感连接至输入端;以及
根据权利要求1-7或者权利要求8-14任一项所述的控制电路,所述控制电路控制所述第一晶体管和所述第二晶体管的工作状态。
16.一种升压变换器的控制方法,所述升压变换器包括串联在接地端和输出端之间的第一晶体管和第二晶体管,所述第一晶体管和所述第二晶体管的中间节点通过电感连接至输入端,所述控制方法包括:
根据所述输出端的输出电压产生第一控制信号和第二控制信号;
基于所述第一控制信号并输出第一驱动信号,以控制所述第一晶体管的开关状态;
基于所述第二控制信号,在所述输入端的输入电压大于所述输出电压时输出第二驱动信号,以控制所述第二晶体管的工作状态,
其中,在所述输入电压大于所述输出电压,所述第一驱动信号控制所述第一晶体管导通时,所述第二驱动信号控制所述第二晶体管关断;所述第一驱动信号控制所述第一晶体管关断时,所述第二驱动信号控制所述第二晶体管工作在饱和状态;在所述饱和状态下,所述第二驱动信号为第一值,并且所述第一值小于所述输入电压,所述第一值使从所述输入端至所述输出端之间的所述电感两端的电压差为负压。
17.一种升压变换器的控制方法,所述升压变换器包括串联在接地端和输出端之间的第一晶体管和第二晶体管,所述第一晶体管和所述第二晶体管的中间节点通过电感连接至输入端,所述控制方法包括:
基于所述输出端的输出电压产生第一控制信号和第二控制信号;
基于所述第一控制信号,并基于所述输入端的输入电压和所述输出电压的大小输出第一驱动信号,以控制所述第一晶体管的开关状态;
基于所述第二控制信号,在所述输入电压大于所述输出电压时输出第二驱动信号,以控制所述第二晶体管的工作状态,
其中,在所述输入电压大于所述输出电压,且所述输入电压与所述输出电压的差值小于所述第二晶体管上的导通压降或者阈值电压,且所述第一驱动信号控制所述第一晶体管导通时,所述第二驱动信号控制所述第二晶体管关断;所述第一驱动信号控制所述第一晶体管关断时,所述第二驱动信号控制所述第二晶体管工作在饱和状态;
在所述输入电压大于所述输出电压,且所述输入电压与所述输出电压的差值大于所述第二晶体管上的导通压降或者阈值电压时,所述第一驱动信号控制所述第一晶体管一直关断,所述第二驱动信号控制所述第二晶体管工作在导通及饱和交替工作的状态;
在所述饱和状态下,所述第二驱动信号为第一值,并且所述第一值小于所述输入电压,所述第一值使从所述输入端至所述输出端之间的所述电感两端的电压差为负压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311387828.2A CN117728683A (zh) | 2023-10-24 | 2023-10-24 | 升压变换器及其控制电路和控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311387828.2A CN117728683A (zh) | 2023-10-24 | 2023-10-24 | 升压变换器及其控制电路和控制方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117728683A true CN117728683A (zh) | 2024-03-19 |
Family
ID=90207633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311387828.2A Pending CN117728683A (zh) | 2023-10-24 | 2023-10-24 | 升压变换器及其控制电路和控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117728683A (zh) |
-
2023
- 2023-10-24 CN CN202311387828.2A patent/CN117728683A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11563378B2 (en) | Seamless DCM-PFM transition for single pulse operation in DC-DC converters | |
US8624566B2 (en) | Current-mode control switching regulator and operations control method thereof | |
US7432614B2 (en) | Single-inductor multiple-output switching converters in PCCM with freewheel switching | |
US7570033B1 (en) | Apparatus and method for PWM buck-or-boost converter with smooth transition between modes | |
US7304463B2 (en) | DC-DC converter | |
US10547240B2 (en) | Power converter having low power operating mode | |
US9780657B2 (en) | Circuits and methods for controlling a boost switching regulator based on inductor current | |
US7423414B1 (en) | Apparatus and method for switching regulator with compensation delay for output voltage error correction | |
US11469668B2 (en) | Step-up switching converter and control circuit and method thereof | |
Chen et al. | A low-power dual-frequency SIMO buck converter topology with fully-integrated outputs and fast dynamic operation in 45 nm CMOS | |
US11677306B2 (en) | Inductor current reconstruction circuit, power converter and inductor current reconstruction method thereof | |
US20210203230A1 (en) | Switching converter with voltage and current dual-loop control and control method thereof | |
US11038423B2 (en) | Frequency control circuit, control method and switching converter | |
US10644600B2 (en) | Constant-time buck-boost switching regulator and control circuit and control method thereof | |
US10742120B1 (en) | Pulse frequency modulation control of a power converter | |
US9837901B1 (en) | Single-input multiple-output inverting and non-inverting buck/boost switching regulator control method and apparatus | |
US20240146197A1 (en) | Buck-boost converter and control method therefor | |
US20220038002A1 (en) | Switching converter and control circuit thereof | |
US11784577B2 (en) | Low noise power conversion system and method | |
CN117155072A (zh) | 开关变换器及其控制电路 | |
CN117728683A (zh) | 升压变换器及其控制电路和控制方法 | |
US11394287B2 (en) | Adjustable power save mode threshold for switching converter | |
CN116094323A (zh) | 一种开关变换器 | |
Kapat et al. | A novel current controlled tri-state boost converter with superior dynamic performance | |
CN114825932B (zh) | Buck-boost的控制电路、方法及变换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |