CN117715420A - 反熔丝存储器 - Google Patents

反熔丝存储器 Download PDF

Info

Publication number
CN117715420A
CN117715420A CN202211042656.0A CN202211042656A CN117715420A CN 117715420 A CN117715420 A CN 117715420A CN 202211042656 A CN202211042656 A CN 202211042656A CN 117715420 A CN117715420 A CN 117715420A
Authority
CN
China
Prior art keywords
antifuse
gate
doped region
antifuse memory
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211042656.0A
Other languages
English (en)
Inventor
郑仲皓
许齐修
连启发
林英廷
赖成孝
莫亚楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202211042656.0A priority Critical patent/CN117715420A/zh
Priority to US17/966,881 priority patent/US20240071535A1/en
Publication of CN117715420A publication Critical patent/CN117715420A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种反熔丝存储器，其包括至少一个反熔丝存储单元。反熔丝存储单元包括隔离结构、选择栅极、第一栅极绝缘层、反熔丝栅极、第二栅极绝缘层、第一掺杂区、第二掺杂区以及第三掺杂区。隔离结构设置在衬底中。选择栅极设置在衬底上。第一栅极绝缘层设置在选择栅极和衬底之间。反熔丝栅极设置在衬底上，且与隔离结构部分地重叠。第二栅极绝缘层设置在反熔丝栅极与衬底之间。第一掺杂区与第二掺杂区分别设置在选择栅极的相对两侧的衬底中，其中第一掺杂区位于选择栅极与反熔丝栅极之间。第三掺杂区设置在衬底中，且位于第一掺杂区与隔离结构之间。

Description

反熔丝存储器
技术领域
本发明涉及一种半导体组件，且特别是涉及一种反熔丝存储器(anti-fusememory)。
背景技术
反熔丝存储器是一种个人计算机和电子设备所广泛采用的单次可编程只读存储器(one time programmable ROM，OTPROM)。在反熔丝存储器的操作过程中，通过施加电压使电流流过反熔丝层来造成反熔丝层击穿(高温烧断)，以形成导电路径。此外，随着存储器组件的集成度(integration)持续不断地增加，存储器组件朝向速度更快、尺寸更小的目标发展。然而，随着存储器组件的线宽持续缩小，往往导致存储单元(memory cell)产生漏电流，因而影响存储器组件的效能。
发明内容
本发明提供一种反熔丝存储器，其中位于反熔丝栅极(anti-fuse gate)下方的作为轻掺杂漏极区(lightly-doped drain，LDD)的掺杂区与隔离结构之间不存在沟道区(channel region)或其他区域。
本发明的反熔丝存储器包括至少一个反熔丝存储单元。所述反熔丝存储单元包括隔离结构、选择栅极(select gate)、第一栅极绝缘层、反熔丝栅极、第二栅极绝缘层、第一掺杂区、第二掺杂区以及第三掺杂区。所述隔离结构设置在衬底中。所述选择栅极设置在所述衬底上。所述第一栅极绝缘层设置在所述选择栅极和所述衬底之间。所述反熔丝栅极设置在所述衬底上，且与所述隔离结构部分地重叠。所述第二栅极绝缘层设置在所述反熔丝栅极与所述衬底之间。所述第一掺杂区与所述第二掺杂区分别设置在所述选择栅极的相对两侧的所述衬底中，其中所述第一掺杂区位于所述选择栅极与所述反熔丝栅极之间。所述第三掺杂区设置在所述衬底中，且位于所述第一掺杂区与所述隔离结构之间。
在本发明的反熔丝存储器的一实施例中，所述第三掺杂区为轻掺杂漏极区。
在本发明的反熔丝存储器的一实施例中，所述第三掺杂区与所述隔离结构接触。
在本发明的反熔丝存储器的一实施例中，还包括第四掺杂区与第五掺杂区，其中所述第四掺杂区设置在所述衬底中、位于所述选择栅极的下方并与所述第一掺杂区连接，且所述第五掺杂区设置在所述衬底中、位于所述选择栅极的下方并与所述第二掺杂区连接。
在本发明的反熔丝存储器的一实施例中，所述第三掺杂区与所述反熔丝栅极的重叠宽度大于所述第四掺杂区与所述选择栅极的重叠宽度，且大于所述第五掺杂区与所述选择栅极的重叠宽度。
在本发明的反熔丝存储器的一实施例中，还包括接点(contact)，其设置在所述第二掺杂区上。
在本发明的反熔丝存储器的一实施例中，所述反熔丝存储器包括两个所述反熔丝存储单元以及位线，其中：所述两个反熔丝存储单元共用一个所述第二掺杂区与所述接点；所述两个反熔丝存储单元相对于所述接点以镜像方式设置；且所述位线设置在所述两个反熔丝存储单元上且与所述接点连接。
在本发明的反熔丝存储器的一实施例中，所述反熔丝存储器包括第一对的所述反熔丝存储单元、第二对的所述反熔丝存储单元以及位线，其中：在所述第一对与所述第二对的每一个中，两个反熔丝存储单元共用一个所述第二掺杂区与所述接点，且所述两个反熔丝存储单元相对于所述接点以镜像方式设置；所述位线设置在所述第一对与所述第二对上，且与对应于所述第一对的所述接点以及对应于所述第二对的所述接点连接；且在所述位线的延伸方向上，所述第一对中的一个反熔丝栅极邻近所述第二对中的一个反熔丝栅极。
在本发明的反熔丝存储器的一实施例中，所述反熔丝存储器包括第一对的所述反熔丝存储单元、第二对的所述反熔丝存储单元、第一位线以及第二位线，其中：在所述第一对与所述第二对的每一个中，两个反熔丝存储单元共用一个所述第二掺杂区与所述接点，且所述两个反熔丝存储单元相对于所述接点以镜像方式设置；所述第一对与所述第二对共用一个所述反熔丝栅极；所述第一位线与所述第二位线设置在所述第一对与所述第二对上；所述第一位线与对应于所述第一对的所述接点连接；且所述第二位线与对应于所述第二对的所述接点连接。
在本发明的反熔丝存储器的一实施例中，所述第一位线与所述第二位线位于不同高度处。
在本发明的反熔丝存储器的一实施例中，所述第一位线与所述第二位线位于相同高度处。
在本发明的反熔丝存储器的一实施例中，所述第三掺杂区与所述反熔丝栅极部分地重叠。
在本发明的反熔丝存储器的一实施例中，在对包括所述反熔丝栅极的反熔丝晶体管进行编程操作时，位于所述反熔丝栅极与所述第三掺杂区之间的所述第二栅极绝缘层击穿而形成击穿区域，使得电流自所述反熔丝栅极通过所述击穿区域而流至所述第三掺杂区。
在本发明的反熔丝存储器的一实施例中，所述选择栅极与所述反熔丝栅极具有相同的宽度。
在本发明的反熔丝存储器的一实施例中，所述反熔丝栅极的宽度大于所述选择栅极的宽度。
在本发明的反熔丝存储器的一实施例中，所述第四掺杂区与所述第五掺杂区作为轻掺杂漏极区。
在本发明的反熔丝存储器的一实施例中，所述选择栅极包括多晶硅栅极。
在本发明的反熔丝存储器的一实施例中，所述反熔丝栅极包括多晶硅栅极。
在本发明的反熔丝存储器的一实施例中，所述第二栅极绝缘层包括氧化硅层、HfO2层或Al2O3层。
在本发明的反熔丝存储器的一实施例中，所述第一栅极绝缘层不同于所述第二栅极绝缘层。
综上所述，在本发明的反熔丝存储器中，第三掺杂区与隔离结构之间不存在沟道区或其他区域。因此，在对反熔丝存储器进行编程操作的过程中，通过使反熔丝栅极下方的第二栅极绝缘层击穿(高温烧断)而形成导电路径，可避免漏电流产生。此外，由于第三掺杂区与隔离结构之间不存在沟道区或其他区域，因此可避免在编程操作的过程中寄生二极管(diode)形成于沟道区处而导致临界电压(Vt)提高，且也可避免环状注入区(halo implantregion)或口袋注入区(pocket implant region)所造成的临界电压提高。
为让本发明能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A为本发明的第一实施例的反熔丝存储器中的反熔丝存储单元的剖面示意图；
图1B为图1A中的反熔丝存储单元的布局图；
图2为本发明的第二实施例的反熔丝存储器的布局图；
图3为本发明的第三实施例的反熔丝存储器的布局图；
图4为本发明的第四实施例的反熔丝存储器的布局图；
图5为本发明的第四实施例的反熔丝存储器的布局图；
图6A与图6B为本发明的第一实施例的反熔丝存储器在进行读取操作时的等效电路图。
具体实施方式
下文列举实施例并配合附图来进行详细地说明，但所提供的实施例并非用以限制本发明所涵盖的范围。此外，附图仅以说明为目的，并未依照原尺寸作图。为了方便理解，在下述说明中相同的组件将以相同的符号标示来说明。
关于本文中所提到“包含”、“包括”、“具有”等的用语均为开放性的用语，也就是指“包含但不限于”。
当以“第一”、“第二”等的用语来说明组件时，仅用于将这些组件彼此区分，并不限制这些组件的顺序或重要性。因此，在一些情况下，第一组件也可称作第二组件，第二组件也可称作第一组件，且此不偏离本发明的范畴。
此外，此外，文中所提到的方向性用语，例如“上”、“下”等，仅是用以参考附图的方向，并非用来限制本发明。因此，应理解，“上”可与“下”互换使用，且当层或膜等组件放置于另一组件“上”时，所述组件可直接放置于所述另一组件上，或者可存在中间组件。另一方面，当称组件“直接”放置于另一组件“上”时，则两者之间不存在中间组件。
图1A为本发明实施例的反熔丝存储器中的反熔丝存储单元的剖面示意图。图1B为图1A中的反熔丝存储单元的布局图。
同时参照图1A与图1B，在本实施例中，反熔丝存储器包括反熔丝存储单元10。反熔丝存储单元10包括衬底100、隔离结构、选择栅极104、第一栅极绝缘层106a、反熔丝栅极108、第二栅极绝缘层106b、第一掺杂区110、第二掺杂区112以及第三掺杂区114。
在本实施例中，衬底100可为具有第一导电型的硅衬底。当第一导电型为p型时，第二导电型则为n型。反之，当第一导电型为n型时，第二导电型则为p型。隔离结构设置在衬底100中，以界定出有源区(active area，AA)。如本领域技术人员所熟知，隔离结构可以是浅沟槽隔离(shallow trench isolation，STI)结构或者场氧化(field oxide，FOX)层。选择栅极104设置在衬底100上。选择栅极104可为多晶硅栅极。反熔丝栅极108设置在衬底100上，且与隔离结构部分地重叠。也就是说，在本实施例中，反熔丝栅极108的一部分位于衬底100上方，且反熔丝栅极108的另一部分位于隔离结构上方。反熔丝栅极108可为多晶硅栅极。
在本实施例中，介电层106连续地设置于衬底100与隔离结构上。介电层106可以是氧化硅层或其他具有高介电常数的介电层，例如HfO2层、Al2O3层等。位于选择栅极104与衬底100之间的介电层106可作为选择栅极104的栅极绝缘层，即第一栅极绝缘层106a。位于反熔丝栅极108与衬底100之间的介电层106可作为反熔丝栅极108的栅极绝缘层，即第二栅极绝缘层106b。也就是说，在本实施例中，第一栅极绝缘层106a与第二栅极绝缘层106b为相同的介电层，但本发明不限于此。在其他实施例中，第一栅极绝缘层106a与第二栅极绝缘层106b可视实际需求而为不同的介电层。举例来说，第一栅极绝缘层106a与第二栅极绝缘层106b在材料上可为不同的，或者第一栅极绝缘层106a与第二栅极绝缘层106b在厚度上可为不同的。此外，在本实施例中，间隔件(spacer)105设置于选择栅极104的侧壁上，间隔件109设置于反熔丝栅极108的侧壁上，但本发明不限于此。
第一掺杂区110与第二掺杂区112分别设置在选择栅极104的相对两侧的衬底100中。第一掺杂区110与第二掺杂区112具有与衬底100相反的导电型，即第一掺杂区110与第二掺杂区112具有第二导电型。第一掺杂区110位于选择栅极104与反熔丝栅极108之间。此外，在本实施例中，反熔丝存储单元10还包括设置在第二掺杂区112上且穿过介电层106而与第二掺杂区112连接的接点113。接点113用以使反熔丝存储单元10与反熔丝存储器中的位线(未图标)电连接。因此，在本实施例中，第一掺杂区110可作为源极，而第二掺杂区112则作为漏极。
第三掺杂区114设置在衬底100中，且位于第一掺杂区110与隔离结构之间。第三掺杂区114与反熔丝栅极108部分地重叠。第三掺杂区114具有与衬底100相反的导电型，即第三掺杂区114具有第二导电型。此外，在本实施例中，第三掺杂区114作为轻掺杂漏极区，因此，第三掺杂区114的掺杂浓度小于第一掺杂区110的掺杂浓度，且小于第二掺杂区112的掺杂浓度。
此外，在本实施例中，反熔丝存储单元10还包括第四掺杂区116以及第五掺杂区118。第四掺杂区116设置在衬底100中、位于选择栅极104的下方并与第一掺杂区110连接。第五掺杂区118设置在衬底100中、位于选择栅极104的下方并与第二掺杂区112连接。第四掺杂区116与第五掺杂区118具有与衬底100相反的导电型，即第四掺杂区116与第五掺杂区118具有第二导电型。第四掺杂区116与第五掺杂区118之间的区域即为包括选择栅极104的选择晶体管的沟道区。此外，在本实施例中，第四掺杂区116与第五掺杂区118作为轻掺杂漏极区，因此，第四掺杂区116与第五掺杂区118的掺杂浓度小于第一掺杂区110的掺杂浓度，且小于第二掺杂区112的掺杂浓度。
另外，在本实施例中，第三掺杂区114与隔离结构接触。也就是说，在包括反熔丝栅极108的晶体管中，不存在如同第四掺杂区116与第五掺杂区118之间的沟道区或其他区域，例如本领预技术人员熟知的环状注入区或口袋注入区。
在本实施例的反熔丝存储单元10中，第三掺杂区114与隔离结构接触，因此第三掺杂区114与隔离结构之间不存在沟道区或其他区域。此外，反熔丝栅极108与第二栅极绝缘层106b构成反熔丝结构。如此一来，在对反熔丝存储单元10进行编程操作的过程中，通过使反熔丝栅极108下方的第二栅极绝缘层106b击穿(高温烧断)而形成击穿区域(导电路径)，可有效地避免漏电流产生。换句话说，在本实施例中，电流仅会通过击穿区域自反熔丝栅极108流至第三掺杂区114。此外，由于第三掺杂区114与隔离结构之间不存在沟道区或其他区域，因此可避免在编程操作的过程中寄生二极管形成于沟道区处而导致临界电压提高，且也可避免环状注入区或口袋注入区所造成的临界电压提高。
此外，为了进一步提高第三掺杂区114所带来的上述效果，在本实施例中，第三掺杂区114与反熔丝栅极108的重叠宽度大于第四掺杂区116与选择栅极104的重叠宽度，且大于第五掺杂区118与选择栅极104的重叠宽度，但本发明不限于此。在其他实施例中，视实际需求，第三掺杂区114与反熔丝栅极108的重叠宽度可与第四掺杂区116与选择栅极104的重叠宽度以及第五掺杂区118与选择栅极104的重叠宽度相同。
另外，在本实施例中，选择栅极104与反熔丝栅极108具有相同的宽度，但本发明不限于此。在其他实施例中，选择栅极104与反熔丝栅极108可具有不同的宽度。举例来说，在一实施例中，反熔丝栅极108的宽度较佳可大于选择栅极104的宽度。
以下对本实施例的反熔丝存储单元10的编程操作以及读取操作进行示例性的说明，但本发明不限于此。
对反熔丝栅极108施加约7.0V的电压，对选择栅极104施加约3.0V的电压，以对反熔丝存储单元10进行编程操作。此时，位于反熔丝栅极108与第三掺杂区114之间的第二栅极绝缘层106b击穿(高温烧断)而形成导电路径(电阻值为0)。在进行编程操作之后，可对反熔丝存储单元10进行读取操作。如图6A与图6B所示，对反熔丝晶体管600的反熔丝栅极108施加约2.5V的电压V1，对选择晶体管602的选择栅极104施加约1.4V的电压V2。此外，接点113可通过位线BL连接至外部的读取电路604。读取电路604包括一般熟知的各种组件，本发明不对此进行限定。例如，在本实施例中，读取电路604可包括用于处理列选择信号(columnselect signal)Y与YB的组件；用于根据预充电信号PCHB与参考电压VREF进行预充电(pre-charge)至电源电压VCC的一半的组件，其中参考电流IREF产生；产生数据线信号DL的感测放大器缓冲(sense amplifier buffer)SABUF；产生数据输出信号DOUT的输出缓冲(outputbuffer)OUTBUF。此时，可经由外部的读取电路604对位线BL(接点113)施加约1.4V的电压来进行预充电。因此，如图6A所示，在反熔丝存储单元10已经编程的情况下，流经选择栅极104的电流I大于0，位线BL处的电压将被上拉(pull up)至约0.8V，可读出“1”的数据。此外，在反熔丝存储单元10未经编程的情况下，流经选择栅极104的电流I为0时，位线BL处的电压将被下拉(pull down)至约0V，可读出“0”的数据。如此一来，可读出反熔丝存储单元10的电信号。
图2为本发明的第二实施例的反熔丝存储器的布局图。在本实施例中，与图1A以及图1B相同的组件将以相同的参考符号表示，且不再对其进行说明。
参照图2，本实施例的反熔丝存储器20包括两个反熔丝存储单元10以及位线200。详细地说，在反熔丝存储器20中，两个反熔丝存储单元10共用一个第二掺杂区112与接点113。两个反熔丝存储单元10相对于接点113以镜像方式设置。此外，位线200设置在两个反熔丝存储单元10上，且与接点113连接。如此一来，可通过位线200同时对两个反熔丝存储单元10中的第二掺杂区112施加电压。另外，在本实施例中，位线200的延伸方向与两个反熔丝存储单元10的连接方向相同，因此可有效地减少反熔丝存储器20的布局面积。
图3为本发明的第三实施例的反熔丝存储器的布局图。在本实施例中，与图1A、图1B以及图2相同的组件将以相同的参考符号表示，且不再对其进行说明。
参照图3，本实施例的反熔丝存储器30包括第一对32-1的反熔丝存储单元10、第二对32-2的反熔丝存储单元10以及位线300。详细地说，在反熔丝存储器30中，第一对32-1的反熔丝存储单元10以及第二对32-2的反熔丝存储单元10各自具有如同图2所示的架构。也就是说，在第一对32-1的反熔丝存储单元10中，两个反熔丝存储单元10共用一个第二掺杂区112与接点113，且两个反熔丝存储单元10相对于接点113以镜像方式设置；在第二对32-2的反熔丝存储单元10中，两个反熔丝存储单元10共用一个第二掺杂区112与接点113，且两个反熔丝存储单元10相对于接点113以镜像方式设置。此外，在本实施例中，第一对32-1的反熔丝存储单元10不与第二对32-2的反熔丝存储单元10连接。
此外，位线300设置在第一对32-1的反熔丝存储单元10以及第二对32-2的反熔丝存储单元10上，且同时与对应于第一对32-1的接点113以及对应于第二对32-2的接点113连接。在位线300的延伸方向上，第一对32-1中的一个反熔丝栅极108邻近第二对32-2中的一个反熔丝栅极108。如此一来，可通过位线300同时对第一对32-1的反熔丝存储单元10以及第二对32-2的反熔丝存储单元10中的第二掺杂区112施加电压。另外，在本实施例中，位线300的延伸方向相同于第一对32-1的反熔丝存储单元10与第二对32-2的反熔丝存储单元10的排列方向，因此可有效地减少反熔丝存储器30的布局面积。
在本实施例中，反熔丝存储器30包括两对的反熔丝存储单元10，但本发明不限于此。在其他实施例中，可视实际需求，可采用相同的方式，将位线设置在更多对的反熔丝存储单元10上，且将位线同时与对应每一对的接点连接。
图4为本发明的第四实施例的反熔丝存储器的布局图。在本实施例中，与图1A、图1B以及图2相同的组件将以相同的参考符号表示，且不再对其进行说明。
参照图4，本实施例的反熔丝存储器40包括第一对42-1的反熔丝存储单元10、第二对42-2的反熔丝存储单元10、第一位线400-1以及第二位线400-2。在反熔丝存储器40中，第一对42-1的反熔丝存储单元10以及第二对42-2的反熔丝存储单元10各自具有如同图2所示的架构。也就是说，在第一对42-1的反熔丝存储单元10中，两个反熔丝存储单元10共用一个第二掺杂区112与接点113，且两个反熔丝存储单元10相对于接点113以镜像方式设置；在第二对42-2的反熔丝存储单元10中，两个反熔丝存储单元10共用一个第二掺杂区112与接点113，且两个反熔丝存储单元10相对于接点113以镜像方式设置。此外，第一对42-1的反熔丝存储单元10与第二对42-2的反熔丝存储单元10共用一个反熔丝栅极108，亦即第一对42-1的反熔丝存储单元10与第二对42-2的反熔丝存储单元10连接在一起。
此外，在本实施例中，第一位线400-1与第二位线400-2设置在第一对42-1的反熔丝存储单元10与第二对42-2的反熔丝存储单元10上。第一位线400-1与对应于第一对42-1的接点113连接，且第二位线400-2与对应于第二对42-2的接点113连接。也就是说，在本实施例中，可独立地通过第一位线400-1对第一对42-1的反熔丝存储单元10中的第二掺杂区112施加电压，且可独立地通过第二位线400-2对第二对42-2的反熔丝存储单元10中的第二掺杂区112施加电压，以独立地对两对反熔丝存储单元10进行操作。
另外，在本实施例中，自俯视方向来看，第一位线400-1与第二位线400-2分别在这些反熔丝存储单元10的相对两侧处平行延伸，因此第一位线400-1与第二位线400-2可设置于相同高度处，亦即第一位线400-1与第二位线400-2可设置在同一层中，但本发明不限于此。在其他实施例中，第一位线400-1与第二位线400-2可视实际需求而设置于不同高度处。
图5为本发明的第四实施例的反熔丝存储器的布局图。在本实施例中，与图4相同的组件将以相同的参考符号表示，且不再对其进行说明。
参照图5，本实施例的反熔丝存储器50与反熔丝存储器40的差异在于：在反熔丝存储器50中，第二位线400-2设置于较第一位线400-1高的水平高度处，亦即第一位线400-1与第二位线400-2设置在不同层中。如此一来，可有效地缩小反熔丝存储器的布局面积。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (20)

1.一种反熔丝存储器，包括：
至少一个反熔丝存储单元，其中所述反熔丝存储单元包括：
隔离结构，设置在衬底中；
选择栅极，设置在所述衬底上；
第一栅极绝缘层，设置在所述选择栅极和所述衬底之间；
反熔丝栅极，设置在所述衬底上，且与所述隔离结构部分地重叠；
第二栅极绝缘层，设置在所述反熔丝栅极与所述衬底之间；
第一掺杂区与第二掺杂区，分别设置在所述选择栅极的相对两侧的所述衬底中，其中所述第一掺杂区位于所述选择栅极与所述反熔丝栅极之间；以及
第三掺杂区，设置在所述衬底中，且位于所述第一掺杂区与所述隔离结构之间。
2.根据权利要求1所述的反熔丝存储器，其特征在于，所述第三掺杂区为轻掺杂漏极区。
3.根据权利要求1所述的反熔丝存储器，其特征在于，所述第三掺杂区与所述隔离结构接触。
4.根据权利要求1所述的反熔丝存储器，其特征在于，还包括第四掺杂区与第五掺杂区，其中所述第四掺杂区设置在所述衬底中、位于所述选择栅极的下方并与所述第一掺杂区连接，且所述第五掺杂区设置在所述衬底中、位于所述选择栅极的下方并与所述第二掺杂区连接。
5.根据权利要求4所述的反熔丝存储器，其特征在于，所述第三掺杂区与所述反熔丝栅极的重叠宽度大于所述第四掺杂区与所述选择栅极的重叠宽度，且大于所述第五掺杂区与所述选择栅极的重叠宽度。
6.根据权利要求1所述的反熔丝存储器，其特征在于，还包括接点，设置在所述第二掺杂区上。
7.根据权利要求6所述的反熔丝存储器，其特征在于，包括两个所述反熔丝存储单元以及位线，其中：
所述两个反熔丝存储单元共用一个所述第二掺杂区与所述接点，
所述两个反熔丝存储单元相对于所述接点以镜像方式设置，且
所述位线设置在所述两个反熔丝存储单元上且与所述接点连接。
8.根据权利要求6所述的反熔丝存储器，其特征在于，包括第一对的所述反熔丝存储单元、第二对的所述反熔丝存储单元以及位线，其中：
在所述第一对与所述第二对的每一个中，两个反熔丝存储单元共用一个所述第二掺杂区与所述接点，且所述两个反熔丝存储单元相对于所述接点以镜像方式设置，
所述位线设置在所述第一对与所述第二对上，且与对应于所述第一对的所述接点以及对应于所述第二对的所述接点连接，且
在所述位线的延伸方向上，所述第一对中的一个反熔丝栅极邻近所述第二对中的一个反熔丝栅极。
9.根据权利要求6所述的反熔丝存储器，其特征在于，包括第一对的所述反熔丝存储单元、第二对的所述反熔丝存储单元、第一位线以及第二位线，其中：
在所述第一对与所述第二对的每一个中，两个反熔丝存储单元共用一个所述第二掺杂区与所述接点，且所述两个反熔丝存储单元相对于所述接点以镜像方式设置，
所述第一对与所述第二对共用一个所述反熔丝栅极，
所述第一位线与所述第二位线设置在所述第一对与所述第二对上，
所述第一位线与对应于所述第一对的所述接点连接，且
所述第二位线与对应于所述第二对的所述接点连接。
10.根据权利要求9所述的反熔丝存储器，其特征在于，所述第一位线与所述第二位线位于不同高度处。
11.根据权利要求9所述的反熔丝存储器，其特征在于，所述第一位线与所述第二位线位于相同高度处。
12.根据权利要求1所述的反熔丝存储器，其特征在于，所述第三掺杂区与所述反熔丝栅极部分地重叠。
13.根据权利要求1所述的反熔丝存储器，其特征在于，在对包括所述反熔丝栅极的反熔丝晶体管进行编程操作时，位于所述反熔丝栅极与所述第三掺杂区之间的所述第二栅极绝缘层击穿而形成击穿区域，使得电流自所述反熔丝栅极通过所述击穿区域而流至所述第三掺杂区。
14.根据权利要求1所述的反熔丝存储器，其特征在于，所述选择栅极与所述反熔丝栅极具有相同的宽度。
15.根据权利要求1所述的反熔丝存储器，其特征在于，所述反熔丝栅极的宽度大于所述选择栅极的宽度。
16.根据权利要求1所述的反熔丝存储器，其特征在于，所述第四掺杂区与所述第五掺杂区作为轻掺杂漏极区。
17.根据权利要求1所述的反熔丝存储器，其特征在于，所述选择栅极包括多晶硅栅极。
18.根据权利要求1所述的反熔丝存储器，其特征在于，所述反熔丝栅极包括多晶硅栅极。
19.根据权利要求1所述的反熔丝存储器，其特征在于，所述第二栅极绝缘层包括氧化硅层、HfO2层或Al2O3层。
20.根据权利要求1所述的反熔丝存储器，其特征在于，所述第一栅极绝缘层不同于所述第二栅极绝缘层。
CN202211042656.0A 2022-08-29 2022-08-29 反熔丝存储器 Pending CN117715420A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211042656.0A CN117715420A (zh) 2022-08-29 2022-08-29 反熔丝存储器
US17/966,881 US20240071535A1 (en) 2022-08-29 2022-10-16 Anti-fuse memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211042656.0A CN117715420A (zh) 2022-08-29 2022-08-29 反熔丝存储器

Publications (1)

Publication Number Publication Date
CN117715420A true CN117715420A (zh) 2024-03-15

Family

ID=89998160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211042656.0A Pending CN117715420A (zh) 2022-08-29 2022-08-29 反熔丝存储器

Country Status (2)

Country Link
US (1) US20240071535A1 (zh)
CN (1) CN117715420A (zh)

Also Published As

Publication number Publication date
US20240071535A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
US7983070B2 (en) DRAM tunneling access transistor
US8305790B2 (en) Electrical anti-fuse and related applications
US10020231B2 (en) Semiconductor device and method for fabricating the same
KR101962517B1 (ko) 안티 퓨즈 셀 구조물
US7102951B2 (en) OTP antifuse cell and cell array
TWI435332B (zh) 單次可程式化記憶體及其操作方法
US7745873B2 (en) Ultra-thin body vertical tunneling transistor
US7710765B2 (en) Back gated SRAM cell
US8957482B2 (en) Electrical fuse and related applications
US20070052012A1 (en) Vertical tunneling nano-wire transistor
JP2018186256A (ja) プログラム性能を改善可能な不揮発性メモリセル
KR102178025B1 (ko) 감소된 레이아웃 면적을 갖는 otp 셀
US10361212B2 (en) Semiconductor memory devices
US6836000B1 (en) Antifuse structure and method of use
KR101958518B1 (ko) 프로그래밍의 신뢰성이 개선된 otp 셀
US20220068942A1 (en) Semiconductor storage device
KR100206716B1 (ko) 노아형 마스크 롬
US20110223723A1 (en) Method for manufacturing an antifuse memory cell
US10032522B2 (en) Three-transistor OTP memory cell
CN117715420A (zh) 反熔丝存储器
JPH05218328A (ja) Ｎａｎｄ型マスクｒｏｍ
US11450670B1 (en) Semiconductor memory cell and the forming method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination