CN117711961A - 扇出型堆叠芯片封装方法及封装结构 - Google Patents
扇出型堆叠芯片封装方法及封装结构 Download PDFInfo
- Publication number
- CN117711961A CN117711961A CN202311697824.4A CN202311697824A CN117711961A CN 117711961 A CN117711961 A CN 117711961A CN 202311697824 A CN202311697824 A CN 202311697824A CN 117711961 A CN117711961 A CN 117711961A
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- bonding
- transition
- temporary carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 51
- 230000007704 transition Effects 0.000 claims abstract description 75
- 229920003023 plastic Polymers 0.000 claims abstract description 52
- 239000004033 plastic Substances 0.000 claims abstract description 52
- 238000007789 sealing Methods 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims description 107
- 239000012790 adhesive layer Substances 0.000 claims description 27
- 230000008569 process Effects 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000000465 moulding Methods 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- 238000003466 welding Methods 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 description 8
- 238000009713 electroplating Methods 0.000 description 6
- 238000012858 packaging process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
本公开实施例提供一种扇出型堆叠芯片封装方法及封装结构，该方法包括：依次将多个芯片错位堆叠固定于临时载板，各芯片的非功能面朝向临时载板；将过渡垫片固定于背离临时载板最远端的芯片；将过渡垫片通过打线键合与各芯片的功能面电连接，通过打线形成包括靠近芯片的竖直段和靠近过渡垫片的弧形段的键合线；形成包裹多个芯片、过渡垫片和键合线的塑封层；将塑封层背离临时载板的一侧进行减薄，以去除过渡垫片并露出键合线的竖直段；去除临时载板，并在减薄后的塑封层上形成重布线层，重布线层与露出的键合线的竖直段电连接。通过过渡垫片，可以再塑封时有效控制键合线线弧偏移，提高对位精度，提升良率，为超薄扇出型堆叠封装结构提供解决方案。
Description
技术领域
本公开实施例属于半导体封装技术领域，具体涉及一种扇出型堆叠芯片封装方法及封装结构。
背景技术
消费电子产品持续的向轻薄化发展，这样也带动了对半导体器件轻薄化的需求。在手持设备中，特别是像智能手机类应用，PoP(package on package，封装上封装堆叠)结构是处理器的主流封装形式。在PoP中底层是处理器封装，而上层是存储器封装。目前电子产品对于存储的容量需求越来越大，对于手机类DRAM应用，最高已经达到16G的容量。由于单个芯片的容量有限，为实现大容量存储，需要多芯片堆叠封装。
目前一种超薄化方向是采用堆叠扇出封装方法，如图1中结构，通过采用芯片错位，然后通过通孔电镀工艺，形成导电柱3，可以实现多层同种芯片(芯片1和芯片2)垂直堆叠。但通孔电镀工艺成本较高，对于消费类产品，成本控制要求高。
于是提出了另一种堆叠扇出封装方法，该方法通过垂直打线工艺，实现芯片的垂直信号连接，替代电镀，降低成本。这种封装结构的流程是：首先将芯片通过错位方法，贴合到临时载板上，然后通过垂直悬空打线的方法，在每个芯片焊盘表面形成一个垂直键合线4，然后通过塑封，将芯片和垂直线都包裹起来，研磨塑封层表面，使垂直线暴露在塑封层外，最后在塑封层表面形成互连层，得到如图2所示的封装结构。本封装工艺的一个问题是，由于DRAM芯片的焊盘一般比较小，通常小于50um，因此无法使用比较粗的线，而使用细线，在形成悬空垂直线后，在做塑封时，由于塑封的流动、压力等作用会发生偏移，如图3所示，如果偏移过大，在最终形成平面互连层时，就会发生错位，导致良率下降。
针对上述问题，有必要提出一种设计合理且有效解决上述问题的扇出型堆叠芯片封装方法及封装结构。
发明内容
本公开实施例旨在至少解决现有技术中存在的技术问题之一，提供一种风电机组数据记录方法、装置、电子设备及存储介质。
本公开实施例的一方面提供一种扇出型堆叠芯片封装方法，所述方法包括：
提供临时载板、过渡垫片和多个芯片，其中，所述芯片具有功能面和非功能面；
依次将多个所述芯片错位堆叠固定于所述临时载板，各所述芯片的非功能面朝向所述临时载板；
将所述过渡垫片固定于背离所述临时载板最远端的所述芯片；
将所述过渡垫片通过打线键合与各所述芯片的功能面电连接，通过打线形成包括靠近所述芯片的竖直段和靠近所述过渡垫片的弧形段的键合线；
形成塑封层，所述塑封层包裹多个所述芯片、所述过渡垫片和所述键合线；
将所述塑封层背离所述临时载板的一侧进行减薄，以去除所述过渡垫片并露出所述键合线的竖直段；
去除所述临时载板，并在减薄后的所述塑封层上形成重布线层，所述重布线层与露出的所述键合线的竖直段电连接。
可选的，所述芯片的功能面设置有第一焊盘，所述过渡垫片背离所述芯片方向的表面设置有第二焊盘；
所述将所述过渡垫片通过打线键合与各所述芯片的功能面电连接，通过打线形成包括靠近所述芯片的竖直段和靠近所述过渡垫片的弧形段的键合线，包括：
将所述键合线的第一端焊接于与其对应的所述第一焊盘，进行竖直打线形成所述竖直段；
沿着所述竖直段以预设弧度继续进行打线形成所述弧形段，并将所述键合线的第一端焊接于与其对应的所述第二焊盘。
可选的，相邻两个所述芯片中朝向所述过渡垫片的所述芯片上的所述竖直段的高度为预设高度；
背离所述过渡垫片的所述芯片上的所述竖直段，凸出于朝向所述过渡垫片的所述芯片的表面至少所述预设高度。
可选的，所述将所述过渡垫片固定于背离所述临时载板最远端的所述芯片，包括：
将过渡垫片通过粘结胶层固定于背离所述临时载板最远端的所述芯片。
可选的，所述将所述塑封层背离所述临时载板的一侧进行减薄，以去除所述过渡垫片并露出所述键合线的竖直段，包括：
采用研磨工艺将所述塑封层背离所述临时载板的一侧进行减薄，去除所述过渡垫片并保留部分所述粘结胶层，以露出所述键合线的竖直段。
可选的，所述依次将多个所述芯片错位堆叠固定于所述临时载板，包括：
将多个所述芯片通过贴片胶层依次错位堆叠固定，形成芯片模组；
将所述芯片模组通过所述芯片上的所述贴片胶层固定于所述临时载板；
所述形成塑封层，包括：
在所述临时载板朝向所述芯片的表面形成所述塑封层。
可选的，所述依次将多个所述芯片错位堆叠固定于所述临时载板，还包括：
将多个所述芯片通过贴片胶层依次错位堆叠固定，形成芯片模组；
将所述芯片模组通过临时键合胶层固定于所述临时载板；
所述形成塑封层，还包括：
在所述临时键合胶层上形成所述塑封层。
可选的，所述在减薄后的所述塑封层上形成重布线层，包括：
图形化所述第一介电层，在对应所述键合线的竖直段处形成开口；
在图形化后的所述第一介电层上形成互连金属层，所述互连金属层与所述竖直段电连接；
图形化所述互连金属层，并在图形化后的所述互连金属层上形成包裹所述互连金属层的第二介电层。
可选的，所述在减薄后的所述塑封层上形成重布线层之后，所述方法还包括：
在所述重布线层上形成多个焊球，形成封装体；
对所述封装体进行切割，形成多个独立的封装结构。
本公开实施例的另一方面提供一种扇出型堆叠芯片封装结构，采用前文所述的扇出型堆叠芯片封装方法封装形成。
本公开实施例的扇出型堆叠芯片封装方法及封装结构，该封装方法中，依次将多个芯片错位堆叠固定于临时载板后，将过渡垫片固定于背离临时载板最远端的芯片；将过渡垫片通过打线键合与各芯片的功能面电连接，通过打线形成包括靠近芯片的竖直段和靠近过渡垫片的弧形段的键合线；然后减薄塑封层露出键合线的竖直段，通过键合线的竖直段实现芯片的垂直互连。通过设置过渡垫片，可以使键合线在芯片和过渡垫片之间形成线弧，过渡垫片对键合线起到约束和定型作用，可以在进行塑封时有效减少键合线竖直段的偏移，为超薄的扇出型多层堆叠存储器封装提供了解决方案，可以有效提升封装器件的良率。另外，不需要电镀工艺，通过现有打线键合工艺就可以得到竖直键合线，实现芯片的垂直互连，减小了封装器件的封装高度，节约了成本。
附图说明
图1为现有技术中一种扇出型堆叠芯片封装结构的结构示意图；
图2为现有技术中另一种扇出型堆叠芯片封装结构的结构示意图；
图3为图2所示封装结构中再塑封时垂直键合线发生偏移的结构示意图；
图4为本公开实施例中一种扇出型堆叠芯片封装方法的流程示意图；
图5至图14为本公开实施例中第一实施例的一种扇出型堆叠芯片封装方法的封装工艺示意图；
图15至图17为本公开实施例中第二实施例的一种扇出型堆叠芯片封装方法的部分封装工艺示意图。
具体实施方式
为使本领域技术人员更好地理解本公开实施例的技术方案，下面结合附图和具体实施方式对本公开实施例作进一步详细描述。
如图4所示，本公开实施例的一方面提供一种扇出型堆叠芯片封装方法S100，所述方法S100包括：
S110、提供临时载板、过渡垫片和多个芯片，其中，所述芯片具有功能面和非功能面。
如图5所示，提供临时载板110、过渡垫片120和多个芯片130。其中，芯片130具有功能面和非功能面，也就是说芯片130具有正面和背面。
需要说明的是，临时载板110的主要材质可以为玻璃，硅片或者金属覆铜板等，可以根据实际需要进行选择。过渡垫片120可以是带焊盘的硅片、基板或其它材料等，也可以根据实际需要进行选择。本公开实施例对于临时载板110和过渡垫片120的材质均不作具体限定。
S120、依次将多个所述芯片错位堆叠固定于所述临时载板，各所述芯片的非功能面朝向所述临时载板。
如图5所示，在第一实施例中，依次将多个芯片130错位堆叠固定于临时载板110，具体包括：
首先，将多个芯片130通过贴片胶层131依次错位堆叠固定，形成芯片模组。
需要说明的是，对于芯片130的数量本公开实施例不作具体限定，堆叠设置的芯片130的数量可以是2个、3个或者其他的数量，可以根据实际需要进行选择，本公开实施例不作具体限定。在本实施例中，以两个芯片130进行错位堆叠设置为例进行说明。
具体地，上层芯片130的背面粘贴有贴片胶层131，通过贴片胶层131将上层芯片130错位固定在下层芯片130的正面。其中，两个芯片130错位堆叠后要保证下层芯片130的焊接区域全部暴露在外边，方便进行后续的封装工艺。
其次，将芯片模组通过芯片130上的贴片胶层131固定于临时载板110。
具体地，如图5所示，通过下层芯片130背面的贴片胶层131将芯片模组粘贴固定在临时载板110，其中两个芯片130的非功能面朝向临时载板110。
如图15所示，在第二实施例中，依次将多个芯片130错位堆叠固定于临时载板110，具体还包括：
首先，将多个芯片130通过贴片胶层131依次错位堆叠固定，形成芯片模组。该步骤与第一实施例中相同，在此不再赘述。
其次，将芯片模组通过临时键合胶层132固定于临时载板110。
具体地，如图15所示，通过下层芯片130背面的贴片胶层131贴合在临时键合胶层132上，临时键合胶层132贴合在临时载板110，进而将芯片模组固定在临时载板110上。
S130、将所述过渡垫片固定于背离所述临时载板最远端的所述芯片。
具体地，如图5和图15所示，将过渡垫片120通过粘结胶层121固定于背离临时载板110最远端的芯片130。在本实施例中，也就是将过渡垫片120通过粘结胶层121固定在最顶层的芯片130上。
S140、将所述过渡垫片通过打线键合与各所述芯片的功能面电连接，通过打线形成包括靠近所述芯片的竖直段和靠近所述过渡垫片的弧形段的键合线。
如图6和图16所示，将过渡垫片120通过打线键合与各芯片130的功能面电连接。通过打线形成包括靠近芯片130竖直段141和靠近过渡垫片120的弧形段142的键合线140。其中，键合线140可以采用金线、铜线或者银线等等，可以根据实际需要进行选择，本实施例不作具体限定。
示例性的，芯片130的功能面设置有第一焊盘(图中未示出)，过渡垫片120背离芯片130方向的表面设置有第二焊盘(图中未示出)。也就是说，每个芯片130的正面均设置第一焊盘，过渡垫片120的上表面也设置有第二焊盘。
上述步骤S140具体可以包括：
如图6所示，首先，采用超声波键合工艺将键合线140的第一端焊接于与其对应的第一焊盘，进行竖直打线形成键合线140的竖直段141。
其次，沿着键合线140的竖直段141以预设弧度继续进行打线形成键合线140的弧形段142。预设弧度可以根据实际需要进行选择，本实施例不作具体限定。
需要说明的是，进行打线键合时还可以采用其他的工艺，例如热压键合工艺或者热超声波键合工艺等等，可以根据实际需要进行选择，本实施例不作具体限定。
本实施例中，通过将过渡垫片固定在背离临时载板最远端的芯片，增加了整个封装器件的高度，这样在打线键合时为键合引线提供了空间，键合线的两端可以分别固定在芯片和过渡垫片上，并使键合线在芯片和过渡垫片之间形成竖直段和弧形段，对键合线起到约束和定型作用，这样可以在进行塑封时可以控制键合线竖直段的偏移提高对位精度，提升良率。
示例性的，相邻两个芯片130中朝向过渡垫片120的芯片130上的竖直段141的高度为预设高度。
背离过渡垫片120的芯片130上的竖直段141，凸出于朝向过渡垫片120的芯片130的表面至少预设高度。
具体地，如图6和图16所示，在本实施例中，上层芯片130上的键合线140的竖直段141的高度达到50um以上，下层芯片130上的键合线140的竖直段141高于上层芯片130表面50um以上。也就是说，上层和下层芯片上的键合线的竖直段的顶端差不多是齐平的，两条键合线的竖直段的高度相差一个芯片的厚度。这样在塑封后将塑封层减薄时可以更好的同时露出各键合线的竖直段。
需要说明的是，对于竖直段的预设高度可以根据实际需要进行选择，本实施例不作具体限定。
S150、形成塑封层，所述塑封层包裹多个所述芯片、所述过渡垫片和所述键合线。
如图7所示，在第一实施例中，在临时载板110朝向芯片130的表面形成塑封层150。塑封层150包裹多个芯片130、过渡垫片120和键合线140，对多个芯片130、过渡垫片120和键合线140起到保护的作用。
如图17所示，在第二实施例中，在临时键合胶层132上形成塑封层150，塑封层150包裹多个芯片130、过渡垫片120和键合线140，对多个芯片130、过渡垫片120和键合线140起到保护的作用。
S、将所述塑封层背离所述临时载板的一侧进行减薄，以去除所述过渡垫片并露出所述键合线的竖直段。
具体地，如图8所示，在第一实施例中，采用研磨工艺将塑封层150背离临时载板110的一侧进行减薄，以研磨去除过渡垫片120并保留部分粘结胶层121，以露出键合线140的竖直段141。也就是说，减薄后的塑封层150内的各键合线140仅保留竖直段141，通过各键合线140的竖直段141可以实现各芯片130之间的垂直互连，减小了封装器件的封装尺寸，不需要电镀，节约了成本。
第二实施例中，对塑封层150进行减薄的过程与第一实施例中相同，在此不再赘述。
S170、去除所述临时载板，并在减薄后的所述塑封层上形成重布线层，所述重布线层与露出的所述键合线的竖直段电连接。
如图9所示，在第一实施例中，去除临时载板110主要采用机械剥离的方式，将临时载板110与塑封层150和芯片130进行分离。
在第二实施例中，剥离临时键合胶层132以将临时载板110去除。本实施例中，去除临时载板110的过程更加简单便捷。
示例性的，在减薄后的塑封层150上形成重布线层，具体可以包括：
在第一实施例中，首先，如图10所示，在减薄后的塑封层150背离临时载板110的一侧涂敷介电材料形成第一介电层161。
需要说明的是，第一介电层的才来哦可以是聚酰亚胺(PI)、聚苯并噁唑(PBO)等材料，可以根据实际需要进行选择，本实施例不作具体限定。
其次，如图10所示，采用光刻刻蚀或者激光开口方式图形化第一介电层161，在对应键合线140的竖直段141处形成开口161a。
然后，如图11所示，通过溅射工艺或者沉积工艺，在图形化后的第一介电层161上形成互连金属层162，其中，互连金属层162与开口161a处露出的键合线140的竖直段141电连接。
需要说明的是，互连金属层162的材料通常为金属钛和金属铜，也可以是其他的材料，可以根据实际需要进行选择，本实施例不作具体限定。
最后，如图12所示，采用光刻刻蚀等工艺，图形化互连金属层162形成线路层，并在图形化后的互连金属层162上形成包裹互连金属层162的第二介电层163。
其中，第二实施例中，形成重布线层的过程与第一实施例中相同，在此不再赘述。
需要说明的是，第二介电层163的材料可以与第一介电层161的材料相同，也可以不同，可以根据实际需要进行选择，本实施例不作具体限定。
需要进一步说明的是，对于重布线层的层数不作具体限定，可以是单层，也可以是多层，根据实际需要进行选择。
仍需要说明的是，除了采用上述图形化构图工艺形成重布线层以外，本领域技术人员还可以根据实际需要，选择其它图形化构图方式，本实施例对此并不限制。
示例性的，在减薄后的塑封层上形成重布线层之后，所述方法还包括：
首先，在重布线层上形成多个焊球170，形成封装体。
具体地，如图13所示，采用光刻刻蚀等工艺图形化第二介电层163，在图形化后的第二介电层163上形成多个焊球170，其中，多个焊球170与互连金属层162电连接。通过多个焊球170实现整个封装体与外界的电连接。
其次，如图14所示，按照封装尺寸的需求，对封装体进行切割，形成多个独立的封装结构100。
其中，第二实施例中，在减薄后的塑封层上形成重布线层之后的步骤与第一实施例中相同，在此不再赘述。
本公开实施例的扇出型堆叠芯片封装方法，通过设置过渡垫片，可以使键合线在芯片和过渡垫片之间形成线弧，过渡垫片对键合线起到约束和定型作用，可以在进行塑封时有效减少键合线竖直段的偏移，为超薄的扇出型多层堆叠存储器封装提供了解决方案，可以有效提升封装器件的良率。另外，不需要电镀工艺，通过现有打线键合工艺就可以得到竖直键合线，实现芯片的垂直互连，减小了封装器件的封装高度，节约了成本。
如图14所示，本公开实施例的另一方面提供一种扇出型堆叠芯片封装结构100，采用前文所述的扇出型堆叠芯片封装方法S110封装形成。对于扇出型堆叠芯片封装方法S110的具体过程前文已经进行详细描述，在此不再赘述。
本公开实施例的扇出型堆叠芯片封装结构，通过竖直键合线实现各芯片的垂直互连，满足扇出式多层堆叠存储器的超薄的封装，降低了封装结构的高度，不需要电镀工艺，节约了成本。采用前文所述的封装方法进行封装，竖直键合线不会再塑封时发生偏移，提升了封装结构的良率。
可以理解的是，以上实施方式仅仅是为了说明本公开实施例的原理而采用的示例性实施方式，然而本公开实施例并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开实施例的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开实施例的保护范围。
Claims (10)
1.一种扇出型堆叠芯片封装方法，其特征在于，所述方法包括：
提供临时载板、过渡垫片和多个芯片，其中，所述芯片具有功能面和非功能面；
依次将多个所述芯片错位堆叠固定于所述临时载板，各所述芯片的非功能面朝向所述临时载板；
将所述过渡垫片固定于背离所述临时载板最远端的所述芯片；
将所述过渡垫片通过打线键合与各所述芯片的功能面电连接，通过打线形成包括靠近所述芯片的竖直段和靠近所述过渡垫片的弧形段的键合线；
形成塑封层，所述塑封层包裹多个所述芯片、所述过渡垫片和所述键合线；
将所述塑封层背离所述临时载板的一侧进行减薄，以去除所述过渡垫片并露出所述键合线的竖直段；
去除所述临时载板，并在减薄后的所述塑封层上形成重布线层，所述重布线层与露出的所述键合线的竖直段电连接。
2.根据权利要求1所述的方法，其特征在于，所述芯片的功能面设置有第一焊盘，所述过渡垫片背离所述芯片方向的表面设置有第二焊盘；
所述将所述过渡垫片通过打线键合与各所述芯片的功能面电连接，通过打线形成包括靠近所述芯片的竖直段和靠近所述过渡垫片的弧形段的键合线，包括：
将所述键合线的第一端焊接于与其对应的所述第一焊盘，进行竖直打线形成所述竖直段；
沿着所述竖直段以预设弧度继续进行打线形成所述弧形段，并将所述键合线的第一端焊接于与其对应的所述第二焊盘。
3.根据权利要求1所述的方法，其特征在于，相邻两个所述芯片中朝向所述过渡垫片的所述芯片上的所述竖直段的高度为预设高度；
背离所述过渡垫片的所述芯片上的所述竖直段，凸出于朝向所述过渡垫片的所述芯片的表面至少所述预设高度。
4.根据权利要求1至3任一项所述的方法，其特征在于，所述将所述过渡垫片固定于背离所述临时载板最远端的所述芯片，包括：
将过渡垫片通过粘结胶层固定于背离所述临时载板最远端的所述芯片。
5.根据权利要求4所述的方法，其特征在于，所述将所述塑封层背离所述临时载板的一侧进行减薄，以去除所述过渡垫片并露出所述键合线的竖直段，包括：
采用研磨工艺将所述塑封层背离所述临时载板的一侧进行减薄，去除所述过渡垫片并保留部分所述粘结胶层，以露出所述键合线的竖直段。
6.根据权利要求1至3任一项所述的方法，其特征在于，所述依次将多个所述芯片错位堆叠固定于所述临时载板，包括：
将多个所述芯片通过贴片胶层依次错位堆叠固定，形成芯片模组；
将所述芯片模组通过所述芯片上的所述贴片胶层固定于所述临时载板；
所述形成塑封层，包括：
在所述临时载板朝向所述芯片的表面形成所述塑封层。
7.根据权利要求1至3任一项所述的方法，其特征在于，所述依次将多个所述芯片错位堆叠固定于所述临时载板，还包括：
将多个所述芯片通过贴片胶层依次错位堆叠固定，形成芯片模组；
将所述芯片模组通过临时键合胶层固定于所述临时载板；
所述形成塑封层，还包括：
在所述临时键合胶层上形成所述塑封层。
8.根据权利要求1至3任一项所述的方法，其特征在于，所述在减薄后的所述塑封层上形成重布线层，包括：
在减薄后的所述塑封层背离所述临时载板的一侧形成第一介电层；
图形化所述第一介电层，在对应所述键合线的竖直段处形成开口；
在图形化后的所述第一介电层上形成互连金属层，所述互连金属层与所述竖直段电连接；
图形化所述互连金属层，并在图形化后的所述互连金属层上形成包裹所述互连金属层的第二介电层。
9.根据权利要求1至3任一项所述的方法，其特征在于，所述在减薄后的所述塑封层上形成重布线层之后，所述方法还包括：
在所述重布线层上形成多个焊球，形成封装体；
对所述封装体进行切割，形成多个独立的封装结构。
10.一种扇出型堆叠芯片封装结构，其特征在于，采用权利要求1至9任一项所述的扇出型堆叠芯片封装方法封装形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311697824.4A CN117711961A (zh) | 2023-12-11 | 2023-12-11 | 扇出型堆叠芯片封装方法及封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311697824.4A CN117711961A (zh) | 2023-12-11 | 2023-12-11 | 扇出型堆叠芯片封装方法及封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117711961A true CN117711961A (zh) | 2024-03-15 |
Family
ID=90163322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311697824.4A Pending CN117711961A (zh) | 2023-12-11 | 2023-12-11 | 扇出型堆叠芯片封装方法及封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117711961A (zh) |
-
2023
- 2023-12-11 CN CN202311697824.4A patent/CN117711961A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11037910B2 (en) | Semiconductor device having laterally offset stacked semiconductor dies | |
| US7998792B2 (en) | Semiconductor device assemblies, electronic devices including the same and assembly methods | |
| US8174109B2 (en) | Electronic device and method of manufacturing same | |
| US7545048B2 (en) | Stacked die package | |
| US8343803B2 (en) | Lightweight and compact through-silicon via stack package with excellent electrical connections and method for manufacturing the same | |
| US7999377B2 (en) | Method and structure for optimizing yield of 3-D chip manufacture | |
| US20090261476A1 (en) | Semiconductor device and manufacturing method thereof | |
| US20080131998A1 (en) | Method of fabricating a film-on-wire bond semiconductor device | |
| JP2003273317A (ja) | 半導体装置及びその製造方法 | |
| US8241953B2 (en) | Method of fabricating stacked wire bonded semiconductor package with low profile bond line | |
| US20090321950A1 (en) | Stacked semiconductor package with localized cavities for wire bonding | |
| US8470640B2 (en) | Method of fabricating stacked semiconductor package with localized cavities for wire bonding | |
| US8432043B2 (en) | Stacked wire bonded semiconductor package with low profile bond line | |
| US20080128879A1 (en) | Film-on-wire bond semiconductor device | |
| WO2022095695A1 (zh) | Mcm封装结构及其制作方法 | |
| CN115101424A (zh) | 一种有机中介层封装结构及制作方法 | |
| CN117711961A (zh) | 扇出型堆叠芯片封装方法及封装结构 | |
| CN221327693U (zh) | 无基板高密度封装结构 | |
| TWI416699B (zh) | 具有用於線接合的局部空腔之堆疊半導體封裝及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |