CN117692804A - 像素电路、电荷存储器件及像素电路驱动方法 - Google Patents

Abstract

本申请提供了一种像素电路、电荷存储器件及像素电路驱动方法，像素电路包括：光电转换电路将光信号转换为电荷信号；存储转移电路根据第一转移信号和存储信号存储电荷信号，根据第一转移信号和释放信号将电荷信号输出；电荷转移电路根据第一电荷转移信号将存储转移电路中的电荷信号和光电转换电路中的电荷信号输出至浮动扩散点；读出电路在信号输出阶段依次输出第一像素信号、第二像素信号和第三像素信号，以通过第一像素信号和第二像素信号获取冗余信号，并通过第三像素信号和冗余信号获取图像信号，以及通过第一像素信号和图像信号获取像素有效信号，解决了图像传感器像素读出信号时引入信号噪声，导致读出信号不准确的问题。

Description

像素电路、电荷存储器件及像素电路驱动方法

技术领域

本申请属于图像传感器技术领域，尤其涉及一种像素电路、电荷存储器件及像素电路驱动方法。

背景技术

CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)图像传感器广泛应用于数码相机、无人机、监控设备、自动驾驶等领域。通常图像传感器像素阵列采集图像的方式包含有两种曝光方式，行滚动曝光方式和全局曝光方式。其中，行滚动曝光方式的图像传感器像素阵列中，从上到下或从下到上，逐行对像素进行曝光采集图像信号；行滚动曝光方式每行像素的曝光时间是不同步的，尤其是一帧图像的第一行像素曝光时间和最后一行像素曝光时间存在较长的时间差，所采集运动物体的图像可能会发生扭曲变形或图像拖影等问题。而全局曝光方式的图像传感器像素阵列，所有像素进行同步曝光采集图像信号的工作，不会存在采集运动的物体图像扭曲变形或图像拖影等问题。

现有技术的全局曝光方式的图像传感器像素，多采用两级信号读取结构，例如公布号为CN111935427A和CN108600662A所公开像素结构，全局像素曝光结束后，像素中的第一级放大电路读取图像信号并存储在第一级与第二级放大电路之间的电容中，像素的第二级放大电路再次读取并输出所述电容中存储的图像信号，之后由后级列电路依次接收并进行处理；这种两级信号读取方式，可能会引入信号噪声问题，影响图像传感器像素读出信号的准确性。

发明内容

本申请实施例提供了一种像素电路、电荷存储器件及像素电路驱动方法，解决了图像传感器像素读出信号时会引入信号噪声，导致读出信号不准确的问题。

第一方面，本申请实施例提供了一种像素电路，包括：

光电转换电路，配置为将光信号转换为电荷信号；

存储转移电路，与所述光电转换电路连接，所述存储转移电路配置为根据第一转移信号和存储信号存储所述电荷信号，并根据所述第一转移信号和释放信号将所述电荷信号输出；

电荷转移电路，分别与所述光电转换电路和所述存储转移电路连接，所述电荷转移电路配置为根据第一电荷转移信号将所述存储转移电路中的电荷信号和所述光电转换电路中的电荷信号输出至浮动扩散点；以及

读出电路，耦合至所述浮动扩散点，所述读出电路配置为在信号输出阶段依次输出第一像素信号、第二像素信号和第三像素信号，以通过所述第一像素信号和第二像素信号获取冗余信号，并通过所述第三像素信号和所述冗余信号获取图像信号，以及通过所述第一像素信号和所述图像信号获取像素有效信号。

可选的，所述存储信号的电压范围为-0.5V～0.5V，所述释放信号的电压范围小于-0.5V。

可选的，所述第一像素信号包括基准复位信号，所述第二像素信号包括冗余信号和所述基准复位信号，所述第三像素信号包括图像信号和所述冗余信号，所述冗余信号为所述光电转换电路在所述信号输出阶段输出的电荷信号。

可选的，所述光电转换电路包括光电二极管，所述光电二极管的正极端接地，所述光电二极管的负极端分别与所述存储转移电路和所述电荷转移电路连接，所述光电二极管用于将光信号转换为电荷信号。

可选的，所述存储转移电路包括电荷存储器件和第一传输晶体管；所述第一传输晶体管的源极端分别与所述光电二极管的负极端和所述电荷转移电路连接，所述第一传输晶体管的漏极端与所述电荷存储器件连接，所述第一传输晶体管的栅极端用于接收所述第一转移信号；所述电荷存储器件设置有控制栅，所述电荷存储器件的控制栅用于接收所述存储信号和所述释放信号。

可选的，所述电荷转移电路包括第二传输晶体管，所述第二传输晶体管的源极端分别与所述光电二极管的负极端和所述第一传输晶体管的源极端连接，所述第二传输晶体管的漏极端与所述读出电路连接，所述第二传输晶体管的栅极端用于接收所述第一电荷转移信号。

可选的，所述读出电路包括源跟随晶体管和像素选择晶体管；

所述源跟随晶体管的栅极端与所述第二传输晶体管的漏极端连接，所述源跟随晶体管的漏极端与电源连接，所述源跟随晶体管的源极端与所述像素选择晶体管的漏极端连接；所述像素选择晶体管的栅极端用于接收行选信号，以依次输出所述第一像素信号、所述第二像素信号和所述第三像素信号。

可选的，所述像素电路还包括：

第一复位电路，与所述存储转移电路以及第一电源连接，所述第一复位电路配置为根据第一复位信号，清除所述存储转移电路中的残留电荷。

可选的，所述像素电路还包括：

第二复位电路，与所述电荷转移电路以及第二电源连接，所述第二复位电路配置为根据第二复位信号，清除所述光电转换电路中的残留电荷。

第二方面，本申请实施例提供了一种电荷存储器件，应用于第一方面中任一项所述的像素电路，所述电荷存储器件包括：

半导体衬底；

存储单元，包括控制栅、P型离子保护层和N型离子区，所述控制栅设置于所述半导体衬底的表面，所述N型离子区位于所述控制栅的下方，且延伸至所述半导体衬底中，所述P型离子保护层设置于所述控制栅和所述N型离子区之间，所述N型离子区用于存储电荷信号。

第三方面，本申请实施例提供了一种如第一方面中任一项所述的像素电路的驱动方法，包括：

在曝光阶段，光电转换电路将光信号转换为电荷信号；

在存储电荷阶段，存储转移电路存储所述光电转换电路内电荷信号；

在信号输出阶段，在T1时刻，读出电路输出浮动扩散点相应的第一像素信号；控制所述电荷转移电路导通t1时间后关断，在T2时刻，所述读出电路输出所述浮动扩散点相应的第二像素信号；控制所述存储转移电路输出所述电荷信号，并控制所述电荷转移电路导通t2时间后关断，在T3时刻，使所述读出电路输出所述浮动扩散点相应的第三像素信号；其中，所述第一像素信号包括基准复位信号，所述第二像素信号包括冗余信号和所述基准复位信号，所述第三像素信号包括图像信号和所述冗余信号，所述冗余信号为所述光电转换电路在所述信号输出阶段输出的电荷信号，且t1＝t2，T2-T1＝T3-T2。

可选的，在所述光电转换电路将光信号转换为电荷信号之前，还包括：

在复位阶段，控制第二复位电路清除所述光电转换电路中的残留电荷；或者，

在复位阶段，控制第一复位电路清除所述存储转移电路中的残留电荷，并控制第二复位电路清除所述光电转换电路中的残留电荷。

可选的，在所述存储转移电路存储所述电荷信号之前，还包括：

控制第一复位电路清除所述存储转移电路中的残留电荷。

可选的，在T1时刻，所述读出电路输出所述浮动扩散点相应的第一像素信号之前，还包括：

控制第二复位电路清除所述光电转换电路中的残留电荷。

本申请实施例与现有技术相比存在的有益效果是：

像素电路工作时，光电转换电路将光信号转换为电荷信号。存储转移电路根据第一转移信号和存储信号存储电荷信号，并根据第一转移信号和释放信号将电荷信号输出。电荷转移电路根据第一电荷转移信号将存储转移电路中的电荷信号和光电转换电路中的电荷信号输出至浮动扩散点。读出电路在信号输出阶段依次输出第一像素信号、第二像素信号和第三像素信号，以通过第一像素信号和第二像素信号获取冗余信号，并通过第三像素信号和冗余信号获取图像信号，以及通过第一像素信号和图像信号获取像素有效信号。读出电路在信号输出阶段依次输出第一像素信号、第二像素信号和第三像素信号，通过对第一像素信号、第二像素信号和第三像素信号进行计算，可以去除噪声信号，得到像素有效信号，从而提高了像素电路读出信号的准确性。

可以理解的是，上述第二方面和第三方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一实施例提供的像素电路的原理框图；

图2是本申请另一实施例提供的像素电路的原理框图；

图3是本申请一实施例提供的像素电路的电路连接示意图；

图4是本申请一实施例提供的电荷存储器件的结构示意图；

图5是本申请一实施例提供的电荷存储器件存储电荷信号的势阱示意图；

图6是本申请一实施例提供的电荷存储器件释放电荷信号的势阱示意图；

图7是本申请一实施例提供的像素电路驱动方法的流程示意图；

图8是本申请一实施例提供的像素电路的驱动时序图。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。

应当理解，当在本申请说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

如在本申请说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当…时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。

另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。

如图1所示，像素电路包括光电转换电路100、存储转移电路200、电荷转移电路300和读出电路400，电荷转移电路300分别与光电转换电路100、存储转移电路200和浮动扩散点FD连接，读出电路400耦合至浮动扩散点FD。

具体的，当光电转换电路100工作时，光电转换电路100将光信号转换为电荷信号。存储转移电路200根据第一转移信号和存储信号存储电荷信号，并根据第一转移信号和释放信号将电荷信号输出，其中，存储信号的电压范围为-0.5V～0.5V，释放信号的电压范围小于-0.5V，只需要较小的电压即可以实现存储转移电路200的驱动。电荷转移电路300根据第一电荷转移信号将存储转移电路200中的电荷信号和光电转换电路100中的电荷信号输出至浮动扩散点FD。读出电路400在信号输出阶段依次输出第一像素信号、第二像素信号和第三像素信号，以通过第一像素信号和第二像素信号获取冗余信号，并通过第三像素信号和冗余信号获取图像信号，以及通过第一像素信号和图像信号获取像素有效信号。读出电路400在信号输出阶段依次输出第一像素信号、第二像素信号和第三像素信号，通过对第一像素信号、第二像素信号和第三像素信号进行后续的数字处理，可以去除噪声信号，得到像素有效信号，从而提高了像素电路读出信号的准确性。

示例性的，第一像素信号包括基准复位信号，第二像素信号包括冗余信号和基准复位信号，第三像素信号包括图像信号和冗余信号，冗余信号为光电转换电路100在信号输出阶段输出的电荷信号。

可以理解的，在信号输出阶段，像素单元被选中读出复位信号和像素图像信号的期间，光电转换电路100仍在曝光产生光电电荷信号，导致读出的像素图像信号中包含此部分冗余的电荷信号，进而对后续的数字处理产生噪声干扰。

具体的，在信号输出阶段，读出电路400依次输出第一像素信号、第二像素信号和第三像素信号后，后续的数字电路可以对第一像素信号、第二像素信号和第三像素信号进行计算，根据第一像素信号和第二像素信号可以得到冗余信号，通过第三像素信号和冗余信号获取图像信号，以及通过第一像素信号和图像信号获取像素有效信号。由此可以去除光电转换电路100在信号输出阶段输出的电荷信号(即冗余信号)，得到的信号为像素有效信号(即光电转换电路100在曝光阶段产生的电荷信号)，从而提高了像素电路读出信号的准确性。

如图2所示，像素电路还包括第一复位电路500，第一复位电路500与存储转移电路200以及第一电源连接。

具体的，当在第一复位电路500上加载第一复位信号时，第一复位电路500清除存储转移电路200中的残留电荷，防止存储转移电路200中残留电荷影响像素电路读出信号的准确性。

示例性的，参考图3，第一复位电路500包括第一复位晶体管RST1，第一复位晶体管RST1串接在第一电源和存储转移电路200之间。当第一复位晶体管RST1受第一复位信号触发导通时，第一电源对存储转移电路200进行电压复位，清除存储转移电路200中的残留电荷。

如图2所示，像素电路还包括第二复位电路600，第二复位电路600与电荷转移电路300以及第二电源连接。

具体的，当在第二复位电路600上加载第二复位信号时，第二复位电路600清除光电转换电路100中的残留电荷，防止非曝光阶段光电转换电路100产生的电荷信号混入到曝光阶段光电转换电路100产生的电荷信号中，影响像素电路读出信号的准确性。

示例性的，参考图3，第二复位电路600包括第二复位晶体管RST2，第二复位晶体管RST2串接在第二电源和浮动扩散点FD之间。当第二复位晶体管RST2受第二复位信号触发导通时，第二电源对光电转换电路100进行电压复位，清除光电转换电路100中的残留电荷。

可选的，第一电源与第二电源可以均为图3所示的电源电压Vdd。

继续参考图3，光电转换电路100包括光电二极管D1，光电二极管D1的正极端接地，光电二极管D1的负极端分别与存储转移电路200和电荷转移电路300连接。当光线照射在光电二极管D1上时，光电二极管D1能够根据光线的强度输出对应的电荷信号，实现将光信号转换为电荷信号的效果。

如图3所示，存储转移电路200包括电荷存储器件SG和第一传输晶体管TX1，第一传输晶体管TX1的源极端分别与光电二极管D1的负极端和电荷转移电路300连接，第一传输晶体管TX1的漏极端与电荷存储器件SG连接。

具体的，当在第一传输晶体管TX1的栅极端加载高电平的第一转移信号时，第一传输晶体管TX1导通。当在电荷存储器件SG的控制栅加载存储信号时，电荷存储器件SG进行电荷的存储；当在电荷存储器件SG的控制栅加载释放信号时，电荷存储器件SG将存储的电荷信号输出。当在第一传输晶体管TX1的栅极端加载高电平的第一转移信号、且在电荷存储器件SG的控制栅加载存储信号时，光电二极管D1产生的电荷信号经过第一传输晶体管TX1存储至电荷存储器件SG中。当在第一传输晶体管TX1的栅极端加载高电平的第一转移信号、且在电荷存储器件SG的控制栅加载释放信号时，电荷存储器件SG中存储的电荷信号经过第一传输晶体管TX1和电荷转移电路300进入读出电路400中。读出电路400再将电荷信号读出，依次输出第一像素信号、第二像素信号和第三像素信号。

如图3所示，电荷转移电路300包括第二传输晶体管TX2，第二传输晶体管TX2的源极端分别与光电二极管D1的负极端和第一传输晶体管TX1的源极端连接，第二传输晶体管TX2的漏极端与读出电路400连接。

具体的，当在第二传输晶体管TX2的栅极端加载高电平的第一电荷转移信号时，第二传输晶体管TX2的源极和漏极导通，电荷存储器件SG中存储的电荷信号可以经过第一传输晶体管TX1和第二传输晶体管TX2进入读出电路400中，光电二极管D1产生的电荷信号也可以通过第二传输晶体管TX2进入读出电路400中。后续读出电路400再将电荷信号读取依次输出第一像素信号、第二像素信号和第三像素信号。

如图3所示，读出电路400包括源跟随晶体管SF和像素选择晶体管RS，源跟随晶体管SF的栅极端与第二传输晶体管TX2的漏极端共同藕接至浮动扩散点FD，源跟随晶体管SF的漏极端与电源Vdd连接，源跟随晶体管SF的源极端与像素选择晶体管RS的漏极端连接。

具体的，当在像素选择晶体管RS的栅极端加载高电平的行选信号时，以依次输出第一像素信号、第二像素信号和第三像素信号。通过对第一像素信号、第二像素信号和第三像素信号进行计算，可以去除噪声信号，得到像素有效信号，从而提高了像素电路读出信号的准确性。

本申请还公开了一种电荷存储器件，应用于上述所述的像素电路，如图4所示，电荷存储器件包括：

半导体衬底41；

存储单元，包括控制栅42、P型离子保护层43和N型离子区44，控制栅42设置于半导体衬底41的表面，N型离子区44位于控制栅42的下方，且延伸至半导体衬底41中，P型离子保护层43设置于控制栅42和N型离子区44之间。

具体的，P型离子保护层43起到保护N型离子区44的作用，防止N型离子区44因为应力或缺陷的原因而产生漏电问题。P型离子保护层43的杂质离子可以为硼离子，P型离子保护层43的杂质离子浓度大于1E6Atom/cm³。N型离子区44用于存储电荷信号，用来接收光电二极管D1曝光结束时传输过来的电荷信号，N型离子区44的杂质离子可以是砷离子、磷离子或者砷离子和磷离子的组合。

当在控制栅42上加载-0.5V～0.5V的电压时，N型离子区44可以进行电荷信号的存储；当在控制栅42上加载小于-0.5V的电压时，N型离子区44可以将存储的电荷信号输出，由此电荷存储器件实现了电荷信号的存储和转移。相比于传统像素电路中需要施加2.8V-3.3V的电压驱动存储晶体管，本申请实施例公开的电荷存储器件，只需要在控制栅42上加载较低的电压即可以实现对电荷存储器件的驱动。

为了更清晰地说明本申请电荷存储器件的优势，下面结合图5和图6，对电荷存储器件存储电荷信号和释放电荷信号的原理进行说明。

发光二极管曝光结束后，发光二极管中的电荷信号需要存储至电荷存储器件中，如图5所示，401为发光二极管负极端的势阱，407为电荷存储器件中N型离子区的势阱，402为浮动扩散点FD的势阱，Vpin_PD为发光二极管负极端的最高电势，Vmax_1为电荷存储器件中N型离子区的最高电势。图5所示，发光二极管负极端的势阱中产生的电荷信号，通过开启的第一传输晶体管TX1沟道，流入到电荷存储器件中N型离子区中。

在电荷存储器件将存储的电荷释放至浮动扩散点FD时，如图6所示，电荷存储器件的控制栅42被设置为低电位，电荷存储器件中N型离子区的势阱的最高电势由Vmax_1降低为Vmax_2，在电荷存储器件的控制栅42上加载低电位的信号起到驱赶电荷的作用，将发光二极管负极端的最高电势降低到Vpin_PD以下，以便使电荷存储器件中N型离子区中的电荷信号全部流出，实现消除电荷存储器件中残留电荷的效果，因此需要确保Vmax_2<Vpin_PD<Vmax_1。

如图7所示，像素电路的驱动方法包括步骤S701至步骤S703。

步骤S701，在曝光阶段，光电转换电路100将光信号转换为电荷信号。

步骤S702，在存储电荷阶段，存储转移电路200存储光电转换电路100内电荷信号。

步骤S703，在信号输出阶段，在T1时刻，读出电路400输出浮动扩散点FD相应的第一像素信号；控制电荷转移电路300导通t1时间后关断，在T2时刻，读出电路400输出浮动扩散点FD相应的第二像素信号；控制存储转移电路200输出电荷信号，并控制电荷转移电路300导通t2时间后关断，在T3时刻，使读出电路400输出浮动扩散点FD相应的第三像素信号；其中，第一像素信号包括基准复位信号，第二像素信号包括冗余信号和基准复位信号，第三像素信号包括图像信号和冗余信号，冗余信号为光电转换电路100在信号输出阶段输出的电荷信号，且t1＝t2，T2-T1＝T3-T2。

具体的，后续的数字电路可以对第一像素信号、第二像素信号和第三像素信号进行计算，根据第一像素信号和第二像素信号可以得到冗余信号，通过第三像素信号和冗余信号获取图像信号，以及通过第一像素信号和图像信号获取像素有效信号。由此可以去除光电转换电路100在信号输出阶段输出的电荷信号(即冗余信号)，得到的信号为像素有效信号(即光电转换电路100在曝光阶段产生的电荷信号)，从而提高了像素电路读出信号的准确性。

本申请的一个实施例中，在步骤S701之前，还包括：

在复位阶段，控制第二复位电路600清除光电转换电路100中的残留电荷；或者，

在复位阶段，控制第一复位电路500清除存储转移电路200中的残留电荷，并控制第二复位电路600清除光电转换电路100中的残留电荷。

具体的，在曝光阶段之前设置复位阶段，在复位阶段中，控制第二复位电路600清除光电转换电路100中的残留电荷；或者，控制第一复位电路500清除存储转移电路200中的残留电荷，并控制第二复位电路600清除光电转换电路100中的残留电荷。防止光电转换电路100中的残留电荷混入到曝光阶段光电转换电路100生成的电荷信号中，同时防止存储转移电路200中的残留电荷混入存储电荷阶段存储转移电路200存储的电荷信号中，实现消除干扰信号提高像素电路输出信号精度的效果。

本申请的一个实施例中，在步骤S702之前，还包括：控制第一复位电路500清除存储转移电路200中的残留电荷。

具体的，在曝光阶段，光电转换电路100将光信号转换为电荷信号。在存储电荷阶段，光电转换电路100将电荷信号传送至存储转移电路200中进行存储。若存储转移电路200中有残留电荷，在存储电荷阶段，残留电荷会混入到光电转换电路100传送的电荷信号中，影响像素电路输出信号的准确性。因此在步骤S702之前控制第一复位电路500清除存储转移电路200中的残留电荷，消除存储转移电路200中残留电荷的影响，从而提高像素电路输出信号的准确性

在T1时刻，读出电路400输出浮动扩散点FD相应的第一像素信号之前还包括：控制第二复位电路600清除光电转换电路100中的残留电荷。

为了清楚说明像素电路驱动方法的原理，下面以图3所示的像素电路为例进行说明，像素电路的驱动时序如图8所示，像素电路的一个驱动周期分为复位阶段、曝光阶段、存储电荷阶段和信号输出阶段。

复位阶段，第一复位晶体管RST1、第二复位晶体管RST2、第一传输晶体管TX1和第二传输晶体管TX2均为导通状态，电荷存储器件SG的控制栅加载小于-0.5V的释放信号，此时电源Vdd分别与光电二极管D1的负极端和电荷存储器件SG导通，电源Vdd的电压对光电二极管D1和电荷存储器件SG进行复位，清除光电二极管D1和电荷存储器件SG中的残留电荷。

曝光阶段，第二复位晶体管RST2、第一传输晶体管TX1和第二传输晶体管TX2均为断开状态，光电二极管D1开始曝光将光信号转换为电荷信号，产生的电荷信号被收集在光电二极管D1中。可选的，在光电二极管D1的曝光阶段结束前，控制第一复位晶体管导通，并在电荷存储器件SG的控制栅上加载小于-0.5V的释放信号，再一次清除电荷存储器件SG中的残留电荷，防止在光电二极管D1的曝光阶段有光电电荷逸出至电荷存储器件SG以及电荷存储器件SG受光线影响产生光电电荷。

存储电荷阶段，第一复位晶体管RST1、第二复位晶体管RST2和第二传输晶体管TX2均为断开状态，第一传输晶体管TX1为导通状态，电荷存储器件SG的控制栅加载-0.5V-0.5V的存储信号，光电二极管D1中的电荷信号经过第一传输晶体管TX1存储至电荷存储器件SG中。

信号输出阶段，信号输出阶段包含两个子阶段，分别为复位信号读出阶段和图像信号读出阶段。

在复位信号读出阶段，先使得像素选择晶体管RS处于断开状态，第二传输晶体管TX2和第二复位晶体管RST2保持导通状态，目的是持续清除浮动扩散点FD和光电二极管D1上的残留电荷。待浮动扩散点FD复位完成，第二传输晶体管TX2断开，像素选择晶体管RS的栅极端加载高电平的行选信号，像素选择晶体管RS导通，以读出第一像素信号SHR1。再使第二传输晶体管TX2导通若干时间后断开，以读出第二像素信号SHR2。

进入图像信号读出阶段。在图像信号读出阶段中，第一传输晶体管TX1和第二传输晶体管TX2导通，电荷存储器件SG中存储的电荷信号传输至浮动扩散点FD，像素电路根据控制器的读取信号读出第三像素信号SHS。

具体的，在T1时刻，控制第一传输晶体管TX1和第二传输晶体管TX2断开，像素选择晶体管RS根据控制器的读取信号输出浮动扩散点FD相应的第一像素信号SHR1，第一像素信号SHR1包括基准复位信号。然后，控制第二传输晶体管TX2导通t1时间后关断，在T2时刻，像素选择晶体管RS根据控制器的读取信号输出浮动扩散点FD相应的第二像素信号SHR2，第二像素信号SHR2包括冗余信号和基准复位信号。最后，控制第一传输晶体管TX1和第一传输晶体管TX1导通t2时间后关断，同时在电荷存储器件SG的控制栅上加载小于-0.5V的释放信号，使电荷存储器件SG中存储的电荷信号转移至浮动扩散点FD，在T3时刻，像素选择晶体管RS根据控制器的读取信号输出浮动扩散点FD相应的第三像素信号SHS，第三像素信号SHS包括图像信号和冗余信号。其中，冗余信号为光电转换电路100在信号输出阶段输出的电荷信号，且t1＝t2，T2-T1＝T3-T2。

为了清楚说明根据第一像素信号SHR1、第二像素信号SHR2和第三像素信号SHS得到像素有效信号，下面结合图6进行说明。

SHR1-SHR2＝Offset，Offset为冗余信号；

SHS+2*Offset＝SIG，SIG为图像信号；

SHR1-SIG＝SHR1-SHS-2*Offset＝EIG，EIG为像素有效信号。

由以上计算可知，本申请实施例提供的像素电路驱动方法可以去除光电转换电路100在信号输出阶段输出的电荷信号(即冗余信号)，得到的信号为像素有效信号(即光电转换电路100在曝光阶段产生的电荷信号)，从而提高了像素电路读出信号的准确性。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (14)

1.一种像素电路，其特征在于，包括：

光电转换电路，配置为将光信号转换为电荷信号；

存储转移电路，与所述光电转换电路连接，所述存储转移电路配置为根据第一转移信号和存储信号存储所述电荷信号，并根据所述第一转移信号和释放信号将所述电荷信号输出；

电荷转移电路，分别与所述光电转换电路和所述存储转移电路连接，所述电荷转移电路配置为根据第一电荷转移信号将所述存储转移电路中的电荷信号和所述光电转换电路中的电荷信号输出至浮动扩散点；以及

读出电路，耦合至所述浮动扩散点，所述读出电路配置为在信号输出阶段依次输出第一像素信号、第二像素信号和第三像素信号，以通过所述第一像素信号和第二像素信号获取冗余信号，并通过所述第三像素信号和所述冗余信号获取图像信号，以及通过所述第一像素信号和所述图像信号获取像素有效信号。

2.根据权利要求1所述的像素电路，其特征在于，所述存储信号的电压范围为-0.5V～0.5V，所述释放信号的电压范围小于-0.5V。

3.根据权利要求1所述的像素电路，其特征在于，所述第一像素信号包括基准复位信号，所述第二像素信号包括冗余信号和所述基准复位信号，所述第三像素信号包括图像信号和所述冗余信号，所述冗余信号为所述光电转换电路在所述信号输出阶段输出的电荷信号。

4.根据权利要求1所述的像素电路，其特征在于，所述光电转换电路包括光电二极管，所述光电二极管的正极端接地，所述光电二极管的负极端分别与所述存储转移电路和所述电荷转移电路连接，所述光电二极管用于将光信号转换为电荷信号。

5.根据权利要求4所述的像素电路，其特征在于，所述存储转移电路包括电荷存储器件和第一传输晶体管；所述第一传输晶体管的源极端分别与所述光电二极管的负极端和所述电荷转移电路连接，所述第一传输晶体管的漏极端与所述电荷存储器件连接，所述第一传输晶体管的栅极端用于接收所述第一转移信号；所述电荷存储器件设置有控制栅，所述电荷存储器件的控制栅用于接收所述存储信号和所述释放信号。

6.根据权利要求5所述的像素电路，其特征在于，所述电荷转移电路包括第二传输晶体管，所述第二传输晶体管的源极端分别与所述光电二极管的负极端和所述第一传输晶体管的源极端连接，所述第二传输晶体管的漏极端与所述读出电路连接，所述第二传输晶体管的栅极端用于接收所述第一电荷转移信号。

7.根据权利要求6所述的像素电路，其特征在于，所述读出电路包括源跟随晶体管和像素选择晶体管；

所述源跟随晶体管的栅极端与所述第二传输晶体管的漏极端连接，所述源跟随晶体管的漏极端与电源连接，所述源跟随晶体管的源极端与所述像素选择晶体管的漏极端连接；所述像素选择晶体管的栅极端用于接收行选信号，以依次输出所述第一像素信号、所述第二像素信号和所述第三像素信号。

8.根据权利要求1-7任一项所述的像素电路，其特征在于，所述像素电路还包括：

第一复位电路，与所述存储转移电路以及第一电源连接，所述第一复位电路配置为根据第一复位信号，清除所述存储转移电路中的残留电荷。

9.根据权利要求1-7任一项所述的像素电路，其特征在于，所述像素电路还包括：

第二复位电路，与所述电荷转移电路以及第二电源连接，所述第二复位电路配置为根据第二复位信号，清除所述光电转换电路中的残留电荷。

10.一种电荷存储器件，应用于权利要求1-9任一项所述的像素电路，其特征在于，所述电荷存储器件包括：

半导体衬底；

存储单元，包括控制栅、P型离子保护层和N型离子区，所述控制栅设置于所述半导体衬底的表面，所述N型离子区位于所述控制栅的下方，且延伸至所述半导体衬底中，所述P型离子保护层设置于所述控制栅和所述N型离子区之间，所述N型离子区用于存储电荷信号。

11.一种如权利要求1-9任一项所述的像素电路的驱动方法，其特征在于，包括：

在曝光阶段，光电转换电路将光信号转换为电荷信号；

在存储电荷阶段，存储转移电路存储所述光电转换电路内电荷信号；

在信号输出阶段，在T1时刻，读出电路输出浮动扩散点相应的第一像素信号；控制所述电荷转移电路导通t1时间后关断，在T2时刻，所述读出电路输出所述浮动扩散点相应的第二像素信号；控制所述存储转移电路输出所述电荷信号，并控制所述电荷转移电路导通t2时间后关断，在T3时刻，使所述读出电路输出所述浮动扩散点相应的第三像素信号；其中，所述第一像素信号包括基准复位信号，所述第二像素信号包括冗余信号和所述基准复位信号，所述第三像素信号包括图像信号和所述冗余信号，所述冗余信号为所述光电转换电路在所述信号输出阶段输出的电荷信号，且t1＝t2，T2-T1＝T3-T2。

12.根据权利要求11所述的像素电路驱动方法，其特征在于，在所述光电转换电路将光信号转换为电荷信号之前，还包括：

在复位阶段，控制第二复位电路清除所述光电转换电路中的残留电荷；或者，

在复位阶段，控制第一复位电路清除所述存储转移电路中的残留电荷，并控制第二复位电路清除所述光电转换电路中的残留电荷。

13.根据权利要求11所述的像素电路驱动方法，其特征在于，在所述存储转移电路存储所述电荷信号之前，还包括：

控制第一复位电路清除所述存储转移电路中的残留电荷。

14.根据权利要求11所述的像素电路驱动方法，其特征在于，在T1时刻，所述读出电路输出所述浮动扩散点相应的第一像素信号之前，还包括：

控制第二复位电路清除所述光电转换电路中的残留电荷。