CN117675647A - 一种硬件抽象层传输性能测试方法和装置 - Google Patents

一种硬件抽象层传输性能测试方法和装置 Download PDF

Info

Publication number
CN117675647A
CN117675647A CN202311501007.7A CN202311501007A CN117675647A CN 117675647 A CN117675647 A CN 117675647A CN 202311501007 A CN202311501007 A CN 202311501007A CN 117675647 A CN117675647 A CN 117675647A
Authority
CN
China
Prior art keywords
test
gpp
data packet
transmission
application component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311501007.7A
Other languages
English (en)
Inventor
常坤
许生
熊石楼
吴二龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiefang Information Technology Co ltd
Original Assignee
Shanghai Jiefang Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiefang Information Technology Co ltd filed Critical Shanghai Jiefang Information Technology Co ltd
Priority to CN202311501007.7A priority Critical patent/CN117675647A/zh
Publication of CN117675647A publication Critical patent/CN117675647A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

本发明公开了一种硬件抽象层传输性能测试方法和装置,包括:启动测试平台,运行测试平台上GPP应用组件和FPGA/DSP组件;启动PC端人机交互界面,发送传输性能测试用例的测试指令给测试平台上的GPP应用组件;当GPP应用组件接收到测试指令后,检查传输通道是否正常,如果通道正常,开始执行测试;通过发送测试数据包和接收反馈数据包,计算数据包的传输时延和抖动,根据传输数据量和传输时间计算传输吞吐量,同时根据丢包率和错包率判断传输性能的测试结果是否满足对测试条件的阈值要求。通过不同的数据包协议形式和具体的测试步骤设计,能够对GPP与FPGA/DSP之间的传输性能进行全面检测,提高了通信设备的可靠性和稳定性。

Description

一种硬件抽象层传输性能测试方法和装置
技术领域
本发明涉及软件无线电技术领域,尤其涉及一种硬件抽象层传输性能测试方法和装置。
背景技术
在现代的无线电通信装备中,硬件和软件是紧密相连的,这会导致生产和维护成本增高,还可能会影响通信效率和可靠性。为了解决这个问题,我们使用了一种叫做SCA的软件架构,它的作用是让硬件和软件可以分离开来。在SCA架构中,有一个叫做MHAL(调制解调硬件抽象层)的关键部分,它的作用是隐藏硬件的底层通信机制,同时还提供标准的通信接口,这样就可以让软件和硬件更加容易地分离开来。
然而,想要知道MHAL是否能够有效地工作,我们就需要进行测试。现有的测试方法只是简单地把一些数据包从一个处理器发送到另一个处理器,然后记录下发送和接收的时间,再根据这些数据来计算传输性能。但是这种方法存在一些问题。首先,这个测试方法没有验证数据的完整性。也就是说,如果发送的数据和接收的数据不一致,那么测试结果可能是错误的甚至是毫无意义的。其次,如果测试过程中数据包出了问题,或者数据通道出了故障,那么测试就可能会失败。而且,我们很难快速地找到问题的原因。另外,现在的方法还需要人工调整测试参数,这既不准确也浪费时间。
因此,我们需要一种新的测试方法来解决这些问题。这个新的测试方法应该能够全面地测试MHAL的传输性能,包括数据的吞吐量、时延和抖动等指标。同时,它还应该能够保证测试的准确性和稳定性,避免产生数据包丢失、数据通道故障等问题,也避免生成虚假、无意义的测试结果。
发明内容
有鉴于此,本发明提出一种硬件抽象层传输性能测试方法和装置,以解决现有技术中存在的MHAL传输性能测试方法不完善和传输性能计算不准确的问题。
本发明具体的技术方案如下:
一种硬件抽象层传输性能测试方法,包括以下步骤:启动测试平台,并运行测试平台上的GPP应用组件和FPGA/DSP组件,以及启动各组件内的功能模块;启动PC端人机交互界面,并发送传输性能测试用例的测试指令给测试平台上的GPP应用组件;当GPP应用组件接收到测试指令后,检查传输通道是否正常,如果通道正常,则开始执行测试;在测试过程中,通过发送测试数据包和接收反馈数据包的方式,计算数据包的传输时延和抖动,并根据传输数据量和传输时间计算传输吞吐量,同时,根据丢包率和错包率判断传输性能的测试结果是否满足对测试条件的阈值要求。
具体地,检查传输通道的过程包括以下步骤:GPP侧设置标志位flag为0,记录下当前的时间t1,向FPGA/DSP发送请求数据包,等待确认数据包的接收,如果GPP接收到FPGA/DSP反馈的确认数据包,将标志位flag设置为1,软件结束对传输通道的检查;如果未接收到确认数据包,记录当前时间t2,并计算t2-t1的时间差,如果这个差值大于5秒,结束对传输通道的检查;如果差值小于或等于5秒,跳转下一步,软件等待100毫秒后再次确认是否接收到确认数据包。
具体地,测试GPP应用组件与FPGA/DSP组件之间的传输性能时,首先需要检查传输通道的状态;如果传输通道异常,调试分析模块会将异常情况发送给人机交互界面,以便测试者进行故障排查和处理;只有当传输通道正常时,才能继续进行传输性能测试。
具体地,GPP应用组件和FPGA/DSP组件协同工作完成数据传输和处理任务的过程包括以下步骤:GPP应用组件将Pt的值设置为0,作为后续计算传输性能的初始值;GPP应用组件设置数据包的间隔时间Δt,性能测试结果P=Pt;GPP应用组件发送指令数据包到FPGA/DSP组件;GPP组件将计数i的值设置为0,用于记录发送测试数据包的次数;GPP组件记录当前时刻T(i),用于计算数据包的传输时延和抖动;GPP应用组件发送测试数据包到FPGA/DSP组件;GPP应用组件记录时刻T(i+1),用于计算数据包的传输时延和抖动;GPP应用组件记录数据包发送的间隔时刻ΔTi=T(i+1)-T(i);GPP应用组件将计数i的值自增加1,表示已经发送了一个数据包;GPP应用组件判断i是否大于3000,如果不成立,则跳转到上述发送测试数据包的步骤;如果成立则进行下一步;GPP应用组件中的接收数据模块获取FPGA/DSP组件的反馈数据包信息,计算错包率以及丢包率,如果满足对测试条件的阈值要求,则跳转到下一步进行后续处理;否则跳转到上述设置数据包间隔时间的步骤;GPP应用组件计算传输性能Pt,如果数据包总包数为num,数据包大小为size,则传输吞吐量throughput为传输时延delay为/>传输抖动jitter为GPP应用组件判断传输性能Pt是否小于性能测试结果P,如果小于,则跳转到下一步进行后续处理;否则跳转到设置数据包间隔时间的步骤;GPP应用组件把测试结果P发送到PC人机交互界面。
具体地,GPP应用组件将Pt的值设置为0,作为后续计算传输性能的初始值;GPP应用组件设置数据包的间隔时间Δt,并将性能测试结果P的值设置为Pt;GPP应用组件发送指令数据包到FPGA/DSP组件;FPGA/DSP组件将计数i的值设置为0,用于记录发送测试数据包的次数;FPGA/DSP组件记录当前时刻T(i),用于计算数据包的传输时延和抖动;FPGA/DSP组件发送测试数据包到GPP应用组件;FPGA/DSP组件记录当前时刻T(i+1),用于计算数据包的传输时延和抖动;FPGA/DSP组件记录数据包发送的间隔时刻ΔTi=T(i+1)-T(i);FPGA/DSP组件将计数i的值自增加1,表示已经发送了一个数据包;FPGA/DSP组件判断计数i是否大于3000,如果不成立,即i小于或等于3000,则跳转到上述发送测试数据包的步骤;否则跳转到下一步进行后续处理;FPGA/DSP组件计算传输性能Pt,如果数据包总包数为num,数据包大小为size,则传输吞吐量throughput为传输时延delay为/>传输抖动为/>FPGA/DSP组件发送结束数据包到GPP应用组件;GPP应用组件收到结束数据包后,计算错包率以及丢包率,如果满足阈值要求,则跳转到下一步进行后续处理;否则跳转到设置数据包间隔时间的步骤;GPP应用组件判断传输性能Pt是否小于性能测试结果P,如果小于,则跳转到下一步进行后续处理;否则跳转到上述设置数据包间隔时间的步骤;GPP应用组件把测试结果P发送到PC人机交互界面进行显示。
具体地,当所有测试步骤完成后,PC人机交互界面将显示测试结果;人机交互系统将检查测试是否已完成,如果测试已完成,系统将跳转到输出测试报告的步骤;否则,系统将跳转到重新开始测试的步骤;当所有测试步骤和报告输出都完成后,测试过程将结束。
一种硬件抽象层传输性能测试装置,包括:测试平台,包括GPP应用组件和FPGA/DSP组件,用于执行传输性能测试;PC端人机交互界面,用于发送传输性能测试用例的测试指令给测试平台上的GPP应用组件;其中,GPP应用组件包括发送数据模块、接收数据模块和调试分析模块,FPGA/DSP组件包括发送数据模块和接收数据模块;GPP应用组件的发送数据模块用于将测试数据发送到FPGA/DSP组件的接收数据模块,GPP应用组件的接收数据模块用于接收来自FPGA/DSP组件的发送数据模块的数据;GPP应用组件的发送数据模块和接收数据模块将测试过程中检测的问题提交给调试分析模块,并从调试分析模块获取测试过程中的产生异常的原因;调试分析模块用于进行数据包的校验和处理,同时根据接收到的数据进行调试和分析,找出可能出现的问题并上报给PC端人机交互界面。
具体地,GPP应用组件和FPGA/DSP组件通过五种数据包协议进行通信,包括测试指令数据包协议、测试数据包协议、反馈数据包协议、结束数据包协议以及测试结果数据包协议。
本发明的有益效果在于:
本发明专利的测试方法和装置为传输性能的评估提供了更加详细和准确的方式,通过不同的数据包协议形式和具体的测试步骤设计,能够对GPP与FPGA/DSP之间的传输性能进行全面检测,同时也能够检测出传输过程中可能存在的问题,提高了通信设备的可靠性和稳定性。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本申请PC端人机交互界面与测试平台之间交互的结构示意图;
图2为本申请测试平台功能模块的结构示意图;
图3为本申请检查传输通道的流程示意图;
图4为本申请传输性能测试中GPP->FPGA/DSP传输方向的测试流程示意图;
图5为本申请传输性能测试中FPGA/DSP->GPP传输方向的测试流程示意图。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明专利为了解决现有技术中存在的问题,提供了一种测试硬件抽象层传输性能的方法和装置。如图1所示,展示了测试硬件抽象层传输性能的系统。首先,人机交互界面是使用个人电脑(PC)上的软件实现的。它作为用户与测试系统之间的交互通道,能够将用户的测试指令发送到测试平台上的GPP应用组件。GPP应用组件是一个具有发送数据模块、接收数据模块和调试分析模块的软件组件。它接收来自人机交互界面的测试指令,然后测试GPP与FPGA/DSP之间的传输性能。这种传输性能的测试主要涉及数据的发送、接收和调试分析。在完成测试后,GPP应用组件会将测试结果发送到PC端的人机交互界面。这样,用户就可以通过人机交互界面直接观察到测试结果,从而对传输性能进行评估。
如图2所示,GPP应用组件包含了三个模块:发送数据模块、接收数据模块和调试分析模块,FPGA/DSP组件则包含了两个模块:发送数据模块和接收数据模块。GPP应用组件的发送数据模块被用来把测试数据发送到FPGA/DSP组件的接收数据模块,而GPP应用组件的接收数据模块则被用来接收来自于FPGA/DSP组件的发送数据模块的数据。此外,GPP应用组件的发送数据模块和接收数据模块不仅会把测试过程中检测的问题提交给调试分析模块,而且也可以从调试分析模块获取测试的问题。在调试分析模块中,可以进行数据包的校验和处理,同时根据接收到的数据进行调试和分析,找出可能出现的问题并上报给PC端人机交互界面。在测试过程中,该测试平台不仅可以完成传输性能的测试,还可以进行故障的诊断和定位,大大提高了测试效率和准确性。由于该测试平台基于SRTF标准而构建,因此其同样适用于SCA标准及其衍生的相应标准。通过不同的组件配置,可以适应不同种类的通信设备和不同规模的测试需求。
本发明专利的测试方法涉及五种数据包协议,用于测试GPP与FPGA/DSP之间的传输性能。这些数据包协议包括测试指令数据包协议、测试数据包协议、反馈数据包协议、结束数据包协议以及测试结果数据包协议。这些协议包含了一系列用于传输性能测试的必要信息,例如逻辑地址、长度、测试指令、测试类型、CRC校验码等。具体地,数据包协议1:测试指令数据包协议,包含逻辑地址、长度、测试指令、测试类型、测试数据包总包数、数据包间隔时间、CRC校验码等;数据包协议2:测试数据包协议,包含逻辑地址、长度、测试指令、测试类型、填充数据段、CRC校验码等;数据包协议3:反馈数据包协议,包含逻辑地址、长度、测试指令、测试类型、数据包编号、CRC校验码等;数据包协议4:结束数据包协议,包含逻辑地址、长度、测试指令、测试类型、测试值、CRC校验码等;数据包协议5:测试结果数据包协议,包含逻辑地址、长度、测试指令、测试类型、丢包率、错包率、CRC校验码等。
该测试方法包括以下步骤:步骤1,启动测试平台,并运行测试平台上的GPP应用组件和FPGA/DSP组件,以及启动各组件内的功能模块;步骤2,启动PC端人机交互界面,并发送传输性能测试用例的测试指令给测试平台上的GPP应用组件。步骤3,当GPP应用组件接收到测试指令后,它会检查传输通道是否正常。如果通道正常,则开始执行测试。
其中步骤3的过程如图3所示,具体如下:在检查传输通道的过程中,GPP侧先设置标志位flag为0,并记录下当前的时间t1。然后,向FPGA/DSP发送请求数据包。接下来,要等待确认数据包的接收。如果GPP接收到FPGA/DSP反馈的确认数据包,那么将标志位flag设置为1,然后,软件结束对传输通道的检查,这是因为在检查传输通道的过程中,标志位flag已经被设置为1,表明数据包已经成功传输并得到确认,因此可以结束检查;如果未接收到确认数据包,则记录当前时间t2,并计算t2-t1的时间差。如果这个差值大于5秒,那么,软件结束对传输通道的检查;如果差值小于或等于5秒,那么我们就跳转下一步,软件会等待100毫秒后再次确认是否接收到确认数据包。软件等待100毫秒是为了给网络或硬件一些额外的时间来处理数据包并发送确认,这可以避免因网络延迟或硬件处理速度较慢而导致的误判。
在步骤4中,测试GPP应用组件与FPGA/DSP组件之间的传输性能时,首先需要检查传输通道的状态。如果传输通道异常(即标志位flag为0),调试分析模块会将异常情况发送给人机交互界面,以便测试者进行故障排查和处理。只有当传输通道正常时,才能继续进行传输性能测试。
在传输性能测试过程中,测试者可以通过人机交互界面发送相应的测试指令,并接收测试结果。同时,GPP应用组件和FPGA/DSP组件也会协同工作,完成数据传输和处理的任务。传输性能的测试分为两种情况:一种是测试从GPP到FPGA/DSP的传输方向(如图4所示),另一种是从FPGA/DSP到GPP的传输方向(如图5所示)。在这两种情况下,测试者可以分别测试数据传输的速率、丢包率、误码率等指标,以确定传输性能是否存在问题。如果发现传输性能存在问题,测试者可以根据具体情况进行调试和分析。例如,可以检查数据传输的丢包率、误码率等信息,以确定问题所在。此外,还可以根据测试结果对硬件抽象层的传输性能进行评估和优化,以提高通信系统的可靠性和稳定性。
如图4所示,传输性能测试中GPP->FPGA/DSP传输方向的测试流程的具体步骤为:步骤4.1.1:GPP应用组件将Pt的值设置为0,作为后续计算传输性能的初始值。步骤4.1.2:GPP应用组件设置数据包的间隔时间Δt,性能测试结果P=Pt。步骤4.1.3:GPP应用组件发送指令数据包到FPGA/DSP组件,数据包协议参考数据包协议1。步骤4.1.4:GPP应用组件将计数i的值设置为0,用于记录发送测试数据包的次数。步骤4.1.5:GPP应用组件记录当前时刻T(i),用于计算数据包的传输时延和抖动。步骤4.1.6:GPP应用组件发送测试数据包到FPGA/DSP组件,数据包协议参考数据包协议2。步骤4.1.7:GPP应用组件记录时刻T(i+1),用于计算数据包的传输时延和抖动。步骤4.1.8:GPP应用组件记录数据包发送的间隔时刻ΔTi=T(i+1)-T(i);步骤4.1.9:GPP应用组件将计数i的值自增加1,表示已经发送了一个数据包。步骤4.1.10:GPP应用组件判断i是否大于3000,如果不成立,即i小于或等于3000,则跳转到步骤4.1.6继续发送测试数据包;否则跳转到步骤4.1.11进行后续处理。步骤4.1.11:GPP应用组件中的接收数据模块获取FPGA/DSP组件的反馈数据包信息,反馈数据包协议参考数据包协议3,计算错包率以及丢包率,如果满足对测试条件的阈值要求,即错包率和丢包率在一定范围内,则跳转到步骤4.1.12进行后续处理;否则跳转到步骤4.1.2重新设置数据包间隔时间等参数。步骤4.1.12:GPP应用组件计算传输性能Pt,如果数据包总包数为num,数据包大小为size,计算方法为Pt=传输数据量/传输时间,即传输吞吐量throughput为传输时延delay为/>传输抖动为步骤4.1.13:GPP应用组件判断传输性能Pt是否小于性能测试结果P,如果小于,即传输性能较差,则跳转到步骤4.1.14进行后续处理;否则跳转到步骤4.1.2重新设置数据包间隔时间等参数。步骤4.1.14:GPP应用组件把测试结果P发送到PC人机交互界面,数据包协议参考数据包协议5。
如图5所示,传输性能测试中FPGA/DSP->GPP传输方向的测试流程的具体步骤为:步骤4.2.1:GPP应用组件将Pt的值设置为0,作为后续计算传输性能的初始值。步骤4.2.2:GPP应用组件设置数据包的间隔时间Δt,并将性能测试结果P的值设置为Pt。步骤4.2.3:GPP应用组件发送指令数据包到FPGA/DSP组件,数据包协议参考数据包协议1。步骤4.2.4:FPGA/DSP组件将计数i的值设置为0,用于记录发送测试数据包的次数。步骤4.2.5:FPGA/DSP组件记录当前时刻T(i),用于计算数据包的传输时延和抖动。步骤4.2.6:FPGA/DSP组件发送测试数据包到GPP应用组件,数据包协议参考数据包协议2。步骤4.2.7:FPGA/DSP组件记录当前时刻T(i+1),用于计算数据包的传输时延和抖动。步骤4.2.8:FPGA/DSP组件记录数据包发送的间隔时刻ΔTi=T(i+1)-T(i)。步骤4.2.9:FPGA/DSP组件将计数i的值自增加1,表示已经发送了一个数据包。步骤4.2.10:FPGA/DSP组件判断计数i是否大于3000。如果不成立,即i小于或等于3000,则跳转到步骤4.2.6继续发送测试数据包;否则跳转到步骤4.2.11进行后续处理。步骤4.2.11:FPGA/DSP组件计算传输性能Pt,如果数据包总包数为num,数据包大小为size,计算方法为Pt=传输数据量/传输时间,即传输吞吐量throughput为传输时延delay为/>传输抖动为/>步骤4.2.12:FPGA/DSP组件发送结束数据包到GPP应用组件,数据包协议参考数据包协议4。步骤4.2.13:GPP应用组件收到结束数据包后,计算错包率以及丢包率,如果满足对测试条件的阈值要求,即错包率和丢包率在一定范围内,则跳转到步骤4.2.14进行后续处理;否则跳转到步骤4.2.2重新设置数据包间隔时间等参数。步骤4.2.14:GPP应用组件判断传输性能Pt是否小于性能测试结果P。如果小于,即传输性能较差,则跳转到步骤4.2.15进行后续处理;否则跳转到步骤4.2.2重新设置数据包间隔时间等参数。步骤4.2.15:GPP应用组件把测试结果P发送到PC人机交互界面进行显示,数据包协议参考数据包协议5。
在进行硬件抽象层传输性能测试的过程中,当所有测试步骤完成后,步骤5,PC人机交互界面将显示测试结果。然后,步骤6,人机交互系统将检查测试是否已完成。如果测试已完成,系统将跳转到步骤7,输出测试报告。否则,系统将跳转到步骤2,重新开始测试。最后,当所有测试步骤和报告输出都完成后,步骤8,测试过程将结束。
本申请的有益效果在于:
(1)本专利提供的测试硬件抽象层传输性能的方法和装置,不仅实现了软硬件的解耦,降低了生产和维护成本,还提高了通信装备的开发效率。同时,通过使用PC端的人机交互界面,用户可以更加直观地了解和掌握传输性能的测试结果,从而更好地评估和使用MHAL设备组件。
(2)本发明专利的测试方法为传输性能的评估提供了更加详细和准确的方式,通过不同的数据包协议形式和具体的测试步骤设计,能够对GPP与FPGA/DSP之间的传输性能进行全面检测,同时也能够检测出传输过程中可能存在的问题,提高了通信设备的可靠性和稳定性。
(3)通过使用数据CRC校验技术,本申请可以验证数据的准确性,从而确保通信数据的可靠性。这种技术可以检测并纠正数据传输过程中的错误,避免因数据错误而导致通信失败。因此,使用数据CRC校验技术是提高通信数据准确性的有效手段。
(4)本申请增加了调试分析功能模块,可以记录并分析测试过程中的运行信息。当测试过程出现问题时,例如数据包错误、数据包丢失或通信通道故障,该功能模块能够记录并分析相关信息,为用户提供快速定位支持。这种功能可以帮助用户迅速找到问题所在,缩短调试时间,节约人力资源。因此,增加调试分析功能模块可以提高测试效率。
(5)本申请还采用了自动化调整参数的方法,可以减少人工操作,降低测试操作的复杂度和测试周期。这种方法可以根据实际情况自动调整参数,避免了人工操作的繁琐和错误。因此,自动化调整参数可以降低测试操作的复杂度和测试周期。
(6)最后,本申请更改了性能计算方法,可以提高测试结果的精度。这种方法采用了更合理的计算方法,能够更准确地反映设备的性能。因此,更改性能计算方法可以为用户提供更准确的测试结果。
综上所述,通过使用数据CRC校验技术、增加调试分析功能模块、自动化调整参数和更改性能计算方法,本申请可以提高通信数据的准确性、提高测试效率、降低测试操作的复杂度和提高测试结果的精度。这些有益效果可以使本申请在实际应用中发挥更好的作用。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种硬件抽象层传输性能测试方法,其特征在于,包括以下步骤:启动测试平台,并运行测试平台上的GPP应用组件和FPGA/DSP组件,以及启动各组件内的功能模块;启动PC端人机交互界面,并发送传输性能测试用例的测试指令给测试平台上的GPP应用组件;当GPP应用组件接收到测试指令后,检查传输通道是否正常,如果通道正常,则开始执行测试;在测试过程中,通过发送测试数据包和接收反馈数据包的方式,计算数据包的传输时延和抖动,并根据传输数据量和传输时间计算传输吞吐量,同时,根据丢包率和错包率判断传输性能的测试结果是否满足对测试条件的阈值要求。
2.根据权利要求1所述的硬件抽象层传输性能测试方法,其特征在于,检查传输通道的过程包括以下步骤:GPP侧设置标志位flag为0,记录下当前的时间t1,向FPGA/DSP发送请求数据包,等待确认数据包的接收,如果GPP接收到FPGA/DSP反馈的确认数据包,将标志位flag设置为1,软件结束对传输通道的检查;如果未接收到确认数据包,记录当前时间t2,并计算t2-t1的时间差,如果这个差值大于5秒,结束对传输通道的检查;如果差值小于或等于5秒,跳转下一步,软件等待100毫秒后再次确认是否接收到确认数据包。
3.根据权利要求1所述的硬件抽象层传输性能测试方法,其特征在于,测试GPP应用组件与FPGA/DSP组件之间的传输性能时,首先需要检查传输通道的状态;如果传输通道异常,调试分析模块会将异常情况发送给人机交互界面,以便测试者进行故障排查和处理;只有当传输通道正常时,才能继续进行传输性能测试。
4.根据权利要求1所述的硬件抽象层传输性能测试方法,其特征在于,GPP应用组件和FPGA/DSP组件协同工作完成数据传输和处理任务的过程包括以下步骤:GPP应用组件将Pt的值设置为0,作为后续计算传输性能的初始值;GPP应用组件设置数据包的间隔时间Δt,性能测试结果P=Pt;GPP应用组件发送指令数据包到FPGA/DSP组件;GPP组件将计数i的值设置为0,用于记录发送测试数据包的次数;GPP组件记录当前时刻T(i),用于计算数据包的传输时延和抖动;GPP应用组件发送测试数据包到FPGA/DSP组件;GPP应用组件记录时刻T(i+1),用于计算数据包的传输时延和抖动;GPP应用组件记录数据包发送的间隔时刻ΔTi=T(i+1)-T(i);GPP应用组件将计数i的值自增加1,表示已经发送了一个数据包;GPP应用组件判断i是否大于3000,如果不成立,则跳转到上述发送测试数据包的步骤;如果成立则进行下一步;GPP应用组件中的接收数据模块获取FPGA/DSP组件的反馈数据包信息,计算错包率以及丢包率,如果满足对测试条件的阈值要求,则跳转到下一步进行后续处理;否则跳转到上述设置数据包间隔时间的步骤;GPP应用组件计算传输性能Pt,如果数据包总包数为num,数据包大小为size,则传输吞吐量throughput为传输时延delay为传输抖动jitter为/>GPP应用组件判断传输性能Pt是否小于性能测试结果P,如果小于,则跳转到下一步进行后续处理;否则跳转到设置数据包间隔时间的步骤;GPP应用组件把测试结果P发送到PC人机交互界面。
5.根据权利要求1所述的硬件抽象层传输性能测试方法,其特征在于,GPP应用组件将Pt的值设置为0,作为后续计算传输性能的初始值;GPP应用组件设置数据包的间隔时间Δt,并将性能测试结果P的值设置为Pt;GPP应用组件发送指令数据包到FPGA/DSP组件;FPGA/DSP组件将计数i的值设置为0,用于记录发送测试数据包的次数;FPGA/DSP组件记录当前时刻T(i),用于计算数据包的传输时延和抖动;FPGA/DSP组件发送测试数据包到GPP应用组件;FPGA/DSP组件记录当前时刻T(i+1),用于计算数据包的传输时延和抖动;FPGA/DSP组件记录数据包发送的间隔时刻ΔTi=T(i+1)-T(i);FPGA/DSP组件将计数i的值自增加1,表示已经发送了一个数据包;FPGA/DSP组件判断计数i是否大于3000,如果不成立,即i小于或等于3000,则跳转到上述发送测试数据包的步骤;否则跳转到下一步进行后续处理;FPGA/DSP组件计算传输性能Pt,如果数据包总包数为num,数据包大小为size,则传输吞吐量throughput为传输时延delay为/>传输抖动为FPGA/DSP组件发送结束数据包到GPP应用组件;GPP应用组件收到结束数据包后,计算错包率以及丢包率,如果满足对测试条件的阈值要求,则跳转到下一步进行后续处理;否则跳转到设置数据包间隔时间的步骤;GPP应用组件判断传输性能Pt是否小于性能测试结果P,如果小于,则跳转到下一步进行后续处理;否则跳转到上述设置数据包间隔时间的步骤;GPP应用组件把测试结果P发送到PC人机交互界面进行显示。
6.根据权利要求4或5所述的硬件抽象层传输性能测试方法,其特征在于,当所有测试步骤完成后,PC人机交互界面将显示测试结果;人机交互系统将检查测试是否已完成,如果测试已完成,系统将跳转到输出测试报告的步骤;否则,系统将跳转到重新开始测试的步骤;当所有测试步骤和报告输出都完成后,测试过程将结束。
7.一种硬件抽象层传输性能测试装置,其特征在于,包括:测试平台,包括GPP应用组件和FPGA/DSP组件,用于执行传输性能测试;PC端人机交互界面,用于发送传输性能测试用例的测试指令给测试平台上的GPP应用组件;其中,GPP应用组件包括发送数据模块、接收数据模块和调试分析模块,FPGA/DSP组件包括发送数据模块和接收数据模块;GPP应用组件的发送数据模块用于将测试数据发送到FPGA/DSP组件的接收数据模块,GPP应用组件的接收数据模块用于接收来自FPGA/DSP组件的发送数据模块的数据;GPP应用组件的发送数据模块和接收数据模块将测试过程中检测的问题提交给调试分析模块,并从调试分析模块获取测试过程中的产生异常的原因;调试分析模块用于进行数据包的校验和处理,同时根据接收到的数据进行调试和分析,找出可能出现的问题并上报给PC端人机交互界面。
8.根据权利要求7所述的硬件抽象层传输性能测试装置,其特征在于,GPP应用组件和FPGA/DSP组件通过五种数据包协议进行通信,包括测试指令数据包协议、测试数据包协议、反馈数据包协议、结束数据包协议以及测试结果数据包协议。
CN202311501007.7A 2023-11-10 2023-11-10 一种硬件抽象层传输性能测试方法和装置 Pending CN117675647A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311501007.7A CN117675647A (zh) 2023-11-10 2023-11-10 一种硬件抽象层传输性能测试方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311501007.7A CN117675647A (zh) 2023-11-10 2023-11-10 一种硬件抽象层传输性能测试方法和装置

Publications (1)

Publication Number Publication Date
CN117675647A true CN117675647A (zh) 2024-03-08

Family

ID=90067252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311501007.7A Pending CN117675647A (zh) 2023-11-10 2023-11-10 一种硬件抽象层传输性能测试方法和装置

Country Status (1)

Country Link
CN (1) CN117675647A (zh)

Similar Documents

Publication Publication Date Title
WO2017000424A1 (zh) 协议检测方法及装置
CN111786855B (zh) 一种网卡的压力测试方法、装置、电子设备及存储介质
CN114912413A (zh) 芯片验证方法及平台
US10613963B2 (en) Intelligent packet analyzer circuits, systems, and methods
CN113312226B (zh) 测试逻辑设计异常特性的验证平台、装置及存储介质
CN114691521A (zh) 一种基于人工智能的软件测试平台
CN114844811A (zh) 一种车载终端的测试方法及测试系统
CN117675647A (zh) 一种硬件抽象层传输性能测试方法和装置
KR20130063866A (ko) 엠투엠 단말기 진단시스템 및 방법
US7721260B2 (en) Embedded Test I/O Engine
CN111917607A (zh) 通信系统测试方法、通信系统测试装置及系统
WO2023131073A1 (zh) 一种面向车机测试的自检方法及自检装置
CN116841874A (zh) 统一诊断服务功能的测试方法、装置、存储介质和电子设备
CN110361043B (zh) 一种车载仪表故障检测系统及其故障检测方法
CN114116522A (zh) 一种基于swagger进行接口自动测试的方法
CN113434420A (zh) 设备测试方法及装置
CN111722997B (zh) 自动化测试的异常检测方法及计算机可读存储介质
CN108648298B (zh) 消息处理方法及装置、存储介质、电子设备
CN110868321B (zh) 一种基于边缘计算算法验证的故障定位方法及系统
CN113064047B (zh) 一种电子控制单元间端到端保护的测试装置及测试方法
CN117915376B (zh) 一种WiFi信号测试方法
CN114896142B (zh) 一种基于JMeter的性能指标优化方法
CN117498991B (zh) 一种基于重传功能原型设备的可测性注错方法和装置
KR20240086864A (ko) V2x 통신장치의 취약점 점검 방법 및 시스템
CN113189273A (zh) 一种模拟氮氧传感器故障的设备及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination