CN117675120A - 一种信号完整性检测方法、装置、电子设备及存储介质 - Google Patents

Abstract

本申请公开了一种信号完整性检测方法、装置、电子设备及存储介质，该方法包括：获得待测电路板的传输线用于表征传输线的信号传输特征的第一参数；获得待测电路板的多个回路用于表征两个相邻回路之间的互容效应或互感效应的第二参数；构建待测电路板的源同步数据传输系统的时间序列关系；构建待测电路板的多个回路的输出信号的特征模型；根据第一参数、第二参数、时间序列关系和特征模型，确定待测电路板的多个数据通道的信号完整性。由此，通过采集传输线自身信号传输特征的参数以及相邻回路之间互感互容效应参数，仿真得到PCB板信号完整性检测结果，显著缩短检测时间，有效保证检测的完整性和有效性。

Description

一种信号完整性检测方法、装置、电子设备及存储介质

技术领域

本申请涉及信号检测技术领域，尤其涉及一种信号完整性检测方法、装置、电子设备及存储介质。

背景技术

随着电子信息技术的飞速发展，高速PCB(Printed Circuit Board，印制电路板)信号传输系统被越来越多地应用在通信、计算机、电子产品等领域。随着信号频率的提高，电路板从单层板和双层板发展到了多层电路板。当信号传输速度速率达到50MHz时，相应的电路板就被定义成高速PCB。对于高速PCB，如果高频率信号的传输线延迟超过信号上升时间的一半时，将产生传输线效应，极易造成信号完整性问题。电子设备对信号传输和处理速度具有较高需求的同时，对如何保证PCB板信号传输完整性也提出了较高要求。

目前较多电子产品都向着超薄轻巧的方向发展，其高速PCB主板在走线上非常密集，由于传输的信号频率太高，易导致传输线之间的信号干扰，并进一步造成电子设备故障。对于电子设备的此类故障无法通过排除法进行检测实现对元器件的检测，并且目前的高速PCB板信号完整性检测方法存在检测耗时过长、检测完整性较低等问题。

发明内容

本申请实施例为了解决上述技术问题，提供一种信号完整性检测方法、装置、电子设备及存储介质。

根据本申请第一方面，提供了一种信号完整性检测方法，所述方法包括：获得待测电路板的传输线的第一参数，所述第一参数用于表征所述传输线的信号传输特征；获得所述待测电路板的多个回路的第二参数，所述第二参数用于表征两个相邻回路之间的互容效应或互感效应；构建所述待测电路板的源同步数据传输系统的时间序列关系；构建所述待测电路板的多个所述回路的输出信号的特征模型；根据所述第一参数、所述第二参数、所述时间序列关系和所述特征模型，确定所述待测电路板的多个数据通道的信号完整性。

根据本申请一实施方式，所述第一参数为定向阻抗；相应的，所述获得待测电路板的传输线的第一参数，包括：确定所述传输线的单位长度和所述单位长度的传输线的电容；检测所述传输线的传输延迟；根据所述单位长度、所述电容值和所述传输延迟，确定所述定向阻抗。

根据本申请一实施方式，所述第二参数包括电流逆差；相应的，所述获得所述待测电路板的多个回路的第二参数，包括：在所述两个相邻回路的第一回路电压发生变化时，获取所述第一回路的电压变化率和所述两个相邻回路的互容值；根据所述电压变化率和所述互容值，确定所述电流逆差。

根据本申请一实施方式，所述第二参数还包括电压逆差；相应的，所述获得所述待测电路板的多个回路的第二参数，包括：在所述两个相邻回路的第一回路电流发生变化时，获取所述第一回路的电流变化率和所述两个相邻回路的互感值；根据所述电流变化率和所述互感值，确定所述电压逆差。

根据本申请一实施方式，所述构建所述待测电路板的源同步数据传输系统的时间序列关系，包括：将所述多个回路的数据传输至所述源同步数据传输系统的数据转换器；获取数据转换器的内部低频传输延时时间和高频传输延时时间；获取所述源同步数据传输系统的源数据输出的最短时间和输出数据的有效保留时间；基于所述低频传输延时时间、所述高频传输延时时间、所述源数据输出的最短时间和所述有效保留时间，确定数据传输到终端时的有效传输时间和接收数据保留的有效接收时间。

根据本申请一实施方式，所述构建所述待测电路板的多个所述回路的输出信号的特征模型，包括：将设定芯片的信号传输驱动前端作为线性结构，所述设定芯片作为高速数据实时采集芯片，对回路的输出信号进行采集；获得所述回路的驱动时间和驱动效果；根据所述驱动时间和驱动效果模拟建立所述回路的输出信号的特征模型。

根据本申请一实施方式，所述根据所述第一参数、所述第二参数、所述时间序列关系和所述特征模型，确定所述待测电路板的多个数据通道的信号完整性，包括：基于所述第一参数、所述第二参数、所述时间序列关系和所述特征模型，在所述传输线的为不同长度时，对所述待测电路板的状态进行模拟；获得在所述传输线的为不同长度时所述待测电路板的信号完整性参数。

根据本申请第二方面，还提供了一种信号完整性检测装置，所述装置包括：第一获得模块，用于获得待测电路板的传输线的第一参数，所述第一参数用于表征所述传输线的信号传输特征；第二获得模块，用于获得所述待测电路板的多个回路的第二参数，所述第二参数用于表征两个相邻回路之间的互容效应或互感效应；序列构建模块，用于构建所述待测电路板的源同步数据传输系统的时间序列关系；模型构建模块，用于构建所述待测电路板的多个所述回路的输出信号的特征模型；检测模块，用于根据所述第一参数、所述第二参数、所述时间序列关系和所述特征模型，确定所述待测电路板的多个数据通道的信号完整性。

根据本申请第三方面，又提供了一种计算机可读存储介质，所述存储介质包括一组计算机可执行指令，当所述指令被执行时用于执行上述信号完整性检测方法。

根据本申请第四方面，又提供了一种设备，所述设备包括至少一个处理器、以及与所述处理器连接的至少一个存储器、总线；其中，所述处理器、所述存储器通过所述总线完成相互间的通信；所述处理器用于调用所述存储器中的程序指令，以执行上述信号完整性检测方法。

本申请实施例提供的信号完整性检测方法、装置、电子设备及存储介质中，信号完整性检测方法包括：获得待测电路板的传输线的第一参数，所述第一参数用于表征所述传输线的信号传输特征；获得所述待测电路板的多个回路的第二参数，所述第二参数用于表征两个相邻回路之间的互容效应或互感效应；构建所述待测电路板的源同步数据传输系统的时间序列关系；构建所述待测电路板的多个所述回路的输出信号的特征模型；根据所述第一参数、所述第二参数、所述时间序列关系和所述特征模型，确定所述待测电路板的多个数据通道的信号完整性。由此，在分析数据信号和高速信号传输时序要求的基础上，通过采集传输线自身信号传输特征的参数以及相邻回路之间互感互容效应的参数，仿真得到PCB板信号完整性的检测结果，显著缩短检测时间，有效保证检测的完整性和有效性。

需要理解的是，本申请的教导并不需要实现上面所述的全部有益效果，而是特定的技术方案可以实现特定的技术效果，并且本申请的其他实施方式还能够实现上面未提到的有益效果。

附图说明

通过参考附图阅读下文的详细描述，本申请示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本申请的若干实施方式，其中：

在附图中，相同或对应的标号表示相同或对应的部分。

图1示出了本申请实施例信号完整性检测方法的实现流程示意图；

图2中示出了以一个传输线为例的信号传输过程；

图3示出了本申请实施例源同步数据传输系统的时间序列关系；

图4示出了本申请实施例连接数据通道模型；

图5示出了本申请实施例信号完整性检测方法的具体应用示例的实现流程示意图；

图6示出了本申请实施例信号完整性检测装置的组成结构示意图；

图7示出了本申请实施例设备的组成结构示意图。

具体实施方式

下面将参考若干示例性实施方式来描述本申请的原理和精神。应当理解，给出这些实施方式仅仅是为使本领域技术人员能够更好地理解进而实现本申请，而并非以任何方式限制本申请的范围。相反，提供这些实施方式是为使本申请更加透彻和完整，并能够将本申请的范围完整地传达给本领域的技术人员。

下面结合附图和具体实施例对本申请的技术方案进一步详细阐述。

图1示出了本申请实施例信号完整性检测方法的实现流程示意图。

参考图1，本申请实施例信号完整性检测方法，至少包括如下操作流程：操作101，获得待测电路板的传输线的第一参数，第一参数用于表征传输线的信号传输特征；操作102，获得待测电路板的多个回路的第二参数，第二参数用于表征两个相邻回路之间的互容效应或互感效应；操作103，构建待测电路板的源同步数据传输系统的时间序列关系；操作104，构建待测电路板的多个回路的输出信号的特征模型；操作105，根据第一参数、第二参数、时间序列关系和特征模型，确定待测电路板的多个数据通道的信号完整性。

在操作101中，获得待测电路板的传输线的第一参数，第一参数用于表征传输线的信号传输特征。

在本申请这一实施例中，第一参数为定向阻抗。相应的，可以采用以下操作获得待测电路板的传输线的第一参数：确定传输线的单位长度和单位长度的传输线的电容，检测传输线的传输延迟；根据单位长度、电容值和传输延迟，确定定向阻抗。

具体的，针对一个高速PCB板，板上的布线通常是非常密集的，由于传输的信号频率太高，易导致传输线之间的信号干扰，造成故障，这类型的故障往往是不能通过排除法来排除元器件的好坏来进行检测的，这里以一传输线为例。

图2中示出了以一个传输线为例的信号传输过程，由于信号在低频传输时的时差变化较大，因此可以忽略计算精度的影响，在PCB板上模拟出传输导线，得到理想的延时计算结果。在分析时，将导线信号输出延时与驱动器输出端延时合并，使信号传输线上任意时间任意位置的信号波动曲线保持一致。由于在高频电路板各传输线的传输过程中设计了一些电阻、电容和电导等器件，因此高频电路板的导通模型由理想导通模型改为分布网络模型。

传输线的信号传输特征可以用定向阻抗Z₀表示，传输延迟用T_pd表示，通过计算传输线的单位长度L和单位传输线上的电容C，可以得到传输线的定向阻抗Z₀可以用如下公式(1)所示：

Z₀＝T_pd(L/C)^1/2 (1)

在操作102中，获得待测电路板的多个回路的第二参数，第二参数用于表征两个相邻回路之间的互容效应或互感效应。

在本申请这一实施例中，第二参数包括电流逆差。相应的，可以在两个相邻回路的第一回路电压发生变化时，获取第一回路的电压变化率和两个相邻回路的互容值，并根据电压变化率和互容值，确定电流逆差。由此获得待测电路板的多个回路的第二参数。

具体的，可以以电路A(图中未示出)和电路B(图中未示出)为例，电路A和电路B为两个相邻回路，可以将电路A作为第一回路，采用如下操作对电流逆差进行计算：

当电路A中的电压发生变化时，会产生互容效应，向电路B输入一个电流逆差I_M，通过对电路间的电容值C_M和电路A上的电压变化率dV/dt进行计算，可以得到电路A向电路B输入的电流逆差I_M如公式(2)所示：

I_M＝C_MdV/dt (2)

从公式(2)可以看出，电流逆差I_M受两个电路之间间互容值的影响，在电路电压变化率不变的情况下，互容值越大，互容作用越明显。在互容值不变的情况下，电路电压变化率越小，电流逆差越小，互容作用越弱。在两个电路中，任意一个电流回路都伴随着磁场的产生，并影响着另一个电流回路，作用力随着电流回路之间距离的增加而减弱，这种作用力就是互感作用力，一个回路的电流产生一个磁场，而该磁场会影响第二个回路。

在本申请这一实施例中，第二参数还包括电压逆差。相应的，可以在两个相邻回路的第一回路电流发生变化时，获取第一回路的电流变化率和两个相邻回路的互感值；根据电流变化率和互感值，确定电压逆差。由此获得待测电路板的多个回路的第二参数。

具体的，可以再次以电路A(图中未示出)和电路B(图中未示出)为例，电路A和电路B为两个相邻回路，可以将电路A作为第一回路，本文其他地方若提到电路A和电路B均视为两个相邻电路。这里，可以采用如下操作对电压逆差进行计算：

当电路A中的电流发生变化时，由于互感作用，电路A会向电路B输入一个电压逆差V_M，通过对电路间的互感值L_M和电路A上的电流变化率dI/dt进行计算，可以得出V_M的表达式为：

V_M＝L_MdI/dt (3)

根据式(3)可知，当L_M保持不变时，电路A中电流变化率越大，电路之间的电压逆差也越大，互感作用越明显，电流变化率不变时，电路互感值越大，互感作用越明显。高频效应会影响信号传输的完整性，所以需要对其进行检测。

在操作103中，构建待测电路板的源同步数据传输系统的时间序列关系。

在本申请这一实施例中，可以将多个回路的数据传输至源同步数据传输系统的数据转换器，并获取数据转换器的内部低频传输延时时间和高频传输延时时间、获取源同步数据传输系统的源数据输出的最短时间和输出数据的有效保留时间，从而基于低频传输延时时间、高频传输延时时间、源数据输出的最短时间和有效保留时间，确定数据传输到终端时的有效传输时间和接收数据保留的有效接收时间。由此构建待测电路板的源同步数据传输系统的时间序列关系。

具体的，可以将时间序列分析和信号完整性检测两者结合，通过对PCB板输出的数据和信号进行采集，并对其建立时间序列表达式，以便进行PCB板信号完整性检测。

举例说明，对于源同步电路，首先将电路A和电路B的数据传输至串行/并行转换器MCIOE445，MCIOE445为4位串行/并行变换器，通过驱动器发出锁存信号对数据进行封锁。源同步数据传输示意图2所示。锁定信号STB的末端靠近数据，可以高效地接收数据，这样有利于接收端有效地接收数据。在STB信号传输过程中，由于传输线的内部阻抗会造成一定的时延，因此要把数据传输线的长度控制在一定范围内，以最大限度地保证信号传输的及时性。源同步数据传输系统的时间序列关系图3所示。

根据图3可以建立如下时间序列表达式(4)：

T_DSU＝T_SSU-T_OFD+T_SKEW

T_DH＝T_SH+T_OFD-T_SKEW (4)

其中，T_SSU为源数据输出的最短时间，T_SH为输出数据的有效保留时间，T_DSU为数据传输到终端时的有效时间，T_DH为接收数据保留的有效时间。

为了保证数据能够完整地被接收端接收，应该满足数据传输到终端的有效时间T_DSU和接收数据保留有效时间T_DH大于源数据输出的最短时间T_SSU以及输出数据有效保留时间T_SH。保证时间余量充足，以确保系统正常稳定运行。

在操作104中，构建待测电路板的多个回路的输出信号的特征模型。

在本申请这一实施例中，可以将设定芯片的信号传输驱动前端作为线性结构，设定芯片作为高速数据实时采集芯片，对回路的输出信号进行采集；获得回路的驱动时间和驱动效果；根据驱动时间和驱动效果模拟建立回路的输出信号的特征模型。由此构建待测电路板的多个回路的输出信号的特征模型。

在本申请这一实施例中，设定芯可以是高速数据实时采集芯片SPT610，这里将高速数据实时采集芯片SPT7610的信号传输驱动前端作为线性结构，对源数据输出的最短时间和输出数据有效保留时间进行计算，由此实现根据驱动时间和驱动效果模拟建立输出信号的特征模型。

具体的，当对频率为600MHz的系统进行数据采集时，经过二分频后实际的工作频率仅有300MHz，所以必须对源数据输出的最短时间T_SSU和输出数据有效保留时间T_SH进行计算。此时信号转换周期T_C为3.3ns，通过对采样周期起始时间到信号转换结束时间T_dt、采样周期起始时刻到数据传输终止的时间差T_od、数据传输延迟时间T_OSKMAX进行计算，得出源T_SSU和T_SH的表达式如下：

其中，T_OSKMAX数据传输最大延迟时间,T_OSKMNN数据传输最小延迟时间。

电路A和电路B的输出数据和转换结束信号经过差分驱动MCIOE116输出，增加了数据延迟时间，所以在计算锁存信号STB时必须考虑差分驱动的内部时间延迟。根据高速数据实时采集芯片SPT7610配套数据手册可知，芯片内部低频传输延时时间为T_OFD，高频传输延时时间为T_SKEW，且两频率下延时时间相同。将T_SKEW作为常数。因此，这里，能够示出回路的驱动时间和驱动效果的时间序列关系式可以以如下公式(6)：

其中，T_PLHMI(116)是差分驱动MCIOE116的数据差分最大延迟时间；

T_PLHMI(116)是数据差分最小延迟时间；

T_PLHMAX(445)是转换器MCIOE445的最大数据转换时间；

T_PLHUN(445)是最小数据转换时间。

为了保证串行/并行转换器MCIOE445能够有效地锁存数据，需要满足数据输出最小时间为0.2ns，信号输出有效保留时间为0.43ns。根据时间序列要求可以得到T_DSU与T_DH的时间序列表达式如式(7)所示：

T_DSU＝1.08-T_OFD+T_SKEW>-0.1ns

T_DH＝1.35+T_OFD-T_SKEW>0.45ns (7)

在操作105中，根据第一参数、第二参数、时间序列关系和特征模型，确定待测电路板的多个数据通道的信号完整性。

在本申请这一实施例中，根据第一参数、第二参数、时间序列关系和特征模型，确定待测电路板的多个数据通道的信号完整性，包括：基于第一参数、第二参数、时间序列关系和特征模型，在传输线的为不同长度时，对待测电路板的状态进行模拟；获得在传输线的为不同长度时待测电路板的信号完整性参数。

这里，首先基于如图4所示的连接数据通道模型，对高速信号传输过程中信号完整性分析的重点进行说明。在高速信号传输中数据采集速率为600Mbps，数据通过两个分路输出时，速率变为每路300Mbps，对信号传输通道的网络结构做预先布局设计分析，以保证信号传输过程中不会因为网络结构问题而降低信号的完整性。对IBIS模型进行模拟，以便在软件中进行信号完整性检测。IBIS模型一种基于V/I曲线的对I/O BUFFER快速准确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准，提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数，非常适合做振荡和串扰等高频效应的计算与仿真。将SPT7610的信号传输驱动前端作为线性结构，SPT7610为高速数据实时采集芯片，根据驱动时间和驱动效果模拟建立输出信号的特征模型。为了减少模型模拟结果与实际结果的误差，应尽量缩短信号传输各部件间的距离。差分驱动器MCIOE116到串行/并行转换器MCIOE445锁存通道间的信号传输对整个信号传输完整性影响十分重要，所以需要对这部分的信号完整性进行重点分析。

进一步的，分析数据通道的信号是否满足完整性要求主要包括以下内容：

对数据通道的单调性、噪声极限、低压过冲、高压过冲、常态延迟和转换延迟进行测量，对上述参数变化下的信号完整性变化进行模拟，对模拟结果进行分析对比，对以上测量结果进行参数扫描，对参数变化下的信号完整性变化进行模拟，并对模拟结果进行分析对比，筛选出满足完整性和时间序列要求的参数极值。假设各元件内部阻抗与特征阻抗误差在±10％以内，则标准阻抗为40Ω的元件在误差范围内的阻抗为36～44Ω。采用TYIPCAL类型数据来反映所需要的情况。分别对不同传输线长度的传输结果进行分析，得到波形图，各个参数变化的情况如下表1所示。

表1波形图参数变化

通过观察波形图的信号完整性参数，如单调性、噪声极限、低压过冲、高压过冲、常态延迟和转换延迟，可以清楚地看到数据通道的信号是否满足完整性要求，从而判断该传输线路是否存在传输信号不完整的问题，从而即可判断出该PCB板上的线路是否因为存在高频干扰导致的信号传输不完整的故障。

图5示出了本申请实施例信号完整性检测方法的具体应用示例的实现流程示意图。

参考图5，本申请实施例信号完整性检测方法的具体应用示例，至少包括如下操作流程：

步骤1，计算传输线的定向阻抗；

步骤2，计算电路中的电流逆差和电压逆差；

步骤3，建立时间序列表达式；

步骤4，对元数据输出的最短时间和输出数据有效保留时间进行计算；

步骤5，分析数据通道的信号是否满足完整性要求。

其中，图5中步骤1～5的具体实现过程与图1所示实施例中操作101～操作105的具体实现过程相类似，这里不再赘述。

本申请实施例提供的信号完整性检测方法、装置、电子设备及存储介质中，信号完整性检测方法包括：获得待测电路板的传输线的第一参数，第一参数用于表征传输线的信号传输特征；获得待测电路板的多个回路的第二参数，第二参数用于表征两个相邻回路之间的互容效应或互感效应；构建待测电路板的源同步数据传输系统的时间序列关系；构建待测电路板的多个回路的输出信号的特征模型；根据第一参数、第二参数、时间序列关系和特征模型，确定待测电路板的多个数据通道的信号完整性。由此，本申请实施例能够借助信号完整性分析工具对完整的超高速数据采集系统进行详细的时序分析和模拟，通过对信号数据进行分析，得到高频电路信号传输的影响因素。对同源电路的时间序列进行分析，得出接收端时间序列的不等式，其满足信号完整性的时间序列要求。通过测量影响通道信号传输完整性的参数，并引入参数扫描法对各个参数进行扫描分析，完成完整性检测。在分析数据信号和高速信号传输时序要求的基础上，通过采集传输线自身信号传输特征的参数以及相邻回路之间互感互容效应的参数，仿真得到PCB板信号完整性的检测结果，显著缩短检测时间，有效保证检测的完整性和有效性。

同理，基于上文信号完整性检测方法，本申请实施例还提供一种计算机可读存储介质，计算机可读存储介质存储有程序，当程序被处理器执行时，使得处理器至少执行如下的操作步骤：操作101，获得待测电路板的传输线的第一参数，第一参数用于表征传输线的信号传输特征；操作102，获得待测电路板的多个回路的第二参数，第二参数用于表征两个相邻回路之间的互容效应或互感效应；操作103，构建待测电路板的源同步数据传输系统的时间序列关系；操作104，构建待测电路板的多个回路的输出信号的特征模型；操作105，根据第一参数、第二参数、时间序列关系和特征模型，确定待测电路板的多个数据通道的信号完整性。

进一步的，基于如上文信号完整性检测方法，本申请实施例还提供一种信号完整性检测装置，参考图6，该装置60包括：第一获得模块601，用于获得待测电路板的传输线的第一参数，第一参数用于表征传输线的信号传输特征；第二获得模块602，用于获得待测电路板的多个回路的第二参数，第二参数用于表征两个相邻回路之间的互容效应或互感效应；序列构建模块603，用于构建待测电路板的源同步数据传输系统的时间序列关系；模型构建模块604，用于构建待测电路板的多个回路的输出信号的特征模型；检测模块605，用于根据第一参数、第二参数、时间序列关系和特征模型，确定待测电路板的多个数据通道的信号完整性。

根据本申请一实施方式，第一参数为定向阻抗；相应的，第一获得模块601包括：电容确定子模块，用于确定传输线的单位长度和单位长度的传输线的电容；延迟检测子模块，用于检测传输线的传输延迟；定向阻抗确定子模块，用于根据单位长度、电容值和传输延迟，确定定向阻抗。

根据本申请一实施方式，第二参数包括电流逆差；相应的，第二获得模块602包括：互容子模块，用于在两个相邻回路的第一回路电压发生变化时，获取第一回路的电压变化率和两个相邻回路的互容值；电流逆差子模块，用于根据电压变化率和互容值，确定电流逆差。

根据本申请一实施方式，第二参数还包括电压逆差；相应的，第二获得模块602还包括：互感子模块，用于在两个相邻回路的第一回路电流发生变化时，获取第一回路的电流变化率和两个相邻回路的互感值；电压确定子模块，用于根据电流变化率和互感值，确定电压逆差。

根据本申请一实施方式，序列构建模块603包括：传输子模块，用于将多个回路的数据传输至源同步数据传输系统的数据转换器；第一延迟获取子模块，用于获取数据转换器的内部低频传输延时时间和高频传输延时时间；第二延迟获取子模块，用于获取源同步数据传输系统的源数据输出的最短时间和输出数据的有效保留时间；有效时间确定子模块，用于基于低频传输延时时间、高频传输延时时间、源数据输出的最短时间和有效保留时间，确定数据传输到终端时的有效传输时间和接收数据保留的有效接收时间。

根据本申请一实施方式，模型构建模块604包括：输出采集子模块，用于将设定芯片的信号传输驱动前端作为线性结构，设定芯片作为高速数据实时采集芯片，对回路的输出信号进行采集；驱动获取子模块，用于获得回路的驱动时间和驱动效果；特征模型子模块，用于根据驱动时间和驱动效果模拟建立回路的输出信号的特征模型。

根据本申请一实施方式，检测模块605包括：模拟子模块，用于基于第一参数、第二参数、时间序列关系和特征模型，在传输线的为不同长度时，对待测电路板的状态进行模拟；完整性子模块，用于获得在传输线的为不同长度时待测电路板的信号完整性参数。

更进一步的，基于如上文信号完整性检测方法，本申请实施例还提供设备，如图7，该设备70包括至少一个处理器701、以及与处理器701连接的至少一个存储器702、总线703；其中，处理器701、存储器702通过总线703完成相互间的通信；处理器701用于调用存储器702中的程序指令，以执行上述信号完整性检测方法。

这里需要指出的是：以上对针对信号完整性检测装置及设备实施例的描述，与前述图1至5所示的方法实施例的描述是类似的，具有同前述图1至5所示的方法实施例相似的有益效果，因此不做赘述。对于本申请信号完整性检测装置及设备实施例中未披露的技术细节，请参照本申请前述图1至5所示的方法实施例的描述而理解，为节约篇幅，因此不再赘述。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。

上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元；既可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。

另外，在本申请各实施例中的各功能单元可以全部集成在一个处理单元中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(Read Only Memory，ROM)、磁碟或者光盘等各种可以存储程序代码的介质。

或者，本申请上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机、服务器、或者网络设备等)执行本申请各个实施例方法的全部或部分。而前述的存储介质包括：移动存储设备、ROM、磁碟或者光盘等各种可以存储程序代码的介质。

以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种信号完整性检测方法，其特征在于，所述方法包括：

获得待测电路板的传输线的第一参数，所述第一参数用于表征所述传输线的信号传输特征；

获得所述待测电路板的多个回路的第二参数，所述第二参数用于表征两个相邻回路之间的互容效应或互感效应；

构建所述待测电路板的源同步数据传输系统的时间序列关系；

构建所述待测电路板的多个所述回路的输出信号的特征模型；

根据所述第一参数、所述第二参数、所述时间序列关系和所述特征模型，确定所述待测电路板的多个数据通道的信号完整性。

2.根据权利要求1所述的方法，其特征在于，所述第一参数为定向阻抗；相应的，所述获得待测电路板的传输线的第一参数，包括：

确定所述传输线的单位长度和所述单位长度的传输线的电容；

检测所述传输线的传输延迟；

根据所述单位长度、所述电容值和所述传输延迟，确定所述定向阻抗。

3.根据权利要求1所述的方法，其特征在于，所述第二参数包括电流逆差；相应的，所述获得所述待测电路板的多个回路的第二参数，包括：

在所述两个相邻回路的第一回路电压发生变化时，获取所述第一回路的电压变化率和所述两个相邻回路的互容值；

根据所述电压变化率和所述互容值，确定所述电流逆差。

4.根据权利要求1所述的方法，其特征在于，所述第二参数还包括电压逆差；相应的，所述获得所述待测电路板的多个回路的第二参数，包括：

在所述两个相邻回路的第一回路电流发生变化时，获取所述第一回路的电流变化率和所述两个相邻回路的互感值；

根据所述电流变化率和所述互感值，确定所述电压逆差。

5.根据权利要求1所述的方法，其特征在于，所述构建所述待测电路板的源同步数据传输系统的时间序列关系，包括：

将所述多个回路的数据传输至所述源同步数据传输系统的数据转换器；

获取数据转换器的内部低频传输延时时间和高频传输延时时间；

获取所述源同步数据传输系统的源数据输出的最短时间和输出数据的有效保留时间；

基于所述低频传输延时时间、所述高频传输延时时间、所述源数据输出的最短时间和所述有效保留时间，确定数据传输到终端时的有效传输时间和接收数据保留的有效接收时间。

6.根据权利要求1所述的方法，其特征在于，所述构建所述待测电路板的多个所述回路的输出信号的特征模型，包括：

将设定芯片的信号传输驱动前端作为线性结构，所述设定芯片作为高速数据实时采集芯片，对回路的输出信号进行采集；

获得所述回路的驱动时间和驱动效果；

根据所述驱动时间和驱动效果模拟建立所述回路的输出信号的特征模型。

7.根据权利要求1所述的方法，其特征在于，所述根据所述第一参数、所述第二参数、所述时间序列关系和所述特征模型，确定所述待测电路板的多个数据通道的信号完整性，包括：

基于所述第一参数、所述第二参数、所述时间序列关系和所述特征模型，在所述传输线的为不同长度时，对所述待测电路板的状态进行模拟；

获得在所述传输线的为不同长度时所述待测电路板的信号完整性参数。

8.一种信号完整性检测装置，其特征在于，所述装置包括：

第一获得模块，用于获得待测电路板的传输线的第一参数，所述第一参数用于表征所述传输线的信号传输特征；

第二获得模块，用于获得所述待测电路板的多个回路的第二参数，所述第二参数用于表征两个相邻回路之间的互容效应或互感效应；

序列构建模块，用于构建所述待测电路板的源同步数据传输系统的时间序列关系；

模型构建模块，用于构建所述待测电路板的多个所述回路的输出信号的特征模型；

检测模块，用于根据所述第一参数、所述第二参数、所述时间序列关系和所述特征模型，确定所述待测电路板的多个数据通道的信号完整性。

9.一种计算机可读存储介质，其特征在于，所述存储介质包括一组计算机可执行指令，当所述指令被执行时用于执行权利要求1-7中任一项所述的信号完整性检测方法。

10.一种设备，所述设备包括至少一个处理器、以及与所述处理器连接的至少一个存储器、总线；其中，所述处理器、所述存储器通过所述总线完成相互间的通信；所述处理器用于调用所述存储器中的程序指令，以执行权利要求1-7中任一项所述的信号完整性检测方法。