CN117675070A - 一种时间码的极低抖动和无积累抖动数字传输方法 - Google Patents

一种时间码的极低抖动和无积累抖动数字传输方法 Download PDF

Info

Publication number
CN117675070A
CN117675070A CN202311502325.5A CN202311502325A CN117675070A CN 117675070 A CN117675070 A CN 117675070A CN 202311502325 A CN202311502325 A CN 202311502325A CN 117675070 A CN117675070 A CN 117675070A
Authority
CN
China
Prior art keywords
time code
jitter
clock
counter
reference clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311502325.5A
Other languages
English (en)
Inventor
蒙梁
孙述桂
高杰
李恩
龚华达
宋文生
蒋鹏宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 34 Research Institute
Original Assignee
CETC 34 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 34 Research Institute filed Critical CETC 34 Research Institute
Priority to CN202311502325.5A priority Critical patent/CN117675070A/zh
Publication of CN117675070A publication Critical patent/CN117675070A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及光通信技术领域,具体涉及一种时间码的极低抖动和无积累抖动数字传输方法,通过从卫星信号接收机提供前端传输设备的参考时钟,使得前端传输设备的处理时钟和卫星信号接收机的时钟同源,为同一个时钟域。当需要传输设备级联时,处理的时钟域也是一样的。同时采用了自动识别时间码的上升沿,产生相应的采样时机,避免了采样时刚好采样到上升/下降沿这类不确定的信号点,从而避免产生采样抖动。本发明由于自动识别时间码的上升沿,对时间码进行精确采集,避免了时间码在传输过程中的抖动累积,使传输后时间码信号抖动小于1ns,从而提升了传输系统对时间码解析的及时性和时间的提取准确度。

Description

一种时间码的极低抖动和无积累抖动数字传输方法
技术领域
本发明涉及光通信技术领域,具体涉及一种时间码的极低抖动和无积累抖动数字传输方法。
背景技术
数字信号光传输技术采用了光学传输媒介,通过发射机将数字信息转换成光脉冲信号发送到光纤中,最后由接收机将光信号转换成数字信息。在传输过程中,时间码解析的及时性和准确度是传输实现的难点。
现有的时间码传输方法主要分为直接模拟传输和简单数字采集传输两种,一种典型时间码传输方法类似于模拟光传输信号,把时间码等同于模拟电信号。该方法虽然可以得到无积累抖动和较低抖动的传输,但传输距离受限于光电转换器件,恢复信号的上升/下降沿性能特性也同样受制于光电转换器件;另一种典型时间码传输方法直接使用本地时钟数字采样,得到离散数字信号后进行编码,通过数字光传输后,再经光电转换及解码后恢复出时间码。该方法不可避免会产生不希望的信号抖动(通常5ns以上);经过级联还会产生相应的累积抖动,影响时间码的传输性能,劣化时间码解析的及时性和准确度。
发明内容
本发明的目的在于提供一种时间码的极低抖动和无积累抖动数字传输方法,旨在解决现有时间码传输方法的不足,提升传输系统对时间码解析的及时性和时间的提取准确度。
为实现上述目的,本发明提供了一种时间码的极低抖动和无积累抖动数字传输方法,包括下列步骤:
步骤1:构建包含传输设备、卫星信号接收机和室内处理机且时钟一致的传输网络,所述传输设备包括前端传输设备和后端传输设备;
步骤2:传输设备级联时,前级的后端传输设备提供时间码和参考时钟给后级的前端传输设备,前级的后端传输设备提供的参考时钟为接收恢复时钟的8分频;
步骤3:设置参考时钟、基准时钟和处理时钟同源,且基准时钟和处理时钟同频;
步骤4:定义与计数周期与参考时钟周期一致的采样计数器,当采样信号产生上升沿时,触发判断计数器值的范围;
步骤5:当计数器值为6时,采集并得到时间码采样点。
可选的,在步骤1中传输设备连接卫星信号接收机和室内处理机,将卫星信号接收机所发出的时间码进行传输至室内处理机。
可选的,所述传输设备的前端传输设备具备数字光发送功能,时间码经数字光传输到后端传输设备,后端传输设备经过解析还原得到时间码后传输给室内处理机进行时间码解析、时间提取。
可选的,所述采样计数器使用的时钟为参考时钟的8倍频,计数周期为8。
可选的,在步骤4中触发判断计数器值的范围的过程中,触发时若计数器值的范围不在1至5的范围内,将计数器赋值为4,否则计数器值加1;在没有上升沿的情况下,该计数器进行循环累加1,计数器不断在0和7之间循环累加1,当计数器计数到7后,从0再继续累加1。
本发明提供了一种时间码的极低抖动和无积累抖动数字传输方法,通过从卫星信号接收机提供前端传输设备的参考时钟,使得前端传输设备的处理时钟和卫星信号接收机的时钟同源,为同一个时钟域。当需要传输设备级联时,处理的时钟域也是一样的。同时采用了自动识别时间码的上升沿,产生相应的采样时机,避免了采样时刚好采样到上升/下降沿这类不确定的信号点,从而避免产生采样抖动。在同时钟域里,避免了采样抖动后,直接传输或级联传输就不会产生积累抖动。由于自动识别时间码的上升沿,对时间码进行精确采集,避免了时间码在传输过程中的抖动累积,使传输后时间码信号抖动小于1ns,从而提升了传输系统对时间码解析的及时性和时间的提取准确度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例的系统设备连接示意图。
图2为本发明实施例的传输设备级联图。
图3为本发明实施例的传输设备图。
图4为本发明实施例的前端传输FPGA时钟图。
图5为本发明实施例的采样信号图。
图6为本发明实施例的采样计数器计数产生图。
图7为本发明实施例的采样时机产生图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
本发明提供了一种时间码的极低抖动和无积累抖动数字传输方法,包括下列步骤:
S1:构建包含传输设备、卫星信号接收机和室内处理机且时钟一致的传输网络,所述传输设备包括前端传输设备和后端传输设备;
S2:传输设备级联时,前级的后端传输设备提供时间码和参考时钟给后级的前端传输设备,前级的后端传输设备提供的参考时钟为接收恢复时钟的8分频;
S3:设置参考时钟、基准时钟和处理时钟同源,且基准时钟和处理时钟同频;
S4:定义与计数周期与参考时钟周期一致的采样计数器,当采样信号产生上升沿时,触发判断计数器值的范围;
S5:当计数器值为6时,采集并得到时间码采样点。
具体的,以下结合实施例对本发明作进一步说明:
系统设备连接如图1所示。传输设备连接卫星信号接收机和室内处理机,将卫星信号接收机所发出的时间码进行传输至室内处理机。卫星信号接收机通过接收卫星发出的微波时间码,经过本地数字信号处理后得到电平信号形式的时间码,电平形式的时间码通过差分电缆传输到前端传输设备,前端传输设备具备数字光发送功能。时间码经数字光传输到后端传输设备,后端传输设备经过解析还原得到时间码后传输给室内处理机进行时间码解析、时间提取。
传输设备级联如图2所示。级联的两端都为传输设备,前级的后端传输设备提供时间码和参考时钟给后级的前端传输设备。前级的后端传输设备提供的参考时钟为接收恢复时钟的8分频,此时钟和卫星信号接收机提供的参考时钟同频、同源。
传输设备如图3所示。前端传输设备主要由可编程逻辑器件FPGA和光模块组成,外部接口主要为带电磁屏蔽差分的时间码输入接口、带电磁屏蔽的单端参考时钟输入接口和光发送接口。对应的后端传输设备主要也由可编程逻辑器件FPGA和光模块组成,外部接口主要为带电磁屏蔽差分的时间码输出接口和光接收接口。前端传输设备中的可编程逻辑器件FPGA自带时钟锁相环、高速串并转换器GTX。时钟锁相环产生8倍参考时钟的处理时钟,时钟占空比为50%,使用该处理时钟作为逻辑处理时钟和高速串并转换器GTX的发送时钟。采样得到的信号作为8b10b编码中的并行8bit数据中的其中一位,例如bit0位。高速串并转换器GTX的输出为高速差分引脚,直接驱动光模块发送光信号。光模块将数字信息转换成光脉冲信号发送到光纤中,由后端传输设备的接收光模块将光信号转换成数字信息。信号的接收是信号发送的逆过程,在后端传输设备高速串并转换器GTX的8b10b解码后得到并行的8bit数据,取并行8bit数据中相应的bit0作为恢复得到的时间码。恢复出的时间码直接传输到室内处理机进行时间码解析、时间提取。
进一步的,由于采用同一个时钟域的时钟处理接收的信号,并且有自动更改采样相位功能,因此连接前端传输设备和卫星信号接收机的信号线的长度可以不做专门约束,方便设备间的连接。
以下结合图4、图5、图6、图7介绍详细时间码的逻辑处理过程,逻辑处理主要在前端传输设备中的可编程逻辑器件FPGA,关键步骤为:
1)如图4:卫星信号接收机传来的单端参考时钟clk01进入可编程逻辑器件FPGA的单端时钟专用引脚,经可编程逻辑器件FPGA自带的时钟锁相环进行8倍频得到基准时钟clk02,并经差分引脚输出。
2)可编程逻辑器件FPGA自带的高速串并转换器GTX的时钟参考管脚接收基准时钟clk02。配置高速串并转换器GTX的发送位宽、线速率、基准时钟、发送时钟等参数,高速串并转换器GTX内置的时钟锁相环CPLL产生高速串并转换器GTX所使用的发送时钟。将该发送时钟的频率相应配置成和基准时钟一样,作为处理时钟clk03。通过以上操作,得出参考时钟clk01、基准时钟clk02、处理时钟clk03是同源的,基准时钟clk02和处理时钟clk03是同频的。之所以采用高速串并转换器GTX的发送时钟作为逻辑处理时钟,而不直接采用基准时钟clk02,是避免基准时钟clk02和处理时钟clk03的相位不一致,导致时间码信号数据处理后进入高速串并转换器GTX时产生额外的信号抖动。
3)如图5:通过处理时钟clk03对时间码信号延迟一个时钟得到延迟的时间码信号,具体为将时间码信号经过一个D触发器。在处理时钟clk03域内,当延迟时间码信号为低电平,同时时间码信号为高电平时,判断此时有信号上升沿。
4)如图6:定义一个3位宽的计数器,当产生信号上升沿时,触发判断计数器值的范围。此时若计数器值的范围不在1至5的范围内,将计数器赋值为4,否则计数器值加1。在没有上升沿的情况下,该计数器进行循环累加1,计数器不断在0和7之间循环累加1,当计数器计数到7后,从0再继续累加1。该计数器使用的时钟为参考时钟clk01的8倍频,计数周期为8,因此在正常运行情况下,计数器计数的周期和参考时钟clk01的周期一致。
5)如图5、图7:当计数器值为6时,采集并得到时间码采样点。因为计数器计数的周期和参考时钟clk01的周期一致,并且卫星信号接收机提供的时间码是在参考时钟clk01的时钟域里生成,所以时间码的采样点相对时间码的相位是固定的,采样的建立保持时间也得到有效保证。由此可见,时间码信号传输后和原时间码信号几乎完全一样,信号传输后的抖动只是后端传输设备里高速串并转换器GTX恢复时钟的抖动,实测中传输后的时间码信号抖动在1ns以下,为极低抖动。
以上所揭露的仅为本发明一种较佳实施例而已,当然不能以此来限定本发明之权利范围,本领域普通技术人员可以理解实现上述实施例的全部或部分流程,并依本发明权利要求所作的等同变化,仍属于发明所涵盖的范围。

Claims (5)

1.一种时间码的极低抖动和无积累抖动数字传输方法,其特征在于,包括下列步骤:
步骤1:构建包含传输设备、卫星信号接收机和室内处理机且时钟一致的传输网络,所述传输设备包括前端传输设备和后端传输设备;
步骤2:传输设备级联时,前级的后端传输设备提供时间码和参考时钟给后级的前端传输设备,前级的后端传输设备提供的参考时钟为接收恢复时钟的8分频;
步骤3:设置参考时钟、基准时钟和处理时钟同源,且基准时钟和处理时钟同频;
步骤4:定义与计数周期与参考时钟周期一致的采样计数器,当采样信号产生上升沿时,触发判断计数器值的范围;
步骤5:当计数器值为6时,采集并得到时间码采样点。
2.如权利要求1所述的时间码的极低抖动和无积累抖动数字传输方法,其特征在于,
在步骤1中传输设备连接卫星信号接收机和室内处理机,将卫星信号接收机所发出的时间码进行传输至室内处理机。
3.如权利要求2所述的时间码的极低抖动和无积累抖动数字传输方法,其特征在于,
所述传输设备的前端传输设备具备数字光发送功能,时间码经数字光传输到后端传输设备,后端传输设备经过解析还原得到时间码后传输给室内处理机进行时间码解析、时间提取。
4.如权利要求3所述的时间码的极低抖动和无积累抖动数字传输方法,其特征在于,
所述采样计数器使用的时钟为参考时钟的8倍频,计数周期为8。
5.如权利要求4所述的时间码的极低抖动和无积累抖动数字传输方法,其特征在于,
在步骤4中触发判断计数器值的范围的过程中,触发时若计数器值的范围不在1至5的范围内,将计数器赋值为4,否则计数器值加1;在没有上升沿的情况下,该计数器进行循环累加1,计数器不断在0和7之间循环累加1,当计数器计数到7后,从0再继续累加1。
CN202311502325.5A 2023-11-13 2023-11-13 一种时间码的极低抖动和无积累抖动数字传输方法 Pending CN117675070A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311502325.5A CN117675070A (zh) 2023-11-13 2023-11-13 一种时间码的极低抖动和无积累抖动数字传输方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311502325.5A CN117675070A (zh) 2023-11-13 2023-11-13 一种时间码的极低抖动和无积累抖动数字传输方法

Publications (1)

Publication Number Publication Date
CN117675070A true CN117675070A (zh) 2024-03-08

Family

ID=90072369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311502325.5A Pending CN117675070A (zh) 2023-11-13 2023-11-13 一种时间码的极低抖动和无积累抖动数字传输方法

Country Status (1)

Country Link
CN (1) CN117675070A (zh)

Similar Documents

Publication Publication Date Title
US6269127B1 (en) Serial line synchronization method and apparatus
EP0679307B1 (en) Delay line separator for data bus
US5412698A (en) Adaptive data separator
EP0118763A2 (en) Method of searching fault locations in digital transmission line
CN108390752B (zh) 信号接收方法
US7986252B1 (en) System and method for removing glitches from a bit stream
CN109541617B (zh) 一种高速非相干通信测距装置及方法
CN113054995B (zh) 时钟数据恢复方法及装置
US20030190006A1 (en) Data recovery circuit
CN117675070A (zh) 一种时间码的极低抖动和无积累抖动数字传输方法
EP4125230B1 (en) Low latency network device and method for treating received serial data
CN107454028B (zh) 基于FPGA的LiFi信号解调方法及解调器
CN110635892A (zh) 基于同步422标准的数据采样系统
CN116527038A (zh) 数字时钟频率跟踪器、高速串行接口芯片
Ismail et al. Design and implementation of CDR and SerDes for high speed optical communication networks using FPGA
EP0124576B1 (en) Apparatus for receiving high-speed data in packet form
US7242739B2 (en) Method and apparatus for multiphase, fast-locking clock and data recovery
US4694257A (en) Phase-coherent demodulation clock and data recovery
CN110750479A (zh) 基于同步422标准的数据采样方法
CN206379950U (zh) 一种误码仪系统
CN116470966B (zh) 用于提取光信号的方法、装置和可编程控制器
EP0476968A2 (en) Clock recovery circuit
CN111371450B (zh) 一种高精度低抖动时钟恢复系统
CN114726437B (zh) 一种数字光发射机边沿抖动检测器
CN101902225B (zh) 双极性曼彻斯特码解码装置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination