CN117673158A - 碳化硅mosfet及其制备方法、芯片 - Google Patents

碳化硅mosfet及其制备方法、芯片 Download PDF

Info

Publication number
CN117673158A
CN117673158A CN202410132955.6A CN202410132955A CN117673158A CN 117673158 A CN117673158 A CN 117673158A CN 202410132955 A CN202410132955 A CN 202410132955A CN 117673158 A CN117673158 A CN 117673158A
Authority
CN
China
Prior art keywords
type
layer
region
silicon carbide
schottky metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410132955.6A
Other languages
English (en)
Inventor
张婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Sirius Semiconductor Co ltd
Original Assignee
Shenzhen Sirius Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Sirius Semiconductor Co ltd filed Critical Shenzhen Sirius Semiconductor Co ltd
Priority to CN202410132955.6A priority Critical patent/CN117673158A/zh
Publication of CN117673158A publication Critical patent/CN117673158A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请属于功率器件技术领域，提供了一种碳化硅MOSFET及其制备方法、芯片，其中，碳化硅衬底的正面形成N型漂移区，N型漂移区上形成有第一P型屏蔽区和第二P型屏蔽区，第一肖特基金属层和第二肖特基金属层分别形成于第一P型屏蔽区和第二P型屏蔽区上，通过设置第一肖特基金属层和第二肖特基金属层与N型漂移区之间形成肖特基接触，第一P型多晶硅层设于第一肖特基金属层上，第三P型多晶硅层设于第二肖特基金属层上，且P型多晶硅层均有绝缘介质层包裹，消除了器件内的寄生三极管，杜绝了闩锁效应，并通过在第一P型多晶硅层和第三P型多晶硅层的下方形成肖特基二极管，为器件提供单极性反向续流通道，提升了器件的反向恢复能力。

Description

碳化硅MOSFET及其制备方法、芯片
技术领域
本申请属于功率器件技术领域，尤其涉及一种碳化硅MOSFET及其制备方法、芯片。
背景技术
碳化硅（SiC）作为第三代半导体材料的典型代表，也是目前晶体生产技术和器件制造水平最成熟，应用最广泛的宽禁带半导体材料之一。SiC金氧半场效晶管（Metal-Oxide- SemiconductorField-EffectTransistor，MOSFET）属于新型的功率半导体器件，由于碳化硅材料具有较高的击穿电场，较高的饱和漂移速度，因此，碳化硅MOSFET具有高击穿电压和高频特性，已经广泛应用于电子设备中。
然而，普通的碳化硅MOS在高电压和高电流的瞬态下工作时，由冲击电离产生的空穴电流可能会导致寄生NPN导通，与电路中的其他寄生参数和动态元件相互作用后可能会导致闩锁效应。
发明内容
为了解决上述技术问题，本申请实施例提供了一种碳化硅MOSFET及其制备方法、芯片，可以在解决普通的碳化硅MOS在高电压和高电流的瞬态下工作时可能产生闩锁效应的问题。
本申请实施例第一方面提供了一种碳化硅MOSFET，所述碳化硅MOSFET包括：
碳化硅衬底和漏极层，所述漏极层形成于所述碳化硅衬底的背面；
N型漂移区，形成于所述碳化硅衬底的正面；
第一P型屏蔽区和第二P型屏蔽区，分别形成于所述N型漂移区的正面的两侧；
第一肖特基金属层和第二肖特基金属层，分别形成于所述第一P型屏蔽区和第二P型屏蔽区上，且所述第一肖特基金属层和所述第二肖特基金属层与所述N型漂移区之间形成肖特基接触；
第一绝缘介质层、第二绝缘介质层和第三绝缘介质层；
第一P型多晶硅层、第二P型多晶硅层、第三P型多晶硅层；其中，所述第一P型多晶硅层形成于所述第一肖特基金属层上，且由所述第一绝缘介质层包裹；所述第二P型多晶硅层位于所述第一绝缘介质层和所述第三绝缘介质层之间，且由所述第二绝缘介质层包裹；所述第三P型多晶硅层形成于所述第二肖特基金属层上，且由所述第三绝缘介质层包裹；
第一N型源极区、第二N型源区，形成于所述N型漂移区的凸起部，且所述第一N型源极区、所述第二N型源区分别位于所述第二绝缘介质层的两侧；
源极层，形成于所述第一N型源极区、所述第二N型源区上，且与所述第一肖特基金属层和所述第二肖特基金属层连接。
在一些实施例中，所述第一P型多晶硅层和所述第三P型多晶硅层以所述第二P型多晶硅层所在的中轴线呈对称设置。
在一些实施例中，所述第一N型源极区和所述第二N型源区的掺杂浓度大于所述N型漂移区的掺杂浓度。
在一些实施例中，所述第一P型屏蔽区和所述第二P型屏蔽区以所述第二P型多晶硅层所在的中轴线呈对称设置。
在一些实施例中，所述第一P型屏蔽区的宽度大于或者等于所述第一肖特基金属层的宽度；和/或，所述第二P型屏蔽区的宽度大于或者等于所述第二肖特基金属层的宽度。
在一些实施例中，所述第二绝缘介质层的底部高于所述第一肖特基金属层和所述第二肖特基金属层的上表面。
在一些实施例中，所述第一N型源极区和所述第二N型源区的厚度小于所述第二P型多晶硅层的厚度。
在一些实施例中，所述第一P型屏蔽区和所述第二P型屏蔽区内P型掺杂离子的掺杂浓度大于所述N型漂移区内N型掺杂离子的掺杂浓度。
本申请实施例第二方面还提供了一种碳化硅MOSFET的制备方法，所述碳化硅MOSFET的制备方法包括：
在碳化硅衬底的正面生长N型漂移区，并在所述N型漂移区上注入N型掺杂离子形成N型源层；
对所述N型源层和所述N型漂移区进行刻蚀形成深入至所述N型漂移区的第一深槽、第二深槽以及第三深槽；其中，所述N型源层被划分为第一N型源极区和第二N型源极区，且所述第二深槽位于所述第一N型源极区和所述第二N型源极区之间；
在所述第一深槽和所述第三深槽的底部注入P型掺杂离子，以在所述第一深槽的底部形成第一P型屏蔽区，在所述第三深槽的底部形成第二P型屏蔽区；
在所述第一深槽和所述第三深槽的底部沉积肖特基金属材料，以在所述第一P型屏蔽区上形成第一肖特基金属层，在所述第二P型屏蔽区上形成第二肖特基金属层；
在所述第一深槽内形成第一P型多晶硅层和第一绝缘介质层，在所述第二深槽内形成第二P型多晶硅层和第二绝缘介质层，在所述第三深槽内形成第三P型多晶硅层和第三绝缘介质层；其中，所述第一P型多晶硅层形成于所述第一肖特基金属层上，且由所述第一绝缘介质层包裹；所述第二P型多晶硅层形成于所述N型漂移区的凸起部，且由所述第二绝缘介质层包裹；所述第三P型多晶硅层形成于所述第二肖特基金属层上，且由所述第三绝缘介质层包裹；
在所述第一N型源极区和所述第二N型源极区上形成源极层，在所述碳化硅衬底的背面形成漏极层。
本申请实施例第三方面还提供了一种芯片，包括如上述任一项实施例所述的碳化硅MOSFET；或者包括上述实施例所述的制备方法制备的碳化硅MOSFET。
本申请实施例的有益效果：在碳化硅衬底的正面形成N型漂移区，N型漂移区上形成有第一P型屏蔽区和第二P型屏蔽区，第一肖特基金属层和第二肖特基金属层分别形成于第一P型屏蔽区和第二P型屏蔽区上，且第一肖特基金属层和第二肖特基金属层与N型漂移区之间形成肖特基接触，第一P型多晶硅层形成于第一肖特基金属层上，第三P型多晶硅层形成于第二肖特基金属层上，且P型多晶硅层均有绝缘介质层包裹，从而消除了器件内的NPN寄生三极管，杜绝了闩锁效应的发生，并通过在第一P型多晶硅层和第三P型多晶硅层的下方形成肖特基二极管，为器件提供单极性反向续流通道，提升了器件的反向恢复能力。
附图说明
图1是本申请实施例提供的碳化硅MOSFET的结构示意图；
图2是本申请实施例提供的碳化硅MOSFET的制备方法的流程示意图；
图3是本申请实施例提供的形成N型漂移区后的示意图；
图4是本申请实施例提供的形成N型源层后的示意图；
图5是本申请实施例提供的形成第一深槽、第二深槽、第三深槽后的示意图；
图6是本申请实施例提供的形成第一P型屏蔽区、第二P型屏蔽区、第一肖特基金属层、第二肖特基金属层后的示意图；
图7是本申请实施例提供的形成第一P型多晶硅层、第二P型多晶硅层、第三P型多晶硅层、第一绝缘介质层、第二绝缘介质层、第三绝缘介质层后的示意图。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
普通的碳化硅MOS在高电压和高电流的瞬态下工作时，由冲击电离产生的空穴电流可能会导致寄生NPN导通，与电路中的其他寄生参数和动态元件相互作用后可能会导致闩锁效应。
为了解决上述技术问题，本申请实施例提供了一种碳化硅MOSFET，参见图1所示，碳化硅MOSFET包括：碳化硅衬底100、漏极层110、N型漂移区200、第一P型屏蔽区210、第二P型屏蔽区220、第一肖特基金属层310、第二肖特基金属层320、第一绝缘介质层410、第二绝缘介质层420、第三绝缘介质层430、第一P型多晶硅层510、第二P型多晶硅层520、第三P型多晶硅层530、第一N型源极区610、第二N型源区620、源极层120，漏极层110形成于碳化硅衬底100的背面，N型漂移区200形成于碳化硅衬底100的正面，第一P型屏蔽区210和第二P型屏蔽区220分别形成于N型漂移区200的正面的两侧。第一肖特基金属层310和第二肖特基金属层320分别形成于第一P型屏蔽区210和第二P型屏蔽区220上，且第一肖特基金属层310和第二肖特基金属层320与N型漂移区200之间形成肖特基接触，第一P型多晶硅层510形成于第一肖特基金属层310上，且由第一绝缘介质层410包裹；第二P型多晶硅层520位于第一绝缘介质层410和第三绝缘介质层430之间，且由第二绝缘介质层420包裹；第三P型多晶硅层530形成于第二肖特基金属层320上，且由第三绝缘介质层430包裹。第一N型源极区610、第二N型源区620成于N型漂移区200的凸起部，且第一N型源极区610、第二N型源区620分别位于第二绝缘介质层420的两侧。源极层120形成于第一N型源极区610、第二N型源区620上，且与第一肖特基金属层310和第二肖特基金属层320连接。
在本实施例中，通过在N型漂移区200上依序设置第一P型多晶硅层510、第二P型多晶硅层520、第三P型多晶硅层530，并在第一绝缘介质层410和第三绝缘介质层430的底部分别形成第一肖特基金属层310、第二肖特基金属层320，第一肖特基金属层310、第二肖特基金属层320的下方分别形成有第一P型屏蔽区210和第二P型屏蔽区220，从而形成一种没有P型体区的碳化硅MOSFET，无需在器件内形成反转层，减小了器件的导通电阻，消除了器件内的NPN寄生三极管，杜绝了闩锁效应的发生，并通过在第一P型多晶硅层510和第三P型多晶硅层530的下方形成肖特基二极管，为器件提供单极性反向续流通道，提升了器件的反向恢复能力。
在一些实施例中，第一P型多晶硅层510和第三P型多晶硅层530以第二P型多晶硅层520所在的中轴线呈对称设置。
在本实施例中，第一P型多晶硅层510通过其外围的第一绝缘介质层410上的通孔与栅极电极连接，第二P型多晶硅通过其外围的第二绝缘介质层420上的通孔与栅极电极连接，第三P型多晶硅层530通过其外围的第三绝缘介质层430上的通孔与栅极电极连接，第一P型多晶硅层510、第二P型多晶硅层520、第三P型多晶硅层530依序形成于N型漂移区200上，如此设计，在器件不工作时，第一P型多晶硅层510、第二P型多晶硅层520、第三P型多晶硅层530可以完全耗尽沟道，实现常关器件的目的。在器件的栅源间的电压Vgs大于0V时，由于不需要在P型体区内形成反转层，可以极大减小期间的导通电阻。
在一些实施例中，第一P型多晶硅层510、第二P型多晶硅层520、第三P型多晶硅层530均为P型重掺杂处理的多晶硅材料，例如，其掺杂浓度大于第一P型屏蔽区210和第二P型屏蔽区220的掺杂浓度。
在一些实施例中，第一N型源极区610和第二N型源区620的掺杂浓度大于N型漂移区200的掺杂浓度。
在一些实施例中，第一P型屏蔽区210和第二P型屏蔽区220以第二P型多晶硅层520所在的中轴线呈对称设置。
在一些实施例中，第一P型屏蔽区210的宽度大于或者等于第一肖特基金属层310的宽度。
在一些实施例中，第二P型屏蔽区220的宽度大于或者等于第二肖特基金属层320的宽度。
在本实施例中，第一P型屏蔽区210和第二P型屏蔽区220可以保护栅氧电场，并且通过在第一P型多晶硅层510和第三P型多晶硅层530的下方形成与源极层120连接的肖特基金属层，如此在源极层120与N型漂移区200之间形成肖特基二极管，可以为器件提供单极性反向续流通道，提升了器件的反向恢复能力。
在一些实施例中，第二绝缘介质层420的底部高于第一肖特基金属层310和第二肖特基金属层320的上表面。
在一些实施例中，第一N型源极区610和第二N型源区620的厚度小于第二P型多晶硅层520的厚度。
在一些实施例中，第一P型屏蔽区210和第二P型屏蔽区220内P型掺杂离子的掺杂浓度大于N型漂移区200内N型掺杂离子的掺杂浓度。
在本实施例中，第一P型屏蔽区210与N型漂移区200之间形成PN结，第二P型屏蔽区220与N型漂移区200之间形成PN结，第一P型屏蔽区210和第二P型屏蔽区220内P型掺杂离子的掺杂浓度大于N型漂移区200内N型掺杂离子的掺杂浓度，可以保护栅氧电场。
在一些实施例中，第二绝缘介质层420可以为栅极氧化层，例如第二绝缘介质层420可以为氧化硅层。
在一些实施例中，第一绝缘介质层410、第二绝缘介质层420、第三绝缘介质层430均为氧化硅层。
本申请实施例还提供了一种碳化硅MOSFET的制备方法，参见图2所示，本实施例中的碳化硅MOSFET的制备方法包括步骤S100至步骤S600。
在步骤S100中，在碳化硅衬底100的正面生长N型漂移区200，并在N型漂移区200上注入N型掺杂离子形成N型源层600。
在本实施例中，参见图3所示，可以在碳化硅衬底100的正面通过外延工艺生长N型漂移区200，参见图4所示，可以通过离子注入工艺向N型漂移区200的正面注入N型掺杂离子形成N型源层600，N型源层600的掺杂浓度大于N型漂移区200的掺杂浓度。
在步骤S200中，对N型源层600和N型漂移区200进行刻蚀形成深入至N型漂移区200的第一深槽201、第二深槽202以及第三深槽203。
在本实施例中，参见图5所所示，在对N型源层600和N型漂移区200进行刻蚀形成依序排列的，且互不接触的第一深槽201、第二深槽202以及第三深槽203，第一深槽201、第二深槽202以及第三深槽203深入至N型漂移区200，第一深槽201、第二深槽202以及第三深槽203的深度大于N型源层600的厚度，N型源层600被第一深槽201、第二深槽202以及第三深槽203划分为第一N型源极区610和第二N型源极区，且第二深槽202位于第一N型源极区610和第二N型源极区之间。
在步骤S300中，在第一深槽201和第三深槽203的底部注入P型掺杂离子，以在第一深槽201的底部形成第一P型屏蔽区210，在第三深槽203的底部形成第二P型屏蔽区220。
在本实施例中，参见图6所示，分别在第一深槽201、第三深槽203的底部注入P型掺杂离子，从而在第一深槽201的底部形成第一P型屏蔽区210，在第三深槽203的底部形成第二P型屏蔽区220，第一P型屏蔽区210和第二P型屏蔽区220可以为矩形或者弧形。
在步骤S400中，在第一深槽201和第三深槽203的底部沉积肖特基金属材料，以在第一P型屏蔽区210上形成第一肖特基金属层310，在第二P型屏蔽区220上形成第二肖特基金属层320。
在本实施例中，参见图6所示，通过金属淀积工艺在第一P型屏蔽区210和第二P型屏蔽区220上淀积肖特基金属材料，从而在第一P型屏蔽区210上形成第一肖特基金属层310，第一肖特基金属层310与N型漂移区200之间形成肖特基接触，在第二P型屏蔽区220上形成第二肖特基金属层320，第二肖特基金属层320与N型漂移区200之间形成肖特基接触。
在步骤S500中，在第一深槽201内形成第一P型多晶硅层510和第一绝缘介质层410，在第二深槽202内形成第二P型多晶硅层520和第二绝缘介质层420，在第三深槽203内形成第三P型多晶硅层530和第三绝缘介质层430。
在本实施例中，参见图7所示，在第一深槽201、第二深槽202以及第三深槽203的底部以及内壁形成绝缘介质层，然后在绝缘介质层内沉积P型多晶硅材料，然后再次形成绝缘介质层，如此，在第一肖特基金属层310上形成由第一绝缘介质层410包裹的第一P型多晶硅层510，在N型漂移区200的凸起部上形成由第二绝缘介质层420包裹的第二P型多晶硅层520，在第二肖特基金属层320上形成由第三绝缘介质层430包裹的第三P型多晶硅层530。
在一些实施例中，第一绝缘介质层410、第二绝缘介质层420、第三绝缘介质层430可以为氮化硅或者氧化硅，若为氧化硅，则可以通过直接对第一深槽201、第二深槽202以及第三深槽203的底部以及内壁进行干氧氧化工艺的方式形成。
在步骤S600中，在第一N型源极区610和第二N型源极区620上形成源极层120，在碳化硅衬底100的背面形成漏极层110。
参见图1所述，源极层120形成于第一N型源极区610和第二N型源极区620上，源极层120通过介质通孔与第一肖特基金属层310和第二肖特基金属层320连接，使得源极层120与N型漂移区200之间形成肖特基二极管，从而在器件内集成单极性的续流通道，提高器件的反向恢复能力。
在一些实施例中，源极层120和漏极层110可以通过沉积金属电极材料形成。
本申请实施例还提供了一种芯片，包括如上述任一项实施例中的碳化硅MOSFET。
本申请实施例还提供了一种芯片，包括如上述任一项实施例中的制备方法制备的碳化硅MOSFET。
在本实施例中，芯片包括芯片衬底，衬底上设置有一个或者多个碳化硅MOSFET，该碳化硅MOSFET可以由上述任一项实施例中的制备方法制备，也可以在芯片衬底上设置上述任一项实施例中的碳化硅MOSFET。
在一个具体应用实施例中，芯片衬底上还可以集成其他相关的半导体器件，以和碳化硅MOSFET组成集成电路。
在一个具体应用实施例中，该芯片可以为开关芯片或者驱动芯片。
本申请实施例的有益效果：在碳化硅衬底的正面形成N型漂移区，N型漂移区上形成有第一P型屏蔽区和第二P型屏蔽区，第一肖特基金属层和第二肖特基金属层分别形成于第一P型屏蔽区和第二P型屏蔽区上，且第一肖特基金属层和第二肖特基金属层与N型漂移区之间形成肖特基接触，第一P型多晶硅层形成于第一肖特基金属层上，第三P型多晶硅层形成于第二肖特基金属层上，且P型多晶硅层均有绝缘介质层包裹，从而消除了器件内的NPN寄生三极管，杜绝了闩锁效应的发生，并通过在第一P型多晶硅层和第三P型多晶硅层的下方形成肖特基二极管，为器件提供单极性反向续流通道，提升了器件的反向恢复能力。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各掺杂区、器件的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的掺杂区、器件完成，即将器件置的内部结构划分成不同的掺杂区，以完成以上描述的全部或者部分功能。实施例中的各掺杂区、器件可以集成在一个单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
另外，各掺杂区、器件的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
另外，在本申请各个实施例中的各掺杂区可以集成在一个单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种碳化硅MOSFET，其特征在于，所述碳化硅MOSFET包括：
碳化硅衬底和漏极层，所述漏极层形成于所述碳化硅衬底的背面；
N型漂移区，形成于所述碳化硅衬底的正面；
第一P型屏蔽区和第二P型屏蔽区，分别形成于所述N型漂移区的正面的两侧；
第一肖特基金属层和第二肖特基金属层，分别形成于所述第一P型屏蔽区和第二P型屏蔽区上，且所述第一肖特基金属层和所述第二肖特基金属层与所述N型漂移区之间形成肖特基接触；
第一绝缘介质层、第二绝缘介质层和第三绝缘介质层；
第一P型多晶硅层、第二P型多晶硅层、第三P型多晶硅层；其中，所述第一P型多晶硅层形成于所述第一肖特基金属层上，且由所述第一绝缘介质层包裹；所述第二P型多晶硅层位于所述第一绝缘介质层和所述第三绝缘介质层之间，且由所述第二绝缘介质层包裹；所述第三P型多晶硅层形成于所述第二肖特基金属层上，且由所述第三绝缘介质层包裹；
第一N型源极区、第二N型源区，形成于所述N型漂移区的凸起部，且所述第一N型源极区、所述第二N型源区分别位于所述第二绝缘介质层的两侧；
源极层，形成于所述第一N型源极区、所述第二N型源区上，且与所述第一肖特基金属层和所述第二肖特基金属层连接。
2.如权利要求1所述的碳化硅MOSFET，其特征在于，所述第一P型多晶硅层和所述第三P型多晶硅层以所述第二P型多晶硅层所在的中轴线呈对称设置。
3.如权利要求2所述的碳化硅MOSFET，其特征在于，所述第一N型源极区和所述第二N型源区的掺杂浓度大于所述N型漂移区的掺杂浓度。
4.如权利要求1所述的碳化硅MOSFET，其特征在于，所述第一P型屏蔽区和所述第二P型屏蔽区以所述第二P型多晶硅层所在的中轴线呈对称设置。
5.如权利要求1所述的碳化硅MOSFET，其特征在于，所述第一P型屏蔽区的宽度大于或者等于所述第一肖特基金属层的宽度；和/或，所述第二P型屏蔽区的宽度大于或者等于所述第二肖特基金属层的宽度。
6.如权利要求1所述的碳化硅MOSFET，其特征在于，所述第二绝缘介质层的底部高于所述第一肖特基金属层和所述第二肖特基金属层的上表面。
7.如权利要求1-6任一项所述的碳化硅MOSFET，其特征在于，所述第一N型源极区和所述第二N型源区的厚度小于所述第二P型多晶硅层的厚度。
8.如权利要求1-6任一项所述的碳化硅MOSFET，其特征在于，所述第一P型屏蔽区和所述第二P型屏蔽区内P型掺杂离子的掺杂浓度大于所述N型漂移区内N型掺杂离子的掺杂浓度。
9.一种碳化硅MOSFET的制备方法，其特征在于，所述碳化硅MOSFET的制备方法包括：
在碳化硅衬底的正面生长N型漂移区，并在所述N型漂移区上注入N型掺杂离子形成N型源层；
对所述N型源层和所述N型漂移区进行刻蚀形成深入至所述N型漂移区的第一深槽、第二深槽以及第三深槽；其中，所述N型源层被划分为第一N型源极区和第二N型源极区，且所述第二深槽位于所述第一N型源极区和所述第二N型源极区之间；
在所述第一深槽和所述第三深槽的底部注入P型掺杂离子，以在所述第一深槽的底部形成第一P型屏蔽区，在所述第三深槽的底部形成第二P型屏蔽区；
在所述第一深槽和所述第三深槽的底部沉积肖特基金属材料，以在所述第一P型屏蔽区上形成第一肖特基金属层，在所述第二P型屏蔽区上形成第二肖特基金属层；
在所述第一深槽内形成第一P型多晶硅层和第一绝缘介质层，在所述第二深槽内形成第二P型多晶硅层和第二绝缘介质层，在所述第三深槽内形成第三P型多晶硅层和第三绝缘介质层；其中，所述第一P型多晶硅层形成于所述第一肖特基金属层上，且由所述第一绝缘介质层包裹；所述第二P型多晶硅层形成于所述N型漂移区的凸起部，且由所述第二绝缘介质层包裹；所述第三P型多晶硅层形成于所述第二肖特基金属层上，且由所述第三绝缘介质层包裹；
在所述第一N型源极区和所述第二N型源极区上形成源极层，在所述碳化硅衬底的背面形成漏极层。
10.一种芯片，其特征在于，包括如权利要求1-8任一项所述的碳化硅MOSFET；或者包括如权利要求9所述的制备方法制备的碳化硅MOSFET。
CN202410132955.6A 2024-01-31 2024-01-31 碳化硅mosfet及其制备方法、芯片 Pending CN117673158A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410132955.6A CN117673158A (zh) 2024-01-31 2024-01-31 碳化硅mosfet及其制备方法、芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410132955.6A CN117673158A (zh) 2024-01-31 2024-01-31 碳化硅mosfet及其制备方法、芯片

Publications (1)

Publication Number Publication Date
CN117673158A true CN117673158A (zh) 2024-03-08

Family

ID=90064526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410132955.6A Pending CN117673158A (zh) 2024-01-31 2024-01-31 碳化硅mosfet及其制备方法、芯片

Country Status (1)

Country Link
CN (1) CN117673158A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140264564A1 (en) * 2013-03-13 2014-09-18 Cree, Inc. Field Effect Transistor Devices with Buried Well Protection Regions
KR20220070882A (ko) * 2020-11-23 2022-05-31 서강대학교산학협력단 Mosfet 소자 및 그 제조 방법
WO2023127023A1 (ja) * 2021-12-27 2023-07-06 三菱電機株式会社 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
CN116525678A (zh) * 2023-03-13 2023-08-01 电子科技大学 新型低比导通电阻碳化硅场效应晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140264564A1 (en) * 2013-03-13 2014-09-18 Cree, Inc. Field Effect Transistor Devices with Buried Well Protection Regions
KR20220070882A (ko) * 2020-11-23 2022-05-31 서강대학교산학협력단 Mosfet 소자 및 그 제조 방법
WO2023127023A1 (ja) * 2021-12-27 2023-07-06 三菱電機株式会社 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
CN116525678A (zh) * 2023-03-13 2023-08-01 电子科技大学 新型低比导通电阻碳化硅场效应晶体管

Similar Documents

Publication Publication Date Title
US6174773B1 (en) Method of manufacturing vertical trench misfet
US5349224A (en) Integrable MOS and IGBT devices having trench gate structure
CN110600537B (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
JP4490094B2 (ja) トレンチ金属酸化膜半導体電界効果トランジスタ素子の製造方法
KR20020086726A (ko) 감소된 임계 전압을 가진 트렌치 ｄｍｏｓ를 형성하는 방법
CN111668312A (zh) 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺
JP2003518748A (ja) 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ
CN117855282B (zh) 低压屏蔽栅mosfet及其制备方法、芯片
CN114883413A (zh) 一种在元胞内集成续流二极管的沟槽SiC MOSFET
KR100292718B1 (ko) 반도체 장치 및 그 제조방법
CN114497201A (zh) 集成体继流二极管的场效应晶体管、其制备方法及功率器件
CN113782586A (zh) 一种多通道超结igbt器件
CN219419037U (zh) 一种沟槽型碳化硅mosfet器件
CN116759454A (zh) 一种碳化硅沟槽mosfet及其制备方法、芯片
CN114899147B (zh) 一种rc-igbt器件及其制备方法
CN108470772B (zh) 一种soi半导体器件及其形成方法
CN116936626A (zh) Igbt器件及其制造方法
CN117673158A (zh) 碳化硅mosfet及其制备方法、芯片
CN117673159A (zh) 异质结碳化硅mosfet及其制备方法、芯片
CN117673163B (zh) 高短路耐量的超结mosfet及其制备方法、芯片
CN117855253B (zh) 屏蔽栅mos器件及其制备方法、芯片
CN216871974U (zh) 一种多通道超结igbt器件
CN117673164B (zh) 屏蔽栅超结mosfet及其制备方法、芯片
CN114597264B (zh) 一种功率mosfet器件及其制作方法
CN213459737U (zh) 新型高抗动态闩锁能力的功率器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination