CN117669472A - 布局布线方法、电子设备及存储介质 - Google Patents

布局布线方法、电子设备及存储介质 Download PDF

Info

Publication number
CN117669472A
CN117669472A CN202311792588.4A CN202311792588A CN117669472A CN 117669472 A CN117669472 A CN 117669472A CN 202311792588 A CN202311792588 A CN 202311792588A CN 117669472 A CN117669472 A CN 117669472A
Authority
CN
China
Prior art keywords
layout
target
initial
operation area
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311792588.4A
Other languages
English (en)
Inventor
伍艳华
倪卫华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Giga Force Electronics Co ltd
Original Assignee
Giga Force Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Giga Force Electronics Co ltd filed Critical Giga Force Electronics Co ltd
Priority to CN202311792588.4A priority Critical patent/CN117669472A/zh
Publication of CN117669472A publication Critical patent/CN117669472A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请提供一种布局布线方法、电子设备及存储介质,涉及计算机技术领域。该方法包括:获取初始布局布线版图;响应于对初始布局布线版图的划分操作,将初始布局布线版图划分为作业区和至少一个非作业区;响应于布局布线操作,根据预设布局算法将至少一个目标单元布局至作业区,得到目标布局布线版图,实现了可以根据划分的作业区和至少一个非作业区,通过预设布局算法控制至少一个目标单元进行避让操作以避让非作业区并布局至作业区,可以避免人为记忆导致的漏记、错记情况的出现,进而可以保证布局布线的质量,提高布局布线的效率。

Description

布局布线方法、电子设备及存储介质
技术领域
本申请涉及计算机技术领域,特别涉及一种布局布线方法、电子设备及存储介质。
背景技术
布局布线技术是将网表转换为版图,并对各个电路单元确定其几何形状、大小以及位置,同时要确定单元之间的连接关系。
现有技术中,在进行PCB布局布线设计时,考虑到PCB板的功能、使用场景以及美观等因素,往往会在版图中设置禁止区域,该禁止区域不允许摆放任何电路单元,那么设计过程中往往设计师需要时刻记忆该禁止区域,以保证该禁止区域不被布局任何电路单元。
因此,现有的布局布线方式中避让禁止区域的方法完全依赖于设计师的人为记忆,而由于人为记忆容易存在漏记、错记的情况,因此,现有的布局布线方式存在布局布线质量难以保证的问题。
发明内容
本申请的目的在于,针对上述现有技术中的不足,提供一种布局布线方法、电子设备及存储介质,可以避免人为记忆导致的漏记、错记情况的出现,进而可以保证布局布线的质量,提高布局布线的效率。
为实现上述目的,本申请实施例采用的技术方案如下:
第一方面,本发明提供一种布局布线方法,所述方法包括:
获取初始布局布线版图;
响应于对所述初始布局布线版图的划分操作,将所述初始布局布线版图划分为作业区和至少一个非作业区;
响应于布局布线操作,根据预设布局算法将至少一个目标单元布局至所述作业区,得到目标布局布线版图。
在可选的实施方式中,所述响应于布局布线操作,根据预设布局算法将至少一个目标单元布局至所述作业区,包括:
响应于布局布线操作,获取各目标单元在所述初始布局布线版图中的初始布局坐标点;
根据各目标单元在所述初始布局布线版图中的初始布局坐标点和各所述非作业区在所述初始布局布线版图中的位置,将各所述目标单元布局至所述作业区。
在可选的实施方式中,所述根据各目标单元在所述初始布局布线版图中的初始布局坐标点和各所述非作业区在所述初始布局布线版图中的位置,将各所述目标单元布局至所述作业区,包括:
根据各所述非作业区在所述初始布局布线版图中的位置,获取各所述非作业区对应的坐标点集合,所述坐标点集合包括:至少一个非作业点坐标;
根据各目标单元的初始布局坐标点和各非作业区对应的坐标点集合,将至少一个目标单元布局至所述作业区。
在可选的实施方式中,所述根据各目标单元的初始布局坐标点和各非作业区对应的坐标点集合,将至少一个目标单元布局至所述作业区,包括:
确定各所述目标单元的初始布局坐标点与各所述非作业区对应的坐标点集合是否存在交集;
若存在,则采用预设调整算法调整各所述目标单元的初始布局坐标点,获取各所述目标单元对应的目标布局坐标点,其中,所述目标布局坐标点为所述作业区中的坐标点;
根据各所述目标单元对应的目标布局坐标点,在所述作业区布局各所述目标单元。
在可选的实施方式中,所述采用预设调整算法调整各所述目标单元的初始布局坐标点,获取各所述目标单元对应的目标布局坐标点,包括:
基于预设增量对各所述目标单元的初始布局坐标点进行调整,获取各所述目标单元对应的目标布局坐标点。
在可选的实施方式中,所述方法还包括:
判断各所述目标单元对应的目标布局坐标点与所述作业区中其他单元对应的布局坐标点是否重合;
若重合,则在第一布局方向和/或第二布局方向上调整各所述目标单元对应的目标布局坐标点,以使所述目标布局坐标点与所述作业区中其他单元的坐标点不重合,所述第一布局方向和所述第二布局方向为相垂直的布局方向。
在可选的实施方式中,所述基于预设增量对各所述目标单元的初始布局坐标点进行调整,获取各所述目标单元对应的目标布局坐标点,包括:
响应于对所述预设增量的调整操作,获取调整后的预设增量;
基于所述调整后的预设增量对各所述目标单元的初始布局坐标点进行调整,获取各所述目标单元对应的目标布局坐标点。
在可选的实施方式中,所述目标单元包括下述至少一项:电路板元器件、走线、过孔、丝印。
第二方面,本发明提供一种布局布线装置,包括:
获取模块,用于获取初始布局布线版图;
划分模块,用于响应于对所述初始布局布线版图的划分操作,将所述初始布局布线版图划分为作业区和至少一个非作业区;
布局模块,用于响应于布局布线操作,根据预设布局算法将至少一个目标单元布局至所述作业区,得到目标布局布线版图。
在可选的实施方式中,所述布局模块,具体用于响应于布局布线操作,获取各目标单元在所述初始布局布线版图中的初始布局坐标点;
根据各目标单元在所述初始布局布线版图中的初始布局坐标点和各所述非作业区在所述初始布局布线版图中的位置,将各所述目标单元布局至所述作业区。
在可选的实施方式中,所述布局模块,具体用于根据各所述非作业区在所述初始布局布线版图中的位置,获取各所述非作业区对应的坐标点集合,所述坐标点集合包括:至少一个非作业点坐标;
根据各目标单元的初始布局坐标点和各非作业区对应的坐标点集合,将至少一个目标单元布局至所述作业区。
在可选的实施方式中,所述布局模块,具体用于确定各所述目标单元的初始布局坐标点与各所述非作业区对应的坐标点集合是否存在交集;
若存在,则采用预设调整算法调整各所述目标单元的初始布局坐标点,获取各所述目标单元对应的目标布局坐标点,其中,所述目标布局坐标点为所述作业区中的坐标点;
根据各所述目标单元对应的目标布局坐标点,在所述作业区布局各所述目标单元。
在可选的实施方式中,所述布局模块,具体用于基于预设增量对各所述目标单元的初始布局坐标点进行调整,获取各所述目标单元对应的目标布局坐标点。
在可选的实施方式中,所述布局模块,还用于判断各所述目标单元对应的目标布局坐标点与所述作业区中其他单元对应的布局坐标点是否重合;
若重合,则在第一布局方向和/或第二布局方向上调整各所述目标单元对应的目标布局坐标点,以使所述目标布局坐标点与所述作业区中其他单元的坐标点不重合,所述第一布局方向和所述第二布局方向为相垂直的布局方向。
在可选的实施方式中,所述布局模块,具体用于响应于对所述预设增量的调整操作,获取调整后的预设增量;
基于所述调整后的预设增量对各所述目标单元的初始布局坐标点进行调整,获取各所述目标单元对应的目标布局坐标点。
在可选的实施方式中,所述目标单元包括下述至少一项:电路板元器件、走线、过孔、丝印。
第三方面,本发明提供一种电子设备,包括:处理器、存储介质和总线,所述存储介质存储有所述处理器可执行的机器可读指令,当电子设备运行时,所述处理器与所述存储介质之间通过总线通信,所述处理器执行所述机器可读指令,以执行如前述实施方式任一所述布局布线方法的步骤。
第四方面,本发明提供一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器运行时执行如前述实施方式任一所述布局布线方法的步骤。
本申请的有益效果是:
本申请实施例提供的布局布线方法、电子设备及存储介质中,通过获取初始布局布线版图;响应于对初始布局布线版图的划分操作,将初始布局布线版图划分为作业区和至少一个非作业区;响应于布局布线操作,根据预设布局算法将至少一个目标单元布局至作业区,得到目标布局布线版图,实现了可以根据划分的作业区和至少一个非作业区,通过预设布局算法控制至少一个目标单元进行避让操作以避让非作业区,并布局至作业区,可以避免人为记忆导致的漏记、错记情况的出现,进而可以保证布局布线的质量,提高布局布线的效率。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种布局布线方法的流程示意图;
图2为本申请实施例提供的另一种布局布线方法的流程示意图;
图3为本申请实施例提供的又一种布局布线方法的流程示意图;
图4为本申请实施例提供的另一种布局布线方法的流程示意图;
图5为本申请实施例提供的又一种布局布线方法的流程示意图;
图6为本申请实施例提供的另一种布局布线方法的流程示意图;
图7为本申请实施例提供的一种布局布线装置的功能模块示意图;
图8为本申请实施例提供的一种电子设备结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
现有技术中,在进行PCB布局布线设计时,考虑到PCB板的功能、使用场景以及美观等因素,往往会在版图中设置禁止区域,该禁止区域不允许摆放任何电路单元。比如,螺丝孔区域、大器件阴影区域、子母板结合区域的空间、与板外结构件有干涉的区域、挖空区域、阶梯板区域等,这些区域在进行布局布线过程中,不允许布局任何电路单元。因此,设计过程中往往设计师需要时刻记忆该禁止区域。
可以看出,现有的布局布线方式中避让禁止区域的方法完全依赖于设计师的人为记忆,一旦出现漏记、错记的情况,将影响布局布线的质量。
有鉴于此,本申请实施例提供一种布局布线方法,应用该方法可以自动避让非作业区,而将至少一个目标单元布局至作业区,可以省去人为记忆的过程,提高布局布线的质量。
图1为本申请实施例提供的一种布局布线方法的流程示意图,该方法的执行主体可以是计算机、服务器、处理器等具备数据处理功能的设备,在此不作限定。如图1所示,该方法包括:
S101、获取初始布局布线版图。
可选地,初始布局布线版图可以通过对网表进行处理得到,其可以包括部分的电路板元器件、走线、焊盘、过孔等布局单元。当然,在一些实施例中,其也可以为一全新的版图,也即不包括任何布局单元,在此不作限定,根据实际的应用场景可以有所不同。
S102、响应于对初始布局布线版图的划分操作,将初始布局布线版图划分为作业区和至少一个非作业区。
在一些实施例中,划分操作可以对应一划分控件,该划分控件可以内嵌在PCB设计工具中。可选地,划分过程中,用户可以通过调用该划分控件在初始布局布线版图上生成划分操作,响应于该划分操作,可以将初始布局布线版图划分为作业区和至少一个非作业区。
其中,作业区也即可进行布局布线操作的版图区域,非作业区也即禁止进行布局布线操作的版图区域。
需要说明的是,本申请在此并不限定划分操作所划分的非作业区的数量、各非作业区的形状,其中,各非作业区对应的区域形状可以是规则形状,比如,圆形、矩形、三角形等,又或者,可以是不规则形状,在此不作限定,根据实际的使用场景可以灵活设置。
S103、响应于布局布线操作,根据预设布局算法将至少一个目标单元布局至作业区,得到目标布局布线版图。
可选地,该布局布线操作可以通过用户手动生成,比如,用户将待布局的某目标单元拖拽至任一非作业区生成,也可以通过触发自动化布局工具生成,在此不作限定。在一些实施例中,目标单元可以包括:电路板元器件、走线、焊盘、过孔等,在此不作限定。
其中,响应于该布局布线操作,可以根据预设布局算法将至少一个目标单元布局至作业区,也即避让各非作业区,得到目标布局布线版图,其中,预设布局算法具备将各目标单元避让各非作业区,并调整至作业区进行布局的功能,应用本申请实施例,实现了可以根据划分的作业区和至少一个非作业区,通过预设布局算法控制至少一个目标单元进行避让操作以避让非作业区,并布局至作业区,可以避免人为记忆导致的漏记、错记情况的出现,进而可以保证布局布线的质量。此外,本申请也可以避免由于人为记忆错误导致的来回修改情况的发生,可以提高布局布线的效果。
在一些实施例中,本申请所提供的布局布线方法可以以控件、插件等形式内嵌在现有的PCB设计工具中,又或者,可以对应一布局布线软件,在此不限定具体的呈现方式。可选地,具体实现时可以通过脚本语言,比如,skill、PHP、Python、JavaScript等实现,在此不限定具体类型。
综上,本申请实施例提供一种布局布线方法,该方法包括:获取初始布局布线版图;响应于对初始布局布线版图的划分操作,将初始布局布线版图划分为作业区和至少一个非作业区;响应于布局布线操作,根据预设布局算法将至少一个目标单元布局至作业区,得到目标布局布线版图,实现了可以根据划分的作业区和至少一个非作业区,通过预设布局算法控制至少一个目标单元进行避让操作以避让非作业区,并布局至作业区,可以避免人为记忆导致的漏记、错记情况的出现,进而可以保证布局布线的质量,提高布局布线的效率。
图2为本申请实施例提供的另一种布局布线方法的流程示意图。在可选的实施方式中,如图2所示,上述响应于布局布线操作,根据预设布局算法将至少一个目标单元布局至作业区,包括:
S201、响应于布局布线操作,获取各目标单元在初始布局布线版图中的初始布局坐标点。
其中,各目标单元在初始布局布线版图中的初始布局坐标点,可以看作是各目标单元在初始布局布线版图中的期望布局坐标点,该初始布局坐标点可以是初始布局布线版图中的任意坐标点。
S202、根据各目标单元在初始布局布线版图中的初始布局坐标点和各非作业区在初始布局布线版图中的位置,将各目标单元布局至作业区。
其中,各非作业区在初始布局布线版图中的位置可以反映各非作业区在初始布局布线版图中的坐标位置,因此,可以根据各非作业区在初始布局布线版图中的位置,调整各目标单元对应的初始布局坐标点,从而达到避让各非作业区的目的。
图3为本申请实施例提供的又一种布局布线方法的流程示意图。在可选的实施方式中,如图3所示,上述根据各目标单元在初始布局布线版图中的初始布局坐标点和各非作业区在初始布局布线版图中的位置,将各目标单元布局至作业区,包括:
S301、根据各非作业区在初始布局布线版图中的位置,获取各非作业区对应的坐标点集合,坐标点集合包括:至少一个非作业点坐标。
其中,对于各非作业区,可以定位各非作业区在该初始布局布线版图中的非作业点坐标,可以理解的是,每个非作业区对应的非作业点坐标可以包括多个,将各非作业区对应的非作业点坐标进行整合可以得到坐标点集合。
S302、根据各目标单元的初始布局坐标点和各非作业区对应的坐标点集合,将至少一个目标单元布局至作业区。
基于所确定的各非作业区对应的坐标点集合,可以确定各目标单元的初始布局坐标点是否落在该坐标点集合中,若是,则可以对其进行调整以避让非作业区并布局,若否,可以将该初始布局坐标点作为最终的目标布局点进行布局。
综上,应用本申请实施例,实现了可以根据各非作业区对应的坐标点集合和各目标单元的初始布局坐标点,对非作业区进行精准避让,提高布局布线效果。
图4为本申请实施例提供的另一种布局布线方法的流程示意图。在可选的实施方式中,如图4所示,上述根据各目标单元的初始布局坐标点和各非作业区对应的坐标点集合,将至少一个目标单元布局至作业区,包括:
S401、确定各目标单元的初始布局坐标点与各非作业区对应的坐标点集合是否存在交集。
其中,通过判断各目标单元的初始布局坐标点与各非作业区对应的坐标点集合是否存在交集,可以确定各目标单元的初始布局位置是否落在了非作业区内,若不存在交集,则说明目标单元的期望布局位置未落在非作业区内,那么此时正常布局即可。
S402、若存在交集,则采用预设调整算法调整各目标单元的初始布局坐标点,获取各目标单元对应的目标布局坐标点,其中,目标布局坐标点为作业区中的坐标点。
若存在交集,则说明目标单元的初始布局位置落在了非作业区内,需要说明的是,在该情况下,可以是目标单元的整个初始布局位置落在了非作业区,也可以是目标单元的部分布局位置落在了非作业区,在此不作限定。
可选地,在存在交集的情况下,可以采用预设调整算法对各目标单元的初始布局坐标点进行调整,以使调整后的目标布局坐标点为作业区中的坐标点,以此实现避让非作业区的目的。
S403、根据各目标单元对应的目标布局坐标点,在作业区布局各目标单元。
基于所确定的各目标单元对应的目标布局坐标点,那么此时可以在作业区布局各目标单元,以此实现最终的布局操作。
在可选的实施方式中,上述采用预设调整算法调整各目标单元的初始布局坐标点,获取各目标单元对应的目标布局坐标点,包括:
基于预设增量对各目标单元的初始布局坐标点进行调整,获取各目标单元对应的目标布局坐标点。
可选地,该预设增量可以是一经验增量,比如,可以是2mil(密耳)、5mil、50mil等,在此不作限定,根据实际的应用场景可以灵活设置。
其中,在进行调整时,可以采用预设增量对各目标单元的初始布局坐标点进行调整,当然,本申请在此并不限定调整次数,可以调整一次或者多次,以调整后的各目标单元对应的目标布局坐标点避让非作业区、位于作业区为限。
图5为本申请实施例提供的又一种布局布线方法的流程示意图。在可选的实施方式中,如图5所示,上述方法还包括:
S501、判断各目标单元对应的目标布局坐标点与作业区中其他单元对应的布局坐标点是否重合。
可选地,其他单元可以是作业区中已布局的电路板元器件、走线、过孔等,在此不作限定。其中,为了避免各目标单元的初始布局坐标点调整过程中影响其他单元的正常工作,可以记录作业区中其他单元对应的布局坐标点,并在每次调整后判断两者是否重合,若不重合,则当前调整操作对应的目标布局坐标点可以作为目标单元最终的布局坐标。
S502、若重合,则在第一布局方向和/或第二布局方向上调整各目标单元对应的目标布局坐标点,以使目标布局坐标点与作业区中其他单元的坐标点不重合。
第一布局方向和第二布局方向为相垂直的布局方向,可选地,第一布局方向可以为横坐标或纵坐标方向,第二布局方向可以为纵坐标或横坐标方向。
若重合,则可以对各目标单元对应的目标布局坐标点作进一步的调整,以使调整后的目标布局坐标点与作业区中其他单元的坐标点不重合,也即不影响作业区中其他单元的正常工作。可选地,根据实际的应用场景,可以在第一布局方向上调整、第二布局方向上调整、第一布局方向和第二布局方向上同时调整,在此不作限定。
综上,应用本申请实施例,使得在控制目标单元避让非作业区、布局至作业区的同时,还可以保证作业区中其他单元的正常工作,提高本申请方法的适用性。
图6为本申请实施例提供的另一种布局布线方法的流程示意图。在可选的实施方式中,如图6所示,上述基于预设增量对各目标单元的初始布局坐标点进行调整,获取各目标单元对应的目标布局坐标点,包括:
S601、响应于对预设增量的调整操作,获取调整后的预设增量。
S602、基于调整后的预设增量对各目标单元的初始布局坐标点进行调整,获取各目标单元对应的目标布局坐标点。
可选地,在一些实施例中,预设增量可以是布局布线的最小调整单元、最大调整单元等,在此不作限定。
在一些实施例中,可以先采用较大的预设增量对各目标单元的初始布局坐标点进行初步调整之后,减小该预设增量的取值,得到调整后的预设增量,然后再采用该调整后的预设增量对目标单元的位置进行微调,以此在保证布局布线质量的情况下,还可以提高布局布线的效率。
当然,本申请在此并不限定调整的方向,比如,可以基于预设增量对各目标单元的初始布局坐标点中的横坐标、纵坐标、横坐标和纵坐标进行调整,根据实际的应用场景可以灵活选择。此外,也不限定调整次数,根据实际的应用场景,对各目标单元的初始布局坐标点可以进行一次或者多次调整。
在可选的实施方式中,目标单元包括下述至少一项:电路板元器件、走线、过孔、丝印。
其中,电路板元器件可以包括但不限于:芯片、电阻、电容、电感、二极管、三极管、传感器等,在此不作限定;走线,用于连接各个元器件的导线,过孔,用于连接不同层之间的走线;丝印,用于在PCB板上进行文字、图标、符号等的印刷。
当然,需要说明的是,目标单元还可以为其他类型可在布局布线版图中布局的单元,在此不作限定。
图7为本申请实施例提供的一种布局布线装置的功能模块示意图,该装置基本原理及产生的技术效果与前述对应的方法实施例相同,为简要描述,本实施例中未提及部分,可参考方法实施例中的相应内容。如图7所示,该布局布线装置100包括:
获取模块110,用于获取初始布局布线版图;
划分模块120,用于响应于对所述初始布局布线版图的划分操作,将所述初始布局布线版图划分为作业区和至少一个非作业区;
布局模块130,用于响应于布局布线操作,根据预设布局算法将至少一个目标单元布局至所述作业区,得到目标布局布线版图。
在可选的实施方式中,所述布局模块130,具体用于响应于布局布线操作,获取各目标单元在所述初始布局布线版图中的初始布局坐标点;
根据各目标单元在所述初始布局布线版图中的初始布局坐标点和各所述非作业区在所述初始布局布线版图中的位置,将各所述目标单元布局至所述作业区。
在可选的实施方式中,所述布局模块130,具体用于根据各所述非作业区在所述初始布局布线版图中的位置,获取各所述非作业区对应的坐标点集合,所述坐标点集合包括:至少一个非作业点坐标;
根据各目标单元的初始布局坐标点和各非作业区对应的坐标点集合,将至少一个目标单元布局至所述作业区。
在可选的实施方式中,所述布局模块130,具体用于确定各所述目标单元的初始布局坐标点与各所述非作业区对应的坐标点集合是否存在交集;
若存在,则采用预设调整算法调整各所述目标单元的初始布局坐标点,获取各所述目标单元对应的目标布局坐标点,其中,所述目标布局坐标点为所述作业区中的坐标点;
根据各所述目标单元对应的目标布局坐标点,在所述作业区布局各所述目标单元。
在可选的实施方式中,所述布局模块130,具体用于基于预设增量对各所述目标单元的初始布局坐标点进行调整,获取各所述目标单元对应的目标布局坐标点。
在可选的实施方式中,所述布局模块130,还用于判断各所述目标单元对应的目标布局坐标点与所述作业区中其他单元对应的布局坐标点是否重合;
若重合,则在第一布局方向和/或第二布局方向上调整各所述目标单元对应的目标布局坐标点,以使所述目标布局坐标点与所述作业区中其他单元的坐标点不重合,所述第一布局方向和所述第二布局方向为相垂直的布局方向。
在可选的实施方式中,所述布局模块130,具体用于响应于对所述预设增量的调整操作,获取调整后的预设增量;
基于所述调整后的预设增量对各所述目标单元的初始布局坐标点进行调整,获取各所述目标单元对应的目标布局坐标点。
在可选的实施方式中,所述目标单元包括下述至少一项:电路板元器件、走线、过孔、丝印。
上述装置用于执行前述实施例提供的方法,其实现原理和技术效果类似,在此不再赘述。
以上这些模块可以是被配置成实施以上方法的一个或多个集成电路,例如:一个或多个特定集成电路(Application Specific Integrated Circuit,简称ASIC),或,一个或多个微处理器,或,一个或者多个现场可编程门阵列(Field Programmable Gate Array,简称FPGA)等。再如,当以上某个模块通过处理元件调度程序代码的形式实现时,该处理元件可以是通用处理器,例如中央处理器(Central Processing Unit,简称CPU)或其它可以调用程序代码的处理器。再如,这些模块可以集成在一起,以片上系统(system-on-a-chip,简称SOC)的形式实现。
图8为本申请实施例提供的一种电子设备结构示意图,该电子设备可以集成于上述布局布线装置中。如图8所示,该电子设备可以包括:处理器210、存储介质220和总线230,存储介质220存储有处理器210可执行的机器可读指令,当电子设备运行时,处理器210与存储介质220之间通过总线230通信,处理器210执行机器可读指令,以执行上述方法实施例的步骤。具体实现方式和技术效果类似,这里不再赘述。
可选地,本申请还提供一种存储介质,存储介质上存储有计算机程序,计算机程序被处理器运行时执行上述方法实施例的步骤。具体实现方式和技术效果类似,这里不再赘述。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元,可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)或处理器(英文:processor)执行本申请各个实施例方法的部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(英文:Read-Only Memory,简称:ROM)、随机存取存储器(英文:Random Access Memory,简称:RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
需要说明的是,在本文中,诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上仅为本申请的优选实施例而已并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。以上仅为本申请的优选实施例而已并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (10)

1.一种布局布线方法,其特征在于,所述方法包括:
获取初始布局布线版图;
响应于对所述初始布局布线版图的划分操作,将所述初始布局布线版图划分为作业区和至少一个非作业区;
响应于布局布线操作,根据预设布局算法将至少一个目标单元布局至所述作业区,得到目标布局布线版图。
2.根据权利要求1所述的方法,其特征在于,所述响应于布局布线操作,根据预设布局算法将至少一个目标单元布局至所述作业区,包括:
响应于布局布线操作,获取各目标单元在所述初始布局布线版图中的初始布局坐标点;
根据各目标单元在所述初始布局布线版图中的初始布局坐标点和各所述非作业区在所述初始布局布线版图中的位置,将各所述目标单元布局至所述作业区。
3.根据权利要求2所述的方法,其特征在于,所述根据各目标单元在所述初始布局布线版图中的初始布局坐标点和各所述非作业区在所述初始布局布线版图中的位置,将各所述目标单元布局至所述作业区,包括:
根据各所述非作业区在所述初始布局布线版图中的位置,获取各所述非作业区对应的坐标点集合,所述坐标点集合包括:至少一个非作业点坐标;
根据各目标单元的初始布局坐标点和各非作业区对应的坐标点集合,将至少一个目标单元布局至所述作业区。
4.根据权利要求3所述的方法,其特征在于,所述根据各目标单元的初始布局坐标点和各非作业区对应的坐标点集合,将至少一个目标单元布局至所述作业区,包括:
确定各所述目标单元的初始布局坐标点与各所述非作业区对应的坐标点集合是否存在交集;
若存在,则采用预设调整算法调整各所述目标单元的初始布局坐标点,获取各所述目标单元对应的目标布局坐标点,其中,所述目标布局坐标点为所述作业区中的坐标点;
根据各所述目标单元对应的目标布局坐标点,在所述作业区布局各所述目标单元。
5.根据权利要求4所述的方法,其特征在于,所述采用预设调整算法调整各所述目标单元的初始布局坐标点,获取各所述目标单元对应的目标布局坐标点,包括:
基于预设增量对各所述目标单元的初始布局坐标点进行调整,获取各所述目标单元对应的目标布局坐标点。
6.根据权利要求4所述的方法,其特征在于,所述方法还包括:
判断各所述目标单元对应的目标布局坐标点与所述作业区中其他单元对应的布局坐标点是否重合;
若重合,则在第一布局方向和/或第二布局方向上调整各所述目标单元对应的目标布局坐标点,以使所述目标布局坐标点与所述作业区中其他单元的坐标点不重合,所述第一布局方向和所述第二布局方向为相垂直的布局方向。
7.根据权利要求5所述的方法,其特征在于,所述基于预设增量对各所述目标单元的初始布局坐标点进行调整,获取各所述目标单元对应的目标布局坐标点,包括:
响应于对所述预设增量的调整操作,获取调整后的预设增量;
基于所述调整后的预设增量对各所述目标单元的初始布局坐标点进行调整,获取各所述目标单元对应的目标布局坐标点。
8.根据权利要求1-7任一项所述的方法,其特征在于,所述目标单元包括下述至少一项:电路板元器件、走线、过孔、丝印。
9.一种电子设备,其特征在于,包括:处理器、存储介质和总线,所述存储介质存储有所述处理器可执行的机器可读指令,当电子设备运行时,所述处理器与所述存储介质之间通过总线通信,所述处理器执行所述机器可读指令,以执行如权利要求1-8任一所述布局布线方法的步骤。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器运行时执行如权利要求1-8任一所述布局布线方法的步骤。
CN202311792588.4A 2023-12-22 2023-12-22 布局布线方法、电子设备及存储介质 Pending CN117669472A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311792588.4A CN117669472A (zh) 2023-12-22 2023-12-22 布局布线方法、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311792588.4A CN117669472A (zh) 2023-12-22 2023-12-22 布局布线方法、电子设备及存储介质

Publications (1)

Publication Number Publication Date
CN117669472A true CN117669472A (zh) 2024-03-08

Family

ID=90073234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311792588.4A Pending CN117669472A (zh) 2023-12-22 2023-12-22 布局布线方法、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN117669472A (zh)

Similar Documents

Publication Publication Date Title
US6088518A (en) Method and system for porting an integrated circuit layout from a reference process to a target process
KR102407458B1 (ko) 집적회로 레이아웃을 생성하는 방법
US8839174B2 (en) Placement and area adjustment for hierarchical groups in printed circuit board design
US7096439B2 (en) System and method for performing intellectual property merge
JP2010021187A (ja) 半導体集積回路の設計方法、設計プログラム、及び半導体集積回路の製造方法
CN115249004A (zh) 集成电路版图设计的物理验证方法、电子设备及存储介质
US20140130001A1 (en) Method of Reducing Parasitic Mismatch
US10176288B1 (en) System and method for placing components in an electronic circuit design
CN109543308B (zh) 一种验证设计规则检查脚本的方法
CN117669472A (zh) 布局布线方法、电子设备及存储介质
US7073142B2 (en) Wiring diagram verifying method, program, and apparatus
CN115587569B (zh) 芯片版图的设计规则检查方法、系统及存储介质
JP6040982B2 (ja) 電源系統ツリー設計支援システム及び電源系統ツリー設計方法
CN106897504B (zh) 对ip模块进行开发形成参数化单元的方法
US8370790B2 (en) Computer aided design system for checking dimensions of patterns and method
JP2006155524A (ja) 半導体集積回路の検証方法、検証装置および検証プログラム
US10210301B2 (en) System and method for implementing and validating star routing for power connections at chip level
CN113419485A (zh) 定位打孔方法、设备、存储介质及装置
CN105956239A (zh) 一种电路设计中元器件的自动对齐方法及系统
JP4071546B2 (ja) 半導体装置の回路設計支援装置およびレイアウト変更方法
CN117574831A (zh) Pcb制图方法、系统、设备及存储介质
US20240105633A1 (en) Wafer-scale chip structure and method and system for designing the structure
CN111642084B (zh) 金手指倒角的确定方法、确定装置、确定设备及存储介质
CN115422875A (zh) 一种原理图器件集中摆放检测方法、装置、终端及介质
JP6498983B2 (ja) 半導体集積回路の設計支援装置及び設計支援方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination