CN117651422A - 一种铁电存储单元结构及其制造方法 - Google Patents

一种铁电存储单元结构及其制造方法 Download PDF

Info

Publication number
CN117651422A
CN117651422A CN202311749721.8A CN202311749721A CN117651422A CN 117651422 A CN117651422 A CN 117651422A CN 202311749721 A CN202311749721 A CN 202311749721A CN 117651422 A CN117651422 A CN 117651422A
Authority
CN
China
Prior art keywords
barrier layer
ferroelectric
memory cell
layer
cell structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311749721.8A
Other languages
English (en)
Inventor
徐正新
陶谦
丁明婕
强慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Shunming Storage Technology Co ltd
Original Assignee
Wuxi Shunming Storage Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Shunming Storage Technology Co ltd filed Critical Wuxi Shunming Storage Technology Co ltd
Priority to CN202311749721.8A priority Critical patent/CN117651422A/zh
Publication of CN117651422A publication Critical patent/CN117651422A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开一种铁电存储单元结构及其制造方法,先通过原位清洁方法清除电极形成过程中生成的原生阻挡层,然后采用原位沉积方法在现有的电极与铁电层的界面处形成阻挡层,用高质量的界面层来抑制氧空位的生长,有效地提高了电极与铁电层之间的有效势垒高度,进而可以降低电子的注入,从而改善存储单元的铁电性能,提高存储单元的读写耐久性以及高温可靠性。

Description

一种铁电存储单元结构及其制造方法
技术领域
本发明涉及半导体技术领域,特别涉及一种铁电存储单元结构及其制造方法。
背景技术
近年来,铁电存储器作为一种高写入速度和高读写次数的新型存储器,受到越来越多的关注。铁电存储器是一种特殊工艺的非易失性的存储器。当电场被施加到铁电晶体管时,中心原子顺着电场停留在第一低能量状态,而当电场反转被施加到同一铁晶体管时,中心原子顺着电场的方向在晶体里移动并停留在第二低能量状态。大量中心原子在晶体单胞中移动并耦合形成铁电畴,铁电畴在电场作用下形成极化电荷。铁电畴在电场下反转所形成的极化电荷较高,铁电畴在电场下无反转所形成的极化电荷较低,这种铁电材料的二元稳定状态使得铁电可以用作存储器。
当移去电场以后,中心原子保持在低能量状态,存储器的状态也得以保存不会消失,因此可通过铁电畴在电场下反转形成的高极化电荷或者无反转形成的低极化电荷来判断存储单元是处于“1”还是“0”状态。铁电畴的反转不需要高电场,而是仅用一般的工作电压就可以改变存储单元的“1”或“0”的状态;也不需要电荷泵来产生高电压以进行数据擦除,因而没有擦写延迟。这种特性使得铁电存储器在掉电后仍能够继续保存数据,并且写入速度快且具有无限次写入寿命,不容易写坏。而且,与现有的非易失性内存技术相比,铁电存储器具有更高的写入速度和更长的读写寿命。
相较于传统的PZT、BST等铁电材料,新型的二氧化铪(HfO2)基铁电材料(HZO)具有优异的铁电性,其可与CMOS工艺兼容,具有较高的介电常数,因此可以将薄膜厚度控制到很薄。根据测试,所述HZO在低于10nm的超薄厚度下仍具有稳定的铁电性,可以有效减小铁电场效应晶体管(FeFET)等器件的尺寸,从而提升芯片的集成度。此外,所述HZO中不含有Pb元素,还可以减少对环境的污染。HZO基铁电存储器有着高速、低功耗、读取速度快与操作电压低的优点。
在电极-铁电层-电极(MFM)这种铁电存储器结构中,电极多采用TiN制成,所述TiN与铁电层(HK)的结构因表面势能以及肖特基注入等特性,在上下基板外加电场后会有比较大的电子注入,该电子注入会在存储单元内以及在TiN、HK的界面处形成缺陷,最终加速存储单元的数据保持能力以及耐久性的退化。
发明内容
针对现有技术中的部分或全部问题,本发明第一方面提供一种铁电存储单元结构,包括:
阻挡层,其设置于铁电层与电极之间,且所述阻挡层通过原子层沉积(ALD,AtomicLayer Deposition)得到,其氧空位少于原生阻挡层,所述原生阻挡层包括电极形成过程中生成的金属氧化物或金属氮氧化物,所述原生阻挡层在形成阻挡层之前至少部分地通过原位清洁方法被除去。
进一步地,所述阻挡层的厚度为0.1至5纳米。
进一步地,所述阻挡层的材质为金属氧化物MOx或金属氮氧化物MNOx。
进一步地,所述阻挡层的材质为钛(Ti)、或铝(Al)、或钽(Ta)、或钨(W)、或铌(Nb)、或铱(Ir)、或钌(Ru)金属的氧化物或氮氧化物。
进一步地,所述铁电存储单元结构还包括底电极、铁电层、以及顶电极,其中所述底电极与所述铁电层之间,和/或所述铁电层与所述顶电极之间设置有所述阻挡层。
进一步地,所述底电极及顶电极的材质为金属氮化物。
进一步地,所述底电极及顶电极的材质为氮化钛(TiNx)、或氮化铝(AlNx)、或氮化钽(TaNx)、或氮化钨(WNx)、或硅化钨(WSix)、或氮化铌(NbNx)、或铱(Ir)、或钌(Ru)。
进一步地,所述铁电层的材质为HZO或掺杂有镧(La)、钆(Gd)、铌(Nb)、硅(Si)、铝(Al)、镁(Mg)、锶(Sr)、钒(V)、钽(Ta)的HZO。
本发明第二方面提供一种如前所述的铁电存储单元结构的制造方法,包括:
在衬底上沉积底电极;
清除所述底电极表面的原生阻挡层,所述原生阻挡层包括底电极沉积过程中生成的金属氧化物或金属氮氧化物;
在所述底电极的表面形成第一阻挡层,所述第一阻挡层的氧空位少于所述原生阻挡层;
在所述第一阻挡层的表面形成铁电层;
在所述铁电层的表面形成第二阻挡层;以及
在所述第二阻挡层的表面形成顶电极。
进一步地,在ALD室中清除所述底电极表面的金属氧化物或金属氮氧化物。
进一步地,清除所述底电极表面的金属氧化物或金属氮氧化物包括:
在第一高温环境下,采用电容耦合等离子体(CCP,Capacitively CoupledPlasma)或电感耦合等离子体(ICP,Inductively Coupled Plasma)对所述金属氧化物或金属氮氧化物进行刻蚀;以及
在第二高温环境下,进行氢气脱氧处理。
进一步地,所述第一高温环境的温度不低于100摄氏度。
进一步地,所述第二高温环境的温度不低于200摄氏度。
进一步地,所述第一阻挡层和/或第二阻挡层的形成包括:
向ALD室内通入气相前驱体脉冲(precursor flow pulse),其中所述气相前驱体脉冲包括金属源蒸汽脉冲;
采用惰性气体对所述ALD室进行清洗;
向所述ALD室内通入氧化剂/NH3共流脉冲(oxidizer/NH3 co-flow pulse);
采用惰性气体对所述ALD室进行清洗;以及
循环前述步骤,直至形成指定厚度的阻挡层。
本发明提供的一种铁电存储单元结构及其制造方法,通过原位清洁和原位沉积,在现有的电极与铁电层的界面处形成了更坚固的TiOx和/或TiNOx层,以替代劣质的原生TiOx和/或TiNOx,用高质量的界面层来抑制氧空位的生长,有效地提高了电极与铁电层之间的有效势垒高度,进而可以降低电子的注入,从而改善存储单元的铁电性能,提高存储单元的读写耐久性以及高温可靠性。
附图说明
为进一步阐明本发明的各实施例的以上和其它优点和特征,将参考附图来呈现本发明的各实施例的更具体的描述。可以理解,这些附图只描绘本发明的典型实施例,因此将不被认为是对其范围的限制。在附图中,为了清楚明了,相同或相应的部件将用相同或类似的标记表示。
图1a至1c示出现有技术中制造铁电存储单元结构的过程示意图;
图2示出本发明一个实施例的一种铁电存储单元结构的结构示意图;
图3示出本发明一个实施例的一种铁电存储单元结构的制造方法的流程示意图;以及
图4a至4f示出本发明一个实施例的一种铁电存储单元结构的制造方法的过程示意图。
具体实施方式
以下的描述中,参考各实施例对本发明进行描述。然而,本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中,未示出或未详细描述公知的结构、材料或操作以免模糊本发明的发明点。类似地,为了解释的目的,阐述了特定数量、材料和配置,以便提供对本发明的实施例的全面理解。然而,本发明并不限于这些特定细节。此外,应理解附图中示出的各实施例是说明性表示且不一定按正确比例绘制。
在本说明书中,对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是,本发明的实施例以特定顺序对工艺步骤进行描述,然而这只是为了阐述该具体实施例,而不是限定各步骤的先后顺序。相反,在本发明的不同实施例中,可根据工艺的调节来调整各步骤的先后顺序。
图1a至1c示出现有技术中制造铁电存储单元结构的过程示意图。如图所示,现有的底电极BE多为氮化钛膜TiN,在形成底电极的过程中,通常其表面会形成一层原生的TiOx和/或TiNOx。如图所示,在现有的制造铁电存储单元结构的方法中会通过原位湿法清洁(Exsitu wet clean)的方式来减薄TiOx和/或TiNOx的厚度,进而减少死层(dead layer)。但是这种方法无法彻底清除所述TiOx和/或TiNOx,仍会在底电极BE的界面处形成大量的TiNO或TiO,在辐射发射(RE)测试过程中作为化学键结合不良的"死层",诱导间隙进入铁电层,因此会影响器件的性能和耐久性。
为了改善铁电层和电极的界面势垒,以降低电子注入来改善存储单元的铁电性能从而提高存储单元的读写耐久性以及高温可靠性,本发明提供一种铁电存储单元结构及其制造方法,其首先通过原位清洁将原生的TiOx和/或TiNOx完全清除,然后再通过原位沉积在现有的电极与铁电层的界面处形成阻挡层,用高质量的界面层来抑制氧空位的生长,有效地提高了电极与铁电层之间的有效势垒高度。
下面结合实施例附图对本发明的实施方案做进一步描述。
图2示出本发明一个实施例的一种铁电存储单元结构的结构示意图。如图2所示,一种铁电存储单元结构,包括底电极101、顶电极102、铁电层103以及阻挡层104,其中所述阻挡层104设置于所述顶电极101与铁电层103之间,和/或所述铁电层103与顶电极102之间。在本发明的实施例中,所述阻挡层104通过原子层沉积(ALD,Atomic LayerDeposition)方法得到,其氧空位少于原生阻挡层,所述原生阻挡层包括所述底电极101形成过程中生成的金属氧化物或金属氮氧化物,所述原生阻挡层在形成阻挡层之前至少部分地通过原位清洁方法被除去。
在本发明的一个实施例中,所述阻挡层104的厚度为0.1至5纳米。在本发明的有一个实施例中,所述阻挡层的材质为金属氧化物MOx或金属氮氧化物MNOx,例如钛(Ti)、或铝(Al)、或钽(Ta)、或钨(W)、或铌(Nb)、或铱(Ir)、或钌(Ru)金属的氧化物或氮氧化物等。
在本发明的一个实施例中,所述铁电层103采用二氧化铪(HfO2)基铁电材料(HZO),例如HZO,和/或掺杂有镧(La)、钆(Gd)、铌(Nb)、硅(Si)、铝(Al)、镁(Mg)、锶(Sr)、钒(V)、钽(Ta)的HZO等。
在本发明的一个实施例中,所述底电极101及顶电极102的材质为金属氮化物,例如氮化钛(TiNx)、或氮化铝(AlNx)、或氮化钽(TaNx)、或氮化钨(WNx)、或硅化钨(WSix)、或氮化铌(NbNx)、或铱(Ir)、或钌(Ru)等。
图3示出本发明一个实施例的一种铁电存储单元结构的制造方法的流程示意图,以及图4a至4f示出本发明一个实施例的一种铁电存储单元结构的制造方法的过程示意图。如图所示,一种铁电存储单元结构的制造方法,包括:
首先,在步骤301,如图4a所示,形成底电极。在衬底上沉积底电极。在本发明的一个实施例中实施例中,所述衬底可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材,例如绝缘体上硅(silicon-on-insulator,SOI)、体硅(bulksilicon)、锗、锗硅、砷化镓或者绝缘体上锗等,相应的顶层半导体材料为硅、锗、锗硅或砷化镓等,也可以是已经在上述列举的衬底上加工了其他结构的载体,例如已制作栅极、晶体管等结构的载体。在本发明的一个实施例中,可以先对所述衬底进行预先清洁。在本发明的实施例中,可通过物理气相沉积(Physical Vapor Deposition,PVD)、低压化学气相沉积(LowPressure Chemical Vapor Deposition,LPCVD)、原子层沉积(Atomic Layer Deposition,ALD)、RTCVD或者等离子体增强化学气相沉积(plasma enhanced chemical vapordeposition,PECVD)等工艺沉积所述底电极。可根据实际需求调整工艺参数,例如若采用PVD法进行底电极的沉积,可将离子束能量设置为600至1100eV,电流值设置为30至50mA,以获得较高的剩余极化强度。在本发明的一个实施例中,所述底电极的厚度优选控制在20至50nm,以获得良好的电性能。在所述底电极的沉积过程中,其表面会生成一层原生阻挡层,所述原生阻挡层包括金属氧化物MOx或金属氮氧化物MNOx;
接下来,在步骤302,如图4b所示,清除原生阻挡层。清除所述底电极表面的原生阻挡层。如前所述,受限于工艺条件,在沉积所述底电极过程中,会在其表面生成一层劣质的原生MOx和/或MNOx层,为了提高底电极与铁电层之间的有效势垒高度,在本发明的一个实施例中,需先将所述原生MOx和/或MNOx层清除。在本发明的一个实施例中,在ALD室中采用ALD原位清洁方法来清除所述原生MOx和/或MNOx层,包括:
首先,在第一高温环境下,采用电容耦合等离子体(CCP,Capacitively CoupledPlasma)或电感耦合等离子体(ICP,Inductively Coupled Plasma)对所述金属氧化物或金属氮氧化物进行刻蚀。在本发明的一个实施例中,所述第一高温环境的温度不低于100摄氏度;以及
最后,在第二高温环境下,进行氢气脱氧处理。氢气在高温下可以与MOx和/或MNOx中的氧原子发生化学反应,形成水蒸气或水,并移除氧气。在本发明的一个实施例中,所述第二高温环境的温度不低于200摄氏度;
接下来,在步骤303,如图4c所示,形成第一阻挡层。在彻底清除了MOx和/或MNOx的底电极的表面形成第一阻挡层。如前所述,所述第一阻挡层的质量要优于所述原生阻挡层,其更为坚固,氧空位更少。在本发明的一个实施例中,所述第一阻挡层通过ALD工艺生成。具体而言,在本发明的一个实施例中,所述第一阻挡层的形成包括:
向ALD室内通入气相前驱体脉冲(precursor flow pulse),其中所述气相前驱体脉冲包括金属源蒸汽脉冲;
采用惰性气体对所述ALD室进行清洗;
向所述ALD室内通入氧化剂/NH3共流脉冲(oxidizer/NH3 co-flow pulse);
采用惰性气体对所述ALD室进行清洗;以及
循环前述步骤,直至形成指定厚度的第一阻挡层;
接下来,在步骤304,如图4d所示,形成铁电层。在所述第一阻挡层的表面形成铁电层。在本发明的一个实施例中,可采用LPCVD、ALD、RTCVD或者PECVD等工艺形成所述铁电层。在本发明的一个实施例中,采用ALD工艺,其中其前驱体分别为Hf[N(C2H5)CH3]4以及Zr[N(C2H5)CH3]4,氧源为O3或H2O,将ALD室的温度控制在200℃至300℃,可以尽量减小铁电膜中的空位缺陷。在本发明的一个实施例中,所述铁电层的厚度优选控制在5至13nm,以获得良好的电性能;
接下来,在步骤305,如图4e所示,形成第二阻挡层。在所述铁电层的表面形成第二阻挡层。在本发明的一个实施例中,所述第二阻挡层的材质与所述第一阻挡层相同,形成工艺也相同。但应当理解的是,在本发明的其他实施例中,所述第二阻挡层的材质可以与所述第一阻挡层不同,也可以采用不同的工艺形成;以及
最后,在步骤306,如图4f所示,形成顶电极。在所述第二阻挡层的表面形成顶电极。类似地,所述顶电极可以采用与所述底电极相同或不同的材质,和/或采用相同或不同的工艺形成。所述顶电极的厚度也可以与所述底电极相同或不同。
为了便于所述铁电存储单元结构连接至电路结构中,在本发明的一个实施例中,还可以进一步地利用干法刻蚀手段图形化所述顶电极。例如可采用SF6及C3F8作为刻蚀气体为,在400至600w的射频功率下刻蚀20至30s,形成特定图形的顶电极。然后再进行退火处理,退火主要作用是实现氧化铪基铁电膜的结晶以促进铁电相的产生。在本发明的一个实施例中,退火时间为20至40s,温度为400至600℃。退火处理时在惰性气氛,例如优选N2气氛中进行。最后进行金属互连,形成互连结构,其中所述互连结构可采用铝、钨等金属材料。在金属互连工序中,通常借助反复沉积介质层、刻蚀介质层形成通孔、介质层等工艺实现,这些工艺均可采用本领域常见的手段,在此不再赘述。
通过如前所述的方法,在现有的电极与铁电层的界面处形成了更坚固的TiOx和/或TiNOx层,以替代劣质的原生TiOx和/或TiNOx,用高质量的界面层来抑制氧空位的生长,有效地提高了电极与铁电层之间的有效势垒高度,进而可以降低电子的注入,从而改善存储单元的铁电性能,提高存储单元的读写耐久性以及高温可靠性。
尽管上文描述了本发明的各实施例,但是,应该理解,它们只是作为示例来呈现的,而不作为限制。对于相关领域的技术人员显而易见的是,可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此,此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制,而应当仅根据所附权利要求书及其等同替换来定义。

Claims (14)

1.一种铁电存储单元结构,其特征在于,包括:
阻挡层,其设置于铁电层与电极之间,且所述阻挡层通过原子层沉积方法得到,其氧空位少于原生阻挡层,其中所述原生阻挡层包括电极形成过程中生成的金属氧化物或金属氮氧化物,且所述原生阻挡层在形成所述阻挡层之前至少部分地通过原位清洁方法被除去。
2.如权利要求1所述的铁电存储单元结构,其特征在于,所述阻挡层的厚度为0.1至5纳米。
3.如权利要求1所述的铁电存储单元结构,其特征在于,所述阻挡层的材质为金属氧化物或金属氮氧化物。
4.如权利要求1所述的铁电存储单元结构,其特征在于,所述阻挡层的材质为钛、或铝、或钽、或钨、或铌、或铱、或钌金属的氧化物或氮氧化物。
5.如权利要求1所述的铁电存储单元结构,其特征在于,还包括底电极、铁电层、以及顶电极,其中所述底电极与所述铁电层之间,和/或所述铁电层与所述顶电极之间设置有所述阻挡层。
6.如权利要求5所述的铁电存储单元结构,其特征在于,所述底电极及顶电极的材质为金属氮化物。
7.如权利要求5所述的铁电存储单元结构,其特征在于,所述底电极及顶电极的材质为氮化钛、或氮化铝、或氮化钽、或氮化钨、或硅化钨、或氮化铌、或铱、或钌。
8.如权利要求5所述的铁电存储单元结构,其特征在于,所述铁电层的材质为二氧化铪基铁电材料或掺杂有镧、钆、铌、硅、铝、镁、锶、钒、钽的二氧化铪基铁电材料。
9.一种如权利要求1至8任一所述的铁电存储单元结构的制造方法,其特征在于,包括步骤:
在衬底上沉积底电极;
清除所述底电极表面的原生阻挡层,所述原生阻挡层包括所述底电极沉积过程中生成的金属氧化物或金属氮氧化物;
在所述底电极的表面形成第一阻挡层,其中所述第一阻挡层的氧空位少于所述原生阻挡层;
在所述第一阻挡层的表面形成铁电层;
在所述铁电层的表面形成第二阻挡层;以及
在所述第二阻挡层的表面形成顶电极。
10.如权利要求9所述的制造方法,其特征在于,在ALD室中清除所述底电极表面的金属氧化物或金属氮氧化物。
11.如权利要求9所述的制造方法,其特征在于,清除所述底电极表面的金属氧化物或金属氮氧化物包括步骤:
在第一高温环境下,采用电容耦合等离子体或电感耦合等离子体对所述金属氧化物或金属氮氧化物进行刻蚀;以及
在第二高温环境下,进行氢气脱氧处理。
12.如权利要求11所述的制造方法,其特征在于,所述第一高温环境的温度不低于100摄氏度。
13.如权利要求11所述的制造方法,其特征在于,所述第二高温环境的温度不低于200摄氏度。
14.如权利要求9所述的制造方法,其特征在于,所述第一阻挡层和/或第二阻挡层的形成包括步骤:
向ALD室内通入气相前驱体脉冲,其中所述气相前驱体脉冲包括金属源蒸汽脉冲;
采用惰性气体对所述ALD室进行清洗;
向所述ALD室内通入氧化剂/NH3共流脉冲;采用惰性气体对所述ALD室进行清洗;以及
循环前述步骤,直至形成指定厚度的阻挡层。
CN202311749721.8A 2023-12-18 2023-12-18 一种铁电存储单元结构及其制造方法 Pending CN117651422A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311749721.8A CN117651422A (zh) 2023-12-18 2023-12-18 一种铁电存储单元结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311749721.8A CN117651422A (zh) 2023-12-18 2023-12-18 一种铁电存储单元结构及其制造方法

Publications (1)

Publication Number Publication Date
CN117651422A true CN117651422A (zh) 2024-03-05

Family

ID=90043337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311749721.8A Pending CN117651422A (zh) 2023-12-18 2023-12-18 一种铁电存储单元结构及其制造方法

Country Status (1)

Country Link
CN (1) CN117651422A (zh)

Similar Documents

Publication Publication Date Title
US7482677B2 (en) Dielectric structures having high dielectric constants, and non-volatile semiconductor memory devices having the dielectric structures
US6627503B2 (en) Method of forming a multilayer dielectric stack
EP1308990B1 (en) Ferroelectric capacitor and a semiconductor device
US20230015379A1 (en) Hfo2,-based ferroelectric capacitor and preparation method thereof, and hfo2,-based ferroelectric memory
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
KR100382719B1 (ko) 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법
US6787414B2 (en) Capacitor for semiconductor memory device and method of manufacturing the same
US20080076191A1 (en) GCIB smoothing of the contact level to improve PZT films
CN117651422A (zh) 一种铁电存储单元结构及其制造方法
US7300852B2 (en) Method for manufacturing capacitor of semiconductor element
CN113363384B (zh) 一种HfO2基铁电隧道结器件及其制备方法
JP2004297063A (ja) 選択的に堆積されたpgo薄膜およびこの薄膜を形成する方法
KR100379245B1 (ko) 산화지르코늄타이타늄 박막을 이용한 전계형 트랜지스터및 그 제조방법
JP3604253B2 (ja) 半導体記憶装置
KR100342868B1 (ko) 커패시터 제조방법
Choi et al. Al2O3 with Metal-Nitride nanocrystals as a charge trapping layer of MONOS-type nonvolatile memory devices
US6852549B2 (en) Ferroelectric thin film processing for ferroelectric field-effect transistor
KR100373341B1 (ko) 금속 하부전극을 갖는 캐패시터 제조 방법
JP2004080020A (ja) 強誘電性半導体デバイスを形成するための方法
JP2001028426A (ja) 半導体装置およびその製造方法
US7527982B1 (en) Manufacturing method of a semiconductor device including a crystalline insulation film made of perovskite type oxide
Lee et al. The electrical properties of high-dielectric-constant and ferroelectric thin films for very large scale integration circuits
CN117737698A (zh) 一种铁电薄膜制备方法、铁电薄膜及包含其的铁电器件
KR100611782B1 (ko) 단결정의 탄탈륨산화막을 구비한 캐패시터 및 그의 제조방법
CN115410903A (zh) 一种通过插层技术优化铁电mos电容性能的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination