CN117650810A - 基于分组加密的跳频序列生成方法、装置、设备和介质 - Google Patents

Abstract

本发明提供一种基于分组加密的跳频序列生成方法、装置、设备和介质，通过获取跳频系统的系统时钟，将系统时钟作为明文，采用Eslice分组加密算法，将明文经过多轮迭代后得到计算结果，对计算结果进行异或操作生成跳频码，通过计算得到多个系统时钟下对应的多个跳频码并构建跳频序列。Eslice分组加密算法是一种轻量级的加密算法，算法复杂度低，能够有效减少硬件面积和搜索路径中的时延，提高算法的效率，此外，该算法中的异或操作较少，能够提高密钥的生成速度，通过采用该算法，较好地实现了效率与安全性的平衡，能够在较低的资源消耗下实现信息的安全传输，为电力物联网中资源受限设备的无线传输提供了一种高效且安全的解决方案。

Description

基于分组加密的跳频序列生成方法、装置、设备和介质

技术领域

本发明涉及物联网无线通信安全领域，尤其涉及一种基于分组加密的跳频序列生成方法、装置、设备和介质。

背景技术

随着电力行业数字化转型的不断深入，越来越多的电力设备接入了无线通信网络。受制于无线信道的广播特性和开放性，电力数据传输的安全性面临严重挑战。因出色的抗干扰和抗截获能力，跳频通信技术广泛应用于高安全通信，通信收发双方通过一组伪随机序列同步地改变载波频率来进行信息传递，将控制载波频率跳变的伪码序列称为跳频序列。

目前已经存在一些通过加密算法生成跳帧序列的方法，例如基于GovernmentStandard(GOST)算法的跳频序列控制生成方法，但是这些方法的算法复杂度高，对设备资源的开销较大，未考虑到电力物联网中类似岸电相关设备存在的存储资源、运算资源和能耗资源受限的问题，导致难以在此类资源有限的设备上实施，无法满足电力物联网中资源受限的设备的安全通信需求。

发明内容

本发明提供一种基于分组加密的跳频序列生成方法、装置、设备和介质，用以解决现有技术中生成跳帧序列的方法算法复杂度高，难以在电力物联网中的资源有限的设备上实施的缺陷，实现兼顾设备可用资源，同时保障设备通信安全性的效果。

本发明提供一种基于分组加密的跳频序列生成方法，包括：

获取跳频系统的系统时钟；

将系统时钟作为明文，采用Eslice分组加密算法，将所述明文经过多轮迭代后得到计算结果；

对所述计算结果进行异或操作生成跳频码；

重复以上步骤，计算得到多个所述系统时钟下对应的多个所述跳频码，基于多个所述跳频码构建跳频序列。

根据本发明提供的一种基于分组加密的跳频序列生成方法，将系统时钟作为明文，采用Eslice分组加密算法，将所述明文经过多轮迭代后得到计算结果，包括：

将64比特的系统时钟作为明文，以4比特为一组分为M₁、M₂、M₃……M₁₅、M₁₆，按照顺序将前8组作为左支L₀，后8组作为右支R₀，定义一个用于表示迭代次数的初始值为1的参数i，将所述左支L₀和右支R₀送入轮函数参与运算，具体如下：

步骤一、将左支L_i-1与当前轮的轮子密钥K_i进行异或运算，将运算结果按照4比特一组送入第一S盒进行置换，得到输出结果；

步骤二、将所述步骤一的输出结果按照4比特一组送入P盒进行置换，得到输出结果；

步骤三、在第i轮迭代中，将所述步骤二的输出结果与循环右移12位后的右支R_i-1进行一次异或运算，得到左支L_i，将上一轮迭代的L_i-1作为R_i，第i轮迭代结束，所述参数i的值加一；

循环执行所述步骤一至所述步骤三，直至所述参数i的值大于35时结束循环，得到迭代后的计算结果

根据本发明提供的一种基于分组加密的跳频序列生成方法，在第i轮迭代过程中，采用8个相同的所述第一S盒和8个相同的所述P盒，对所述左支L_i中的分别进行置换。

根据本发明提供的一种基于分组加密的跳频序列生成方法，所述轮子密钥K_i的计算方式如下：

获取预设的64比特的种子密钥K₆₃、K₆₂……K₁、K₀，将所述种子密钥输入密钥寄存器后循环左移49位；

从所述种子密钥中选取K₆₃、K₆₂、K₆₁和K₆₀送入第二S盒进行置换；

从所述种子密钥中选取K₃₅、K₃₄、K₃₃、K₃₂和K₃₁与轮常数R_{con_i}进行异或运算，i＝1，2……35，直至完成35轮迭代。

根据本发明提供的一种基于分组加密的跳频序列生成方法，所述轮常数R_{con_i}由5比特的线性反馈寄存器生成，所述轮常数R_{con_i}的状态由(r₄，r₃，r₂，r₁，r₀)表示，初始状态的轮常数R_{con_i}＝0x1；从第二轮开始的每轮迭代中，(r₄，r₃，r₂，r₁，r₀)左移一位，并将r₀的值更新为上一轮的r₀与r₄的异或值。

根据本发明提供的一种基于分组加密的跳频序列生成方法，所述第二S盒与所述第一S盒相同。

根据本发明提供的一种基于分组加密的跳频序列生成方法，对所述计算结果进行异或操作生成跳频码，包括：

其中，m表示跳频码。

本发明还提供一种基于分组加密的跳频序列生成装置，包括：

数据获取模块，用于获取跳频系统的系统时钟；

迭代计算模块，用于将系统时钟作为明文，采用Eslice分组加密算法，将所述明文经过多轮迭代后得到计算结果；

跳频码生成模块，用于对所述计算结果进行异或操作生成跳频码；

跳频序列构建模块，用于基于多个所述系统时钟下对应的多个所述跳频码构建跳频序列。

本发明还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一种所述的基于分组加密的跳频序列生成方法。

本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述的基于分组加密的跳频序列生成方法。

本发明提供的基于分组加密的跳频序列生成方法、装置、设备和介质，通过获取跳频系统的系统时钟，将系统时钟作为明文，采用Eslice分组加密算法，将明文经过多轮迭代后得到计算结果，对计算结果进行异或操作生成跳频码，通过上述方案，可计算得到多个系统时钟下对应的多个跳频码，并基于多个跳频码构建跳频序列。Eslice分组加密算法是一种轻量级的加密算法，算法复杂度低，能够有效减少硬件面积和搜索路径中的时延，提高算法的效率，此外，Eslice分组加密算法中的异或操作较少，能够提高密钥的生成速度，通过采用Eslice分组加密算法，较好地实现了效率与安全性的平衡，能够在较低的资源消耗下实现信息的安全传输，为电力物联网中资源受限设备的无线传输提供了一种高效且安全的解决方案。

附图说明

为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明提供的基于分组加密的跳频序列生成方法的流程示意图；

图2是本发明实施例中的轮函数的结构示意图；

图3是本发明实施例中的跳频序列的生成过程示意图；

图4是本发明提供的基于分组加密的跳频序列生成装置的结构示意图；

图5是本发明提供的电子设备的结构示意图。

附图标记：

41：数据获取模块；42：迭代计算模块；43：跳频码生成模块；44：跳频序列构建模块。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

下面结合图1-图3描述本发明的基于分组加密的跳频序列生成方法。

随着物联网的发展，无线传感器网络(WSN)和无线射频技术(RFID)的应用越来越广泛，并且设备计算能力有限，攻击者更加容易获得、干扰甚至破坏信息传输。所以密码设计者们提出“轻量级分组密码算法”来保证信息的安全。

轻量级分组密码算法的密码长度相对较短，算法结构简单，在硬件实现、加密速度、运行功耗等方面与AES等高强密码算法相比有明显的优势，更适合物联网微型计算设备使用。为了解决无线信道信息安全传输的问题，之前的研究者提出了一系列轻量级密码算法，如DESL算法和LED算法，但是这些方法仅仅在应用层及以上网络层面对数据加密实现信息的安全传输，如果应用于物理层生成跳频序列，由于其算法复杂度高，加之电力物联网中的设备大多资源受限，会导致运行效率不高，甚至无法实施的缺陷。

为了解决现有技术中生成跳帧序列的方法算法复杂度高，难以在电力物联网中的资源有限的设备上实施的缺陷，实现兼顾设备可用资源，同时保障设备通信安全性的效果，如图1所示，本发明提供一种基于分组加密的跳频序列生成方法，包括以下步骤：

S1、获取跳频系统的系统时钟。

在该步骤中，获取跳频(Frequency-hopping，FH)系统中的TOD(Time Of Day)时钟，该时钟的分组长度为64比特。

S2、将系统时钟作为明文，采用Eslice分组加密算法，将明文经过多轮迭代后得到计算结果。

具体地，在该步骤中，将64比特的TOD时钟作为明文，将其分为32比特的左支L₀和32比特的右支R₀，其中L₀表示初始状态的左支，R₀表示初始状态的右支。具体地，以4比特为1组，将64比特的TOD时钟按照顺序将前8组作为左支L₀，后8组作为右支R₀，左支L₀包括M₁、M₂……M₇、M₈这8组，右支R₀包括M₉、M₁₀……M₁₅、M₁₆这8组。

定义一个用于表示迭代次数的参数i，i的初始值为1，然后将左支L₀和右支R₀送入轮函数参与运算，本发明实施例中的轮函数如图2所示，包括轮子密钥K_i、第一S盒和P盒。如图3所示，将左支L₀和右支R₀送入轮函数参与运算，具体如下：

S21、将左支L_i-1与当前轮的轮子密钥K_i进行异或运算，将运算结果按照4比特一组送入第一S盒(Sbox)进行置换，得到输出结果。

第一S盒中包括预设的用于对明文进行替换的对照表。

本发明实施例中所采用的Eslice算法采用了类Feistel结构，并对其进行了调整，在非线性层和线性层的设计上较为简单，非线性层采用了简单的S盒代替传统的复杂非线性函数，线性层采用了一个基于置换和异或的结构，从而减少了硬件面积和搜索路径中的时延，提高了算法的效率。

在本发明的一种可选的实施例中，在每一轮迭代过程中，即第i轮迭代过程中(i＝1,2……34,35)，采用8个相同的第一S盒，实现对左支中的8个组(即)分别进行置换，提高置换效率。

S22、将步骤S21的输出结果按照4比特一组送入P盒(Pbox)进行置换，得到输出结果。

P盒中也包括预设的用于对明文进行替换的对照表。

在本发明的一种可选的实施例中，在每一轮迭代过程中，即第i轮迭代过程中(i＝1,2……34,35)，采用8个相同的P盒，实现对左支中的8个组(即)分别进行置换，提高置换效率。

S23、在第i轮迭代中，将步骤S22的输出结果与循环右移12位后的右支R_i-1进行一次异或运算，得到左支L_i，将上一轮迭代的L_i-1作为R_i，第i轮循环结束，参数i的值加一。

具体地，对于右支R_i-1循环右移12位，如图3所示，在未进行循环右移12位前，右支包括这八组，12位对应4位一组即为3组，因此循环右移12位后的右支表示为这八组。

在第i轮的迭代过程中，对于左支L_i和右支R_i的计算可通过如下的数学表达式来表示：

L_i＝R_i-1

其中，F表示轮函数，表示异或运算，>>>表示循环右移。

循环执行步骤S21至S23，直至参数i的值大于35时结束循环，即完成35轮迭代，得到迭代后的计算结果

S3、对计算结果进行异或操作生成跳频码。

如图3所示，对于步骤S2获取到的计算结果 通过如下方式进行异或操作生成跳频码：

其中，m表示跳频码。

S4、重复步骤S1-S3，计算得到多个系统时钟下对应的多个跳频码，基于多个跳频码构建跳频序列。

优选的，可根据所需的跳频序列的长度，重复执行步骤S1-S3若干次，基于当前的系统时钟，采用Eslice分组加密算法计算跳频码，直至得到数量满足需求的跳频码，基于得到的多个跳频码构建跳频序列。对于一个跳频频率为q＝2ⁿ(n＝1,2,...8)的跳频系统，由对应的TOD生成的n位选为FH码，即有：

其中，f_i表示i时刻的跳频码，c_j表示密文比特串的第j个比特。

在本发明的一种可选的实施例中，步骤S21中的轮子密钥K_i的计算方式如下：

获取预设的64比特的种子密钥K₆₃、K₆₂……K₁、K₀，将种子密钥输入密钥寄存器后循环左移49位；在本发明的一种可选的实施例中，用户密钥即为种子密钥。

从种子密钥中选取K₆₃、K₆₂、K₆₁和K₆₀送入第二S盒进行置换；

从种子密钥中选取K₃₅、K₃₄、K₃₃、K₃₂和K₃₁与轮常数R_{con_i}进行异或运算，i＝1，2……35，直至完成35轮迭代。

具体地，将种子密钥输入密钥寄存器后循环左移49位，原本的种子密钥K₆₃、K₆₂……K₁、K₀变为了K₁₄、K₁₃……K₀、K₆₃、K₆₂……K₁₅。即[K₆₃、K₆₂……K₁、K₀]＝[K₁₄、K₁₃……K₀、K₆₃、K₆₂……K₁₅]。

然后将最高四位4比特送入第二S盒进行置换，即[K₆₃、K₆₂、K₆₁、K₆₀]＝S[K₆₃、K₆₂、K₆₁、K₆₀]。优选的，为了降低算法复杂度，进而实现代价，第二S盒可与第一S盒相同。

最后从种子密钥中选取K₃₅、K₃₄、K₃₃、K₃₂和K₃₁与轮常数R_{con_i}进行异或运算，i＝1，2……35，直至完成35轮迭代，即[K₃₅、K₃₄、

在本发明的一种可选的实施例中，轮常数R_{con_i}由5比特的线性反馈寄存器生成，轮常数R_{con_i}的状态由(r₄，r₃，r₂，r₁，r₀)表示，初始状态(即第一轮迭代)的轮常数R_{con_1}＝0x1，对应的初始状态下的状态值(r₄，r₃，r₂，r₁，r₀)＝(0，0，0，0，1)。从第二轮迭代开始，在每轮迭代中，状态值(即轮常数R_{con_i})左移一位，并将r₀更新为上一轮r₀与r₄的异或，即

例如，在第一轮迭代中，轮常数R_{con_1}为初始值，即轮常数R_{con_1}＝0x1，状态值(r₄，r₃，r₂，r₁，r₀)＝(0，0，0，0，1)。

在第二轮迭代中，状态值(r₄，r₃，r₂，r₁，r₀)左移一位，即(r₄，r₃，r₂，r₁，r₀)＝(0，0，0，1，0)，更新r₀的值为上一轮的r₀与r₄的异或值，即新的状态值(r₄，r₃，r₂，r₁，r₀)＝(0，0，0，1，1)。

以此类推，在每一轮迭代中状态值(r₄，r₃，r₂，r₁，r₀)左移一位，并且在每一轮迭代中将当前轮r₀的值更新为上一轮的r₀与r₄的异或值，直至完成35轮迭代。

综上所述，本发明提供的基于分组加密的跳频序列生成方法，通过获取跳频系统的系统时钟，将系统时钟作为明文，采用Eslice分组加密算法，将明文经过多轮迭代后得到计算结果，对计算结果进行异或操作生成跳频码，通过上述方案，可计算得到多个系统时钟下对应的多个跳频码，并基于多个跳频码构建跳频序列。Eslice分组加密算法是一种轻量级的加密算法，采用了类Feistel结构，并对其进行了调整，在非线性层和线性层的设计上较为简单，非线性层采用了简单的S盒代替传统的复杂非线性函数，线性层采用了一个基于置换和异或的结构，从而减少了硬件面积和搜索路径中的时延，提高了算法的效率，此外，Eslice分组加密算法中的异或操作较少，能够提高密钥的生成速度，通过采用Eslice分组加密算法，较好地实现了效率与安全性的平衡，能够在较低的资源消耗下实现信息的安全传输，为电力物联网中资源受限设备的无线传输提供了一种高效且安全的解决方案。

基于同样的发明构思，本发明还提供了一种基于分组加密的跳频序列生成装置，下面对本发明提供的基于分组加密的跳频序列生成装置进行描述，下文描述的基于分组加密的跳频序列生成装置与上文描述的基于分组加密的跳频序列生成方法可相互对应参照。

如图4所示，本发明提供的基于分组加密的跳频序列生成装置，包括数据获取模块41、迭代计算模块42、跳频码生成模块43和跳频序列构建模块44。

数据获取模块41，用于获取跳频系统的系统时钟；

迭代计算模块42，用于将系统时钟作为明文，采用Eslice分组加密算法，将明文经过多轮迭代后得到计算结果；

跳频码生成模块43，用于对计算结果进行异或操作生成跳频码。

跳频序列构建模块44，用于基于多个系统时钟下对应的多个跳频码构建跳频序列。

图5示例了一种电子设备的实体结构示意图，如图5所示，该电子设备可以包括：处理器(processor)510、通信接口(Communications Interface)520、存储器(memory)530和通信总线540，其中，处理器510，通信接口520，存储器530通过通信总线540完成相互间的通信。处理器510可以调用存储器530中的逻辑指令，以执行上述各方法所提供的基于分组加密的跳频序列生成方法，该方法包括：

获取跳频系统的系统时钟。

将系统时钟作为明文，采用Eslice分组加密算法，将所述明文经过多轮迭代后得到计算结果。

对所述计算结果进行异或操作生成跳频码。

重复以上步骤，计算得到多个所述系统时钟下对应的多个所述跳频码，基于多个所述跳频码构建跳频序列。

此外，上述的存储器530中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

另一方面，本发明还提供一种计算机程序产品，所述计算机程序产品包括计算机程序，计算机程序可存储在非暂态计算机可读存储介质上，所述计算机程序被处理器执行时，计算机能够执行上述各方法所提供的基于分组加密的跳频序列生成方法，该方法包括：

获取跳频系统的系统时钟。

将系统时钟作为明文，采用Eslice分组加密算法，将所述明文经过多轮迭代后得到计算结果。

对所述计算结果进行异或操作生成跳频码。

重复以上步骤，计算得到多个所述系统时钟下对应的多个所述跳频码，基于多个所述跳频码构建跳频序列。

又一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各方法提供的基于分组加密的跳频序列生成方法，该方法包括：

获取跳频系统的系统时钟。

将系统时钟作为明文，采用Eslice分组加密算法，将所述明文经过多轮迭代后得到计算结果。

对所述计算结果进行异或操作生成跳频码。

重复以上步骤，计算得到多个所述系统时钟下对应的多个所述跳频码，基于多个所述跳频码构建跳频序列。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种基于分组加密的跳频序列生成方法，其特征在于，包括：

获取跳频系统的系统时钟；

将所述系统时钟作为明文，采用Eslice分组加密算法，将所述明文经过多轮迭代后得到计算结果；

对所述计算结果进行异或操作生成跳频码；

重复以上步骤，计算得到多个所述系统时钟下对应的多个所述跳频码，基于多个所述跳频码构建跳频序列。

2.根据权利要求1所述的基于分组加密的跳频序列生成方法，其特征在于，将所述系统时钟作为明文，采用Eslice分组加密算法，将所述明文经过多轮迭代后得到计算结果，包括：

将64比特的系统时钟作为明文，以4比特为一组分为M₁、M₂、M₃……M₁₅、M₁₆，按照顺序将前8组作为左支L₀，后8组作为右支R₀，定义一个用于表示迭代次数的初始值为1的参数i，将所述左支L₀和右支R₀送入轮函数参与运算，具体如下：

步骤一、将左支L_i-1与当前轮的轮子密钥K_i进行异或运算，将运算结果按照4比特一组送入第一S盒进行置换，得到输出结果；

步骤二、将所述步骤一的输出结果按照4比特一组送入P盒进行置换，得到输出结果；

步骤三、在第i轮迭代中，将所述步骤二的输出结果与循环右移12位后的右支R_i-1进行一次异或运算，得到左支L_i，将上一轮迭代的L_i-1作为R_i，第i轮迭代结束，所述参数i的值加一；

循环执行所述步骤一至所述步骤三，直至所述参数i的值大于35时结束循环，得到迭代后的计算结果

3.根据权利要求2所述的基于分组加密的跳频序列生成方法，其特征在于，在第i轮迭代过程中，采用8个相同的所述第一S盒和8个相同的所述P盒，对所述左支L_i中的分别进行置换。

4.根据权利要求2所述的基于分组加密的跳频序列生成方法，其特征在于，所述轮子密钥K_i的计算方式如下：

获取预设的64比特的种子密钥K₆₃、K₆₂……K₁、K₀，将所述种子密钥输入密钥寄存器后循环左移49位；

从所述种子密钥中选取K₆₃、K₆₂、K₆₁和K₆₀送入第二S盒进行置换；

从所述种子密钥中选取K₃₅、K₃₄、K₃₃、K₃₂和K₃₁与轮常数R_{con_i}进行异或运算，i＝1，2……35，直至完成35轮迭代。

5.根据权利要求4所述的基于分组加密的跳频序列生成方法，其特征在于，所述轮常数R_{con_i}由5比特的线性反馈寄存器生成，所述轮常数R_{con_i}的状态由(r₄，r₃，r₂，r₁，r₀)表示，初始状态的轮常数R_{con_i}＝0x1；从第二轮开始的每轮迭代中，(r₄，r₃，r₂，r₁，r₀)左移一位，并将r₀的值更新为上一轮的r₀与r₄的异或值。

6.根据权利要求5所述的基于分组加密的跳频序列生成方法，其特征在于，所述第二S盒与所述第一S盒相同。

7.根据权利要求2-5任一项所述的基于分组加密的跳频序列生成方法，其特征在于，对所述计算结果进行异或操作生成跳频码，包括：

其中，m表示跳频码。

8.一种基于分组加密的跳频序列生成装置，其特征在于，包括：

数据获取模块，用于获取跳频系统的系统时钟；

迭代计算模块，用于将系统时钟作为明文，采用Eslice分组加密算法，将所述明文经过多轮迭代后得到计算结果；

跳频码生成模块，用于对所述计算结果进行异或操作生成跳频码；

跳频序列构建模块，用于基于多个所述系统时钟下对应的多个所述跳频码构建跳频序列。

9.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至7任一项所述的基于分组加密的跳频序列生成方法。

10.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的基于分组加密的跳频序列生成方法。