CN117642858A - 驱动基板及显示面板 - Google Patents
驱动基板及显示面板 Download PDFInfo
- Publication number
- CN117642858A CN117642858A CN202280001996.0A CN202280001996A CN117642858A CN 117642858 A CN117642858 A CN 117642858A CN 202280001996 A CN202280001996 A CN 202280001996A CN 117642858 A CN117642858 A CN 117642858A
- Authority
- CN
- China
- Prior art keywords
- sub
- pixel
- ground line
- common
- pixel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 claims description 6
- 230000001788 irregular Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 19
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请涉及一种驱动基板及显示面板,其中:所述驱动基板包括多个阵列排布的像素区,每个所述像素区包括至少三个子像素区以及共用子像素地线,至少两个所述子像素区共用所述共用子像素地线。通过每个所述像素区的至少两个子像素区共用所述共用子像素地线,本申请能够减少子像素地线的数量,进而改善各个像素区的布线空间,提升空间的利用率。
Description
本申请涉及显示技术领域,尤其涉及一种驱动基板及显示面板。
微型发光二极管(即,Micro-LED)显示技术是指以自发光的微米量级的LED为发光像素单元,将其组装到驱动面板上形成高密度LED阵列的显示技术。与传统的LCD、OLED相比,Micro-LED显示面板具有亮度更高、色域更宽、响应时间更快、透明度更佳、可异形切割以及可靠性更好等优势。
相关技术中,Micro-LED显示面板的像素设计与LCD显示面板的像素设计的区别之一在于:Micro-LED显示面板需要多颗薄膜晶体管(即,TFT)进行驱动,并且额外设置有电源VDD、地VSS、感测信号Sense等,这就导致Micro-LED背板上相同分辨率像素的设计空间需要布置更多的信号线。因此,Micro-LED背板像素的设计对于空间的利用提出了更高的要求。
本申请主要针对显示面板中的像素设计空间利用率低的技术问题。
有鉴于此,本申请提出了一种驱动基板及显示面板,能够减少子像素地线的数量,进而改善各个像素区的布线空间,提升空间的利用率。
根据本申请的一方面,提供了一种驱动基板,所述驱动基板包括多个阵列排布的像素区,每个所述像素区包括至少三个子像素区以及共用子像素地线,至少两个所述子像素区共用所述共用子像素地线。
根据本申请的另一方面,提供了一种显示面板,所述显示面板包括所述驱动基板以及多个发光器件,每个所述子像素区设置至少一个所述发光器件。
通过每个所述像素区的至少两个子像素区共用所述共用子像素地线,根据本申请的各方面能够减少子像素地线的数量,进而改善各个像素区的布线空间,提升空间的利用率,并降低各个像素区的面积,提高显示面板的分辨率,同时降低显示面板总体的阻抗,进而降低信号传输延时。
下面结合附图,通过对本申请的具体实施方式详细描述,将使本申请的技术方案及其它有益效果显而易见。
图1示出相关技术的显示面板像素设计的示意图。
图2示出相关技术的显示面板像素架构的示意图。
图3示出本申请实施例的第一种像素单元的示意图。
图4示出本申请实施例的第二种像素单元的示意图。
图5示出本申请实施例的第三种像素单元的示意图。
图6示出本申请实施例的第四种像素单元的示意图。
图7示出本申请实施例的显示面板像素架构的示意图。
图8示出本申请实施例的一种阳极绑定垫以及阴极绑定垫的示意图。
图9示出本申请实施例的另一种阳极绑定垫以及阴极绑定垫的示意图。
图10示出本申请实施例的一种发光器件绑定于驱动基板的示意图。
图11示出图10沿A-A线的剖面示意图。
图12示出本申请实施例的另一种发光器件绑定于驱动基板的示意图。
图13示出本申请实施例的一种盖板与驱动基板及发光器件组合的示意图。
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接或可以相互通讯;可以是直接连接,也可以通过中间媒介间接连接,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅为示例,并且目的不在于限制本申请。此外,本申请可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。此外,本申请提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。在一些实例中,对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述,以便于凸显本申请的主旨。
图1示出相关技术的显示面板像素设计的示意图。
如图1所示,相关技术中,Micro-LED显示面板的一个像素区可包括红色子像素区11、绿色子像素区12以及蓝色子像素区13。其中,对于图1的上半部分,每个子像素区中可设置有TFT驱动区域14以及LED绑定区域15。每个子像素区的LED绑定区域中将微型发光二极管绑定在背板上对应的子像素区,每个子像素区的TFT驱动区域中对应设置有薄膜晶体管,以驱动该子像素区的微型发光二极管进行发光。每个子像素区中设置有VDD连接线16以及VSS连接线17,以将对应子像素区中的驱动电路和LED电路进行电连接。其中,图1的下半部分为一个像素中的绑定区域的放大图。例如,发光二极管18的一端可以与VDD连接线16电连接,发光二极管18的另一端可以与VSS连接线17电连接。发光二级管18可用于发出红光,与子像素区11相对应。类似的,子像素区12以及子像素区13分别设置有对应的发光二极管,子像素区12以及子像素区13对应的发光二极管用于发出绿光和蓝光。每个子像素区还可对应设置有横向以及纵向的信号线,例如扫描线以及数据线等,以使各个子像素区正常驱动。每个子像素区对应的信号线可延伸到整个显示面板的基板的边缘(即,border)区域,收线后进行覆晶薄膜(Chip On Film,COF)绑定,从而使得外部的驱动芯片能够将驱动信号传送至各个子像素区。VDD连接线为子像素电源线,与对应LED的阳极电连接;VSS连接线为地线,与对应LED的阴极电连接。VDD连接线以及VSS连接线延伸到对应的TFT驱动区域,同时延伸到绑定区域。
图2示出相关技术的显示面板像素架构的示意图。
如图2所示,相关技术中的一个像素区由红色子像素区21、绿色子像素区22以及蓝色子像素区23组成,其中,在红色子像素区21、绿色子像素区22以及蓝色子像素区23中分别设置有子像素地线24。此外,在绿色子像素区所在的列,还设置有纵向连接地线25。子像素地线与纵向连接地线相互平行。对于每一行子像素区对应设置有一条横向连接地线26。每一条子像素地线以及纵向连接地线均通过过孔27与对应的横向连接地线电连接。
由于相关技术中每个像素区中均设置有VSS连接线,导致Micro-LED背板上相同分辨率像素的设计空间需要布置更多的信号线,空间利用率较小。
有鉴于此,本申请提供了一种驱动基板,所述驱动基板包括多个阵列排布的像素区,每个所述像素区包括至少三个子像素区以及共用子像素地线,至少两个所述子像素区共用所述共用子像素地线。
通过每个所述像素区的至少两个子像素区共用所述共用子像素地线,本申请能够减少子像素地线的数量,进而改善各个像素区的布线空间,提升空间的利用率。
需要说明的是,本申请的显示面板可以是Micro-LED显示面板。对于其他类型的显示面板,例如Mini-LED显示面板,本申请也同样适用。基于本申请的发明构思,所述显示面板可以用于不同的应用场景。可以理解,本申请对于显示面板的类型和应用场景并不限定。
进一步地,所述驱动基板包括多个阵列排布的像素区以及多条子像素地线。即,所述驱动基板可以按照行列形式布置所述多个像素区。其中,各个所述像素区可包括至少三个子像素区。各个所述像素区可以包括第一子像素区、第二子像素区以及第三子像素区。所述第一子像素区、第二子像素区以及第三子像素区可以是红色子像素区、绿色子像素区、蓝色子像素区。当然,在一些像素区中,除了第一子像素区、第二子像素区以及第三子像素区,像素区中还可设置有诸如白色子像素区等其他类型的子像素区。可以理解,本申请对于各个像素区中的子像素区的数量并不限定。
进一步地,每个所述像素区包括第一子像素区、第二子像素区以及第三子像素区,其中,所述第一子像素区以及所述第二子像素区共用所述共用子像素地线,或者,所述第二子像素区以及所述第三子像素区共用所述共用子像素地线,或者,所述第三子像素区以及所述第一子像素区共用所述共用子像素地线。
图3示出本申请实施例的第一种像素单元的示意图。
如图3所示,本申请的像素区可包括第一子像素区、第二子像素区以及第三子像素区。驱动基板包括第一子像素电源线311、第二子像素电源线321、第三子像素电源线331及共用子像素地线312、第三子像素地线332。第一子像素区、第二子像素区以及第三子像素区分别对应包括子像素电源线第一子像素电源线311、第二子像素电源线321、第三子像素电源线331,第一子像素区与第二子像素区可共用所述共用子像素地线312,第三子像素区包括第三子像素地线332。
进一步地,第一子像素电源线311、第二子像素电源线321、第三子像素电源线331沿第一方向设置,且相互平行,所述第一方向为所述多个像素区的列方向。参见图3,共用子像素地线312与第三子像素地线332之间相互平行。此外,所述多个像素区的列方向可以是y方向,所述多个像素区的行方向可以是x方向,所述第一方向也可以是x方向。在本申请中,涉及方向的描述均基于图3中的表示,不再赘述。
进一步地,两个所述子像素区共用所述共用子像素地线,共用所述共用子像素地线的两个所述子像素区彼此相邻,且共用子像素地线位于两个所述子像素区之间。
以图3为例,在该像素区中,第一子像素区与第二子像素区共用所述共用子像素地线312,第一子像素区与第二子像素区彼此相邻,且共用子像素地线312设置在第一子像素区与第二子像素区之间。
通过将彼此相邻的所述至少两个子像素区共用所述共用子像素地线,并将所述共用子像素地线设置于彼此相邻的所述两个子像素区中间,本申请实施例能够减少子像素地线的数量,进而改善各个像素区的布线空间,提升空间的利用率。
进一步地,每个所述子像素区包括至少一个阳极绑定垫及至少一个阴极绑定垫,同一个所述子像素区的所述阳极绑定垫与所述阴极绑定垫成对设置。请继续参阅图3,第一子像素电源线311、第二子像素电源线321、第三子像素电源线331分别设有第一阳极绑定垫3111、第二阳极绑定垫3211、第三阳极绑定垫3311,子像素地线312分别设置第一阴极绑定垫3121、第二阴极绑定垫3122,其中第一阴极绑定垫3121与第一阳极绑定垫3111相对设置,第二阴极绑定垫3122与第二阳极绑定垫3211相对设置,第三子像素地线332设置第三阴极绑定垫3321,第三阴极绑定垫3321与第三阳极绑定垫3311相对设置。本申请实施例仅以每个子像素区包括一个阳极绑定垫及一个阴极绑定垫进行说明,可以理解的,根据实际需求,每个子像素区包括两个以上的阳极绑定垫及两个以上的阴极绑定垫。
图4示出本申请实施例的第二种像素单元的示意图。
如图4所示,本申请的像素区可包括第一子像素区、第二子像素区以及第三子像素区。驱动基板包括第一子像素电源线411、第二子像素电源线421、第三子像素电源线432及第一子像素地线412、共用子像素地线431。第一子像素区、第二子像素区以及第三子像素区分别对应第一子像素电源线411、第二子像素电源线421、第三子像素电源线432,第三子像素区与第二子像素区可共用所述共用子像素地线431,第一子像素区包括第一子像素地线412。
对于图4,与图3类似,共用子像素地线431的第三子像素区与第二子像素区彼此相邻,且共用子像素地线431设置在第三子像素区与第二子像素区之间。
通过将彼此相邻的所述至少两个子像素区共用所述共用子像素地线,并将所述共用子像素地线设置于彼此相邻的所述两个子像素区中间,本申请实施例能够减少子像素地线的数量,进而改善各个像素区的布线空间,提升空间的利用率。
请继续参阅图4,第一子像素电源线411、第二子像素电源线421、第三子像素电源线432分别设有第一阳极绑定垫4111、第二阳极绑定垫4211、第三阳极绑定垫4321,共用子像素地线431分别设置第二阴极绑定垫4311、第三阴极绑定垫4312,其中第二阴极绑定垫4311与第二阳极绑定垫4211相对设置,第三阴极绑定垫4312与第三阳极绑定垫4321相对设置,第一子像素地线421设置第一阴极绑定垫4121,第一阴极绑定垫4121与第一阳极绑定垫4111相对设置。
图5示出本申请实施例的第三种像素单元的示意图。
如图5所示,驱动基板包括第一子像素电源线521、第二子像素电源线531、第三子像素电源线511及第一子像素地线522、共用子像素地线532。第二子像素区、第三子像素区以及第一子像素区分别对应第一子像素电源线521、第二子像素电源线531、第三子像素电源线511,第三子像素区与第一子像素区可共用所述共用子像素地线532,第二子像素区包括第一子像素地线522。
对于图5,与图3类似,共用子像素地线532的第三子像素区与第一子像素区彼此相邻,且共用的子像素地线532设置在第三子像素区与第一子像素区之间。
请继续参阅图5,第二子像素电源线521、第三子像素电源线531、第一子像素电源线511分别设有第二阳极绑定垫5211、第三阳极绑定垫5311、第一阳极绑定垫5111,共用子像素地线532分别设置第三阴极绑定垫5321、第一阴极绑定垫5322,其中第三阴极绑定垫5321与第三阳极绑定垫5311相对设置,第一阴极绑定垫5322与第一阳极绑定垫5111相对设置;第二子像素地线522设置第二阴极绑定垫5222,第二阴极绑定垫5222与第二阳极绑定垫5211相对设置。
进一步地,同一个所述像素区的所述至少三个子像素区共用一条所述子像素地线。
以各个所述像素区包括第一子像素区、第二子像素区以及第三子像素区为例,所述共用子像素地线包括第一共用子像素地线段、第二共用子像素地线段及连接所述第一共用子像素地线段、所述第二共用子像素地线段的连接走线。
其中,每个所述像素区包括第一子像素区、第二子像素区以及第三子像素区;所述第一共用子像素地线段设置在所述第一子像素区与所述第二子像素区之间;所述第三子像素区包括所述第二共用子像素地线段;所述第二共用子像素地线段设置在所述第三子像素区的外侧,或者设置在所述第二子像素区与所述第三子像素区之间。
图6示出本申请实施例的第四种像素单元的示意图。
如图6所示,本申请的像素区可包括第一子像素区、第二子像素区以及第三子像素区。驱动基板包括第一子像素电源线611、第二子像素电源线621、第三子像素电源线631及共用子像素地线,第一子像素区、第二子像素区以及第三子像素区。所述共用子像素地线包括第一共用子像素地线段612、第二共用子像素地线段632及连接第一共用子像素地线段612、第二共用子像素地线段632的连接走线633。第一子像素区、第二子像素区以及第三子像素区分别对应第一子像素电源线611、第二子像素电源线621、第三子像素电源线631,第一共用子像素地线段612设置在第一子像素区与第二子像素区之间,第一子像素区与第二子像素区可共用第一共用子像素地线段612,第三子像素区包括第二共用子像素地线段632;第二共用子像素地线段632可设置在第三子像素区的外侧,或者设置在第二子像素区与第三子像素区之间,走线633可设置在第三子像素区以及第二子像素区的一侧。
请继续参阅图6,第一子像素电源线611、第二子像素电源线621、第三子像素电源线631分别设有第一阳极绑定垫6111、第二阳极绑定垫6211、第三阳极绑定垫6311,第一共用子像素地线段612设置第一阴极绑定垫6121及第二阴极绑定垫6122,其中第一阴极绑定垫6121与第一阳极绑定垫6111相对设置、第二阴极绑定垫6122与第二阳极绑定垫6211相对设置;第二共用子像素地线段632设置第三阴极绑定垫6321,第三阴极绑定垫6321与第三阳极绑定垫6311相对设置。
因此,本申请实施例减少了每个像素区中的子像素地线数量,相应的横向连接地线以及纵向连接地线也可以相应的减少,从而改善像素的布线空间,提高空间的利用率。此外,子像素地线的减少还可以使得每个像素区的面积变小,从而在显示面板尺寸相同的情况下提升显示面板的分辨率。
进一步地,所述驱动基板还包括:行连接地线,所述行连接地线与所述共用子像素地线连接;以及,子像素地线过孔,所述行连接地线通过所述子像素地线过孔与所述共用子像素地线电连接。
图7示出本申请实施例的显示面板像素架构的示意图。
如图7所示,本申请实施例的一个像素区可包括第一子像素区71、第二子像素区72以及第三子像素区73。以最上侧的一行子像素区为第一行子像素区、最左侧的一列子像素区为第一列子像素区为例,第一子像素区71(1,1)中可设置有子像素地线74。子像素区(x,y)中的第一个数字表示该子像素区所在的行数,第二个数字表示该子像素区所在的列数,其他子像素区可采用类似的表示方法。
需要说明的是,在本申请中,由于对于至少一个所述像素区,该像素区的至少两个子像素区共用同一条子像素地线,因此,子像素地线的数量可相应减少。例如,在图7中,第三子像素区域73包括子像素地线78,第一子像素区71以及第二子像素区72可共用所述共用子像素地线74,因此,对应于第一子像素区71以及第二子像素区72的子像素地线可从两条减少为一条。类似的,子像素区(1,4)以及子像素区(1,5)也可以共用同一条子像素地线。此外,在图7中,子像素区(1,2)中设置有纵向连接地线75,而子像素区(1,5)中没有设置纵向连接地线,这是为了对比不同的设置方式所作的示例性图示,在实际应用中,子像素区(1,2)中也可以不设置纵向连接地线75。
继续参见图7,在本申请中,所述驱动基板还包括多条连接地线76。各行所述像素区设置有与该行像素区对应的至少一条连接地线76,连接地线76与该行像素区的多条子像素地线相互垂直。例如,第一行子像素区对应设置有连接地线76,连接地线76与第一行子像素区的共用子像素地线74及子像素地线78均相互垂直。
进一步地,各条所述连接地线沿第二方向设置,各条所述连接地线之间相互平行,其中:所述第二方向为所述多个像素区的行方向。
进一步地,所述驱动基板还包括多个过孔,各条所述连接地线通过所述过孔与对应的所述多条共用子像素地线及子像素地线电连接。例如,在图7中,过孔77可以用于子像素地线74及子像素地线78与连接地线76的电连接。
由于本申请的第二子像素区中没有设置子像素地线,减少了纵向连接地线的数量,并且相比于现有技术减少了子像素地线阻抗和过孔的接触阻抗,进而降低总体的阻抗。
需要说明的是,图7是示例性的。在实际应用中,过孔阻抗一般比线阻抗大,由于减少了过孔的阻抗,在线阻抗没有减少的情况下,可以根据实际需要布置实际的纵向连接地线,本申请对于纵向连接地线如何布置并不限定。
本申请进一步提供阳极绑定垫以及阴极绑定垫的结构。每个所述子像素区包括一条子像素电源线,且所述子像素电源线上设置阳极绑定垫,所述共用子像素地线上设置有至少两个阴极绑定垫。
其中,每个所述子像素区包括至少一个所述阳极绑定垫及至少一个阴极绑定垫,同一个所述子像素区的所述阳极绑定垫与所述阴极绑定垫成对设置,且所述成对设置的所述阳极绑定垫与所述阴极绑定垫沿所述多个子像素区的列方向错位设置。
图8示出本申请实施例的一种阳极绑定垫以及阴极绑定垫的示意图。子像素电源线81上可设置有阳极绑定垫83,子像素地线82上可设置有阴极绑定垫84,阳极绑定垫83与阴极绑定垫84沿所述像素区的列方向(即,竖直方向)交错设置。
目前金属线制程中使用的曝光机,金属线的间距最小的是7um是曝光机能够达到的极限小值,即如图8中,阳极绑定垫83的最右侧距对应的子像素地线82的距离m4,m4的最小值为7um,采用阳极绑定垫83与阴极绑定垫84沿所述像素区的列方向交错设置,相对于将阳极绑定垫与阴极绑定垫相对设置的情况下,需要阳极绑定垫与阴极绑定垫之间的间距至少为7um,可进一步减小每个子像素区域的面积,进一步提高驱动基板的利用率。
进一步,如图8,阳极绑定垫83的最右侧与子像素电源线81最左侧的间距为m1,m1可为12um(微米),阳极绑定垫斜向的长度为n1,n1可为17um,子像素地线82自身的宽度可以是m3,m3可为6um,阴极绑定垫84的最左侧与子像素地线82的最右侧的距离可以是m2,m2可为12um,可增加阳极绑定垫83和阴极绑定垫84的面积,提高发光器件与阳极绑定垫、阴极绑定垫之间绑定的可靠性。图8中的各个尺寸可以在保证m4不小于7um进行适应性调整。
具体的,所述阳极绑定垫及所述阴极绑定垫的形状为矩形、多边形、椭圆形以及不规则图形中的任意一种。所述阳极绑定垫以及所述阴极绑定垫均为多边形;所述阳极绑定垫包括第一侧边,所述阴极绑定垫包括第二侧边,所述第一侧边与所述第二侧边相向且平行设置。
图9示出本申请实施例的另一种阳极绑定垫以及阴极绑定垫的示意图。参见图9,阳极绑定垫93以及阴极绑定垫94为多边形,且阳极绑定垫93包括第一侧边931,阴极绑定垫94包括第二侧边941,第一侧边931与第二侧边941相向且平行设置,第一侧边931与第二侧边941之间的距离为n2,n2大于或等于7um,多边形阳极绑定垫93的最右侧与子像素电源线91最左侧的间距为m5,m5可为12um,子像素地线92自身的宽度可以是m6,m6可为6um。阳极绑定垫93以及阴极绑定垫94设计为多边形,可进一步减小每个子像素区域的面积。可以理解的是,基于本申请的发明构思,阳极绑定垫以及阴极绑定垫的形状以及尺寸还可以有其他形式,本申请对此并不限定。
可以理解的,本申请第一实施例、第二实施例、第三实施例中的阳极绑定垫、阴极绑定垫均可采用图8及图9中所示的阳极绑定垫、阳极绑定垫的设计,子像素地线可以是共用子像素地线或其他子像素地线,此处不再赘述。
因此,本申请还提供了一种显示面板,所述显示面板包括:所述驱动基板;以及,多个发光器件,每个所述子像素区设置至少一个所述发光器件。
请参阅图3,在第一子像素区中设置有红色发光二极管31,在第二子像素区中设置有绿色发光二极管32,在第三子像素区中设置有蓝色发光二极管33。红色发光二极管31分别与第一子像素电源线311、共用子像素地线312电连接,绿色发光二极管42分别与第二子像素电源线321、共用子像素地线312电连接,蓝色发光二极管43与第三子像素电源线332、第三子像素地线332电连接。
请参阅图4,在第一子像素区中设置有红色发光二极管41,在第二子像素区中设置有绿色发光二极管42,在第三子像素区中设置有蓝色发光二极管43。红色发光二极管41分别与第一子像素电源线411、子像素地线412电连接,绿色发光二极管42分别与第二子像素电源线421、共用子像素地线431电连接,蓝色发光二极管43分别与第三子像素电源线432、共用子像素地线431电连接。
请参阅图5,在第一子像素区中设置有红色发光二极管51,在第二子像素区中设置有绿色发光二极管52,在第三子像素区中设置有蓝色发光二极管33。绿色发光二极管52分别与第二子像素电源线521、子像素地线522电连接,蓝色发光二极管53分别与第三子像素电源线531、共用子像素地线532电连接红色发光二极管51分别与第一子像素电源线511、共用子像素地线532电连接。
请参阅图6,在第一子像素区中设置有红色发光二极管61,在第二子像素区中设置有绿色发光二极管62,在第三子像素区中设置有蓝色发光二极管63。红色发光二极管61分别与第一子像素电源线611、共用子像素地线的第一共用子像素地线段612电连接,绿色发光二极管62分别与第二子像素电源线621、共用子像素地线的第一共用子像素地线段612电连接,蓝色发光二极管63分别与第三子像素电源线631、共用子像素地线的第二共用子像素地线段632的电连接。
请一并参阅图3至图6,第一子像素区设置红色发光器件31、41、51、61,第二子像素区设置绿色发光器件32、42、52、62,第三子像素区设置蓝色发光器件33、43、53、63。红色发光器件31的阳极引脚(图未示)与第一阳极绑定垫3111、4111、5111、6111电连接,红色发光器件31的阴极引脚(图未示)与第一阴极绑定垫3121、4121、5322、6121电连接;绿色发光器件32、42、52、62的阳极引脚(图未示)与第二阳极绑定垫3211、4211、5211、6211电连接,绿色发光器件32、42、52、62的阴极引脚(图未示)与第二阴极绑定垫3122、4311、5222、6122电连接;蓝色发光器件33、43、53、63的阳极引脚(图未示)分别与第三阳极绑定垫3311、4321、5311、6311电连接,蓝色发光器件33、43、53、63的阴极引脚(图未示)与第三阴极绑定垫3321、4312、5321、6321电连接,实现红色发光器件、绿色发光器件、蓝色发光器件与驱动基板的电连接,使驱动基板控制红色发光器件、绿色发光器件、蓝色发光器件发光而实现显示功能。
进一步地,所述发光器件相对于所述共用子像素地线呈倾斜设置。
请参阅图10及图11,图10示出了发光器件绑定于图8所示的驱动基板的示意图,图11为沿图10的A-A线的剖面示意图。TFT背板86的一侧可设置有绑定焊盘84,引脚88可以是微型发光二极管85的引脚。示例性的,焊盘84可以是子像素地线接垫。绑定焊盘的宽度d1可以是17um,两个绑定焊盘之间的间距d2可以是7um。由于绑定焊盘的宽度相比于相关技术中更大,因此可以增加发光二极管绑定焊盘的制程空间,提升绑定质量。
发光器件85包括阳极引脚89及阴极引脚88,阳极引脚89及阴极引脚88分别绑定于阳极绑定垫83及阴极绑定垫84,由于阳极绑定垫83与阴极绑定垫84沿所述像素区的列方向交错设置,可增加阳极绑定垫83和阴极绑定垫84的面积,提高发光器件与阳极绑定垫、阴极绑定垫之间绑定的可靠性。同时,由于阳极绑定垫83与阴极绑定垫84沿所述像素区的列方向交错设置,使绑定于阳极绑定垫83与阴极绑定垫84的发光器件85相对于子像素电源线81及子像素地线82呈倾斜设置,即发光器件85与子像素电源线81及子像素地线82形成小于90°的夹角,进一步改进显示面板中发光器件85的排布。当然,本实施例中,子像素地线82也可以是共用子像素地线,当子像素地线82为共用子像素地线时,发光器件相对于共用子像素地线呈倾斜设置。
请参阅图12,图12示出了发光器件绑定于图9所示的驱动基板的示意图。发光器件95倾斜绑定于阳极绑定垫93和阴极绑定垫94,发光器件95相对于子像素电源线11及子像素地线22呈倾斜设置,即发光器件95与子像素电源线11及子像素地线22形成小于90°的夹角,进一步改进显示面板中发光器件85的排布。当然,本实施例中,子像素地线92也可以是共用子像素地线,当子像素地线92为共用子像素地线时,发光器件相对于共用子像素地线呈倾斜设置。
进一步地,所述显示面板还包括盖板,所述盖板包括遮光部分以及透光部分,所述透光部分对应所述发光器件设置。
图13示出本申请实施例的一种盖板与驱动基板及发光器件组合的示意图。
如图13所示,示例性的,盖板100可包括遮光部分以及透光部分101。透光部分101对应发光器件85设置,盖板100可根据发光器件85对透光部分101进行适应性调整。
综上所述,本申请实施例显示面板包括前述驱动基板,通过每个所述像素区的至少两个子像素区共用所述共用子像素地线,能够减少子像素地线的数量,进而改善各个像素区的布线空间,提升空间的利用率,并降低各个像素区的面积,提高显示面板的分辨率,同时降低显示面板总体的阻抗,进而降低信号传输延时。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
以上对本申请实施例所提供的驱动基板及显示面板进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (14)
- 一种驱动基板,其特征在于,所述驱动基板包括多个阵列排布的像素区,每个所述像素区包括至少三个子像素区以及共用子像素地线,至少两个所述子像素区共用所述共用子像素地线。
- 根据权利要求1所述的驱动基板,其特征在于,两个所述子像素区共用所述共用子像素地线,共用所述共用子像素地线的两个所述子像素区彼此相邻,且共用子像素地线位于两个所述子像素区之间。
- 根据权利要求2所述的驱动基板,其特征在于,每个所述像素区包括第一子像素区、第二子像素区以及第三子像素区,其中,所述第一子像素区以及所述第二子像素区共用所述共用子像素地线,或者,所述第二子像素区以及所述第三子像素区共用所述共用子像素地线,或者,所述第三子像素区以及所述第一子像素区共用所述共用子像素地线。
- 根据权利要求1所述的驱动基板,其特征在于,同一个所述像素区的所述至少三个子像素区共用所述共用子像素地线。
- 根据权利要求4所述的驱动基板,其特征在于,所述共用子像素地线包括第一共用子像素地线段、第二共用子像素地线段及连接所述第一共用子像素地线段、所述第二共用子像素地线段的连接走线。
- 根据权利要求5所述的驱动基板,其特征在于,每个所述像素区包括第一子像素区、第二子像素区以及第三子像素区;所述第一共用子像素地线段设置在所述第一子像素区与所述第二子像素区之间;所述第三子像素区包括所述第二共用子像素地线段;所述第二共用子像素地线段设置在所述第三子像素区的外侧,或者设置在所述第二子像素区与所述第三子像素区之间。
- 根据权利要求1所述的驱动基板,其特征在于,所述驱动基板还包括:行连接地线,所述行连接地线与所述共用子像素地线连接;以及,子像素地线过孔,所述行连接地线通过所述子像素地线过孔与所述共用子像素地线电连接。
- 根据权利要求1所述的驱动基板,其特征在于,每个所述子像素区包括一条子像素电源线,且所述子像素电源线上设置阳极绑定垫,所述共用子像素地线上设置有至少两个阴极绑定垫。
- 根据权利要求8所述的驱动基板,其特征在于,每个所述子像素区包括至少一个所述阳极绑定垫及至少一个阴极绑定垫,同一个所述子像素区的所述阳极绑定垫与所述阴极绑定垫成对设置,且所述成对设置的所述阳极绑定垫与所述阴极绑定垫沿所述多个子像素区的列方向错位设置。
- 根据权利要求9所述的驱动基板,其特征在于,所述阳极绑定垫及所述阴极绑定垫的形状为矩形、多边形、椭圆形以及不规则图形中的任意一种。
- 根据权利要求10所述的驱动基板,其特征在于,所述阳极绑定垫以及所述阴极绑定垫均为多边形;所述阳极绑定垫包括第一侧边,所述阴极绑定垫包括第二侧边,所述第一侧边与所述第二侧边相向且平行设置。
- 一种显示面板,其特征在于,所述显示面板包括:权利要求项1至11中任一项所述的驱动基板;以及,多个发光器件,每个所述子像素区设置至少一个所述发光器件。
- 根据权利要求12所述的显示面板,其特征在于,所述发光器件相对于所述共用子像素地线呈倾斜设置。
- 根据权利要求12所述的显示面板,其特征在于,所述显示面板还包括盖板,所述盖板包括遮光部分以及透光部分,所述透光部分对应所述发光器件设置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2022/102595 WO2024000339A1 (zh) | 2022-06-30 | 2022-06-30 | 驱动基板及显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117642858A true CN117642858A (zh) | 2024-03-01 |
Family
ID=89383501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202280001996.0A Pending CN117642858A (zh) | 2022-06-30 | 2022-06-30 | 驱动基板及显示面板 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN117642858A (zh) |
WO (1) | WO2024000339A1 (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102605973B1 (ko) * | 2016-02-26 | 2023-11-27 | 엘지이노텍 주식회사 | 픽셀 모듈 및 이를 구비한 표시 장치 |
CN108831903A (zh) * | 2018-07-17 | 2018-11-16 | 佛山市国星光电股份有限公司 | 一种led显示单元组及显示面板 |
CN109411455B (zh) * | 2018-09-27 | 2024-07-16 | 佛山市国星光电股份有限公司 | 一种led显示单元组及显示面板 |
KR20210017674A (ko) * | 2019-08-09 | 2021-02-17 | 삼성전자주식회사 | 디스플레이 장치 및 그 제조방법 |
CN112928123B (zh) * | 2019-11-21 | 2024-10-15 | 京东方科技集团股份有限公司 | 一种驱动背板及其制作方法、显示面板、显示装置 |
CN113097243B (zh) * | 2021-03-31 | 2024-07-26 | 京东方科技集团股份有限公司 | 微型发光二极管芯片、显示基板及其制造方法、显示装置 |
-
2022
- 2022-06-30 WO PCT/CN2022/102595 patent/WO2024000339A1/zh active Application Filing
- 2022-06-30 CN CN202280001996.0A patent/CN117642858A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2024000339A1 (zh) | 2024-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11335244B2 (en) | Display panel including spare LED element and display device | |
US8570457B2 (en) | LED backlight and liquid crystal display device | |
CN108878482B (zh) | 一种显示面板及电子装置 | |
US20230139020A1 (en) | Backlight module and display device | |
CN112331090B (zh) | 显示面板、显示模组及拼接屏 | |
CN111128048B (zh) | 显示面板以及显示装置 | |
CN110751922A (zh) | 显示面板及显示装置 | |
CN111627382B (zh) | 拼接显示屏及显示装置 | |
US20230148233A1 (en) | Display substrate and display device | |
US20220415873A1 (en) | Display module and display apparatus having the same | |
US20220238503A1 (en) | Display module | |
CN113257173A (zh) | 一种主动发光器件、显示面板以及拼接显示装置 | |
KR20220072535A (ko) | 디스플레이 모듈 | |
CN114300505A (zh) | 发光模组和显示装置 | |
CN113421497B (zh) | 拼接式发光二极管显示面板 | |
KR102409704B1 (ko) | 연성 필름, 표시 패널 및 이를 포함하는 표시 장치 | |
CN117642858A (zh) | 驱动基板及显示面板 | |
US20230269975A1 (en) | Light-emission driving substrate, light-emitting panel, and display device | |
JP2018087928A (ja) | Ledディスプレイ装置 | |
CN115497413A (zh) | 被动矩阵式显示装置及其制作方法 | |
JP2018087927A (ja) | Ledディスプレイ装置 | |
TWI783875B (zh) | 顯示面板 | |
US12118922B2 (en) | Display apparatus | |
CN213304136U (zh) | 一种微间距led显示屏 | |
TWI780709B (zh) | 拼接式顯示裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |