CN117641146A - 采样保持电路、读出电路及cmos图像传感器 - Google Patents

Abstract

本发明提供了一种采样保持电路、读出电路及CMOS图像传感器，采样保持电路包括开关单元和电容单元，所述开关单元与所述电容单元连接，所述开关单元用于将偶数行像素单元和奇数行像素单元的像素信号传输给所述电容单元，还用于在不同时间段内将偶数行像素单元和奇数行像素单元的像素信号从所述电容单元传输给模拟数字转换器，能够实现模拟数字转换器的分时复用，在不增加模拟数字转换器的前提下，提高了像素信号的读出效率。

Description

采样保持电路、读出电路及CMOS图像传感器

技术领域

本发明涉及CMOS图像传感器技术领域，尤其涉及一种采样保持电路、读出电路及CMOS图像传感器。

背景技术

CMOS图像传感器已广泛应用于视频、监控、工业制造、汽车、家电等成像领域。随着近年来，CMOS图像传感器的应用要求的不断提高，如何在高分辨率情况下实现高输出帧率已成为CMOS图像传感器最主要的研究课题之一。随着CMOS图像传感器分辨率的不断提高，要保证较高的输出帧率，就得尽可能提高像素信号读出和转换速度；分辨率的提高也使得像素阵列规模进一步扩大，每一列像素输出信号线将拉长，意味着阻抗、寄生电容都将增大，像素信号建立时间将变长。客观上使得列读出电路耗费的时间变长，这非常不利于快速读取。为了提高读取速度，一种提高读取速度的做法是增加并列的模数转换器(analog-to-digital converter，ADC)个数增加一倍，将阵列中偶行的像素接一个输出信号线，由原ADC阵列进行转换；奇行接另一个输出信号线，由新增的ADC阵列进行转换，使得读取速度翻倍。但这会使ADC阵列所占面积和功耗增加一倍。

因此，有必要提供一种新型的采样保持电路、读出电路及CMOS图像传感器以解决现有技术中存在的上述问题。

发明内容

本发明的目的在于提供一种采样保持电路、读出电路及CMOS图像传感器，在不增加模拟数字转换器的前提下，提高了像素信号的读出效率。

为实现上述目的，本发明的所述采样保持电路，应用于CMOS图像传感器的读出电路，包括开关单元和电容单元，所述开关单元与所述电容单元连接，所述开关单元用于将偶数行像素单元和奇数行像素单元的像素信号传输给所述电容单元，还用于在不同时间段内将偶数行像素单元和奇数行像素单元的像素信号从所述电容单元传输给模拟数字转换器。

所述采样保持电路的有益效果在于：采样保持电路包括开关单元和电容单元，所述开关单元与所述电容单元连接，所述开关单元用于将偶数行像素单元和奇数行像素单元的像素信号传输给所述电容单元，还用于在不同时间段内将偶数行像素单元和奇数行像素单元的像素信号从所述电容单元传输给模拟数字转换器，能够实现模拟数字转换器的分时复用，在不增加模拟数字转换器的前提下，提高了像素信号的读出效率。

可选地，所述开关单元包括第一开关和第二开关，所述第一开关的一端与偶数行像素单元连接，所述第一开关的另一端与所述第二开关的一端连接，所述第二开关的一端与所述模拟数字转换器连接。

可选地，所述电容单元包括第一电容，所述第一电容的一端与所述第一开关的另一端连接，所述第一电容的另一端接地。

可选地，所述开关单元包括第三开关和第四开关，所述第三开关的一端与奇数行像素单元连接，所述第三开关的另一端与所述第四开关的一端连接，所述第四开关的一端与所述模拟数字转换器连接。

可选地，所述电容单元包括第二电容，所述第二电容的一端与所述第三开关的另一端连接，所述第二电容的另一端接地。

本发明还提供了一种读出电路，应用于CMOS图像传感器，包括若干所述采样保持电路和若干模拟数字转换器，所述采样保持电路和所述模拟数字转换器一一对应连接。

所述读出电路的有益效果在于：包括采样保持电路，能够实现模拟数字转换器的分时复用，在不增加模拟数字转换器的前提下，提高了像素信号的读出效率。

本发明还提供了一种CMOS图像传感器，包括所述读出电路。

所述CMOS图像传感器的有益效果在于，包括读出电路，能够实现模拟数字转换器的分时复用，在不增加模拟数字转换器的前提下，提高了像素信号的读出效率。

附图说明

图1为现有技术中CMOS图像传感器的结构示意图；

图2为图1中读出电路的连接关系示意图；

图3为图1中像素单元的电路示意图；

图4为图3所示像素单元的时序示意图；

图5为图1所示CMOS图像传感器的工作时序示意图；

图6为现有技术中另一种CMOS图像传感器的结构示意图；

图7为图6所示CMOS图像传感器的时序示意图；

图8为现有技术中CMOS图像传感器的结构示意图；

图9为本发明一些实施例中读出电路的电路示意图；

图10为图9所示CMOS图像传感器的时序示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。

图1为现有技术中CMOS图像传感器的结构示意图。参照图1，现有技术中CMOS图像传感器包括像素阵列100、读出电路101、斜坡发生器(图中未示出)、时序控制单元102、译码驱动单元103和输出信号处理单元104。其中，所述斜坡发生器、所述时序控制单元102、所述译码驱动单元103和所述输出信号处理单元104均为本领域的公知技术，在此不做详细赘述。

参照图1，所述读出电路101包括若干模数转换器(analog-to-digitalconverter，ADC)，所述像素阵列包括K+1行、n+1列呈阵列分布的像素单元，每一列像素单元具有一条输出总线，输出总线分别为PIX_OUT(0)、PIX_OUT(1)······PIX_OUT(n-1)、PIX_OUT(n)，所述模数转换器与所述输出总线一一对应连接，并且所述像素阵列按照逐行的方式读出，具体顺序为第一行ROW(0)、第二行第一行ROW(1)、直至第k行ROW(k-1)、第k+1行ROW(k)。所述模数转换器包括比较器和计数器，所述比较器将所述像素单元输出的像素信号与所述斜坡发生器产生的斜坡电压信号进行比较，所述比较器的比较结果决定了所述计数器的计数值大小。

图2为图1中读出电路的连接关系示意图。参照图2，所述像素单元P的输出经输出总线PIX_OUT接尾电流管MR的漏极，所述尾电流管MR的栅极接偏置电压VBR，所述尾电流管MR的源极接地，所述尾电流管MR在偏置电压VBR的控制下产生偏置电流，所述像素单元P在偏置电流的作用下输出电压信号(即像素信号)，并由输出总线PIX_OUT输出到模数转换器，所述模数转换器将所述电压信号转变为数字信号DATA输出。

图3为图1中像素单元的电路示意图。参照图3，所述像素单元包括光电二极管PD、传输晶体管Mtg、复位晶体管Mrst、放大晶体管Msf、选通晶体管Msel组成。所述光电二极管PD的正极接地，所述光电二极管PD的负极与所述传输晶体管Mtg的源极连接，所述传输晶体管Mtg的栅极接传输信号TX，所述传输晶体管Mtg的漏极与所述复位晶体管Mrst的源极和所述放大晶体管Msf的栅极连接，所述复位晶体管Mrst的栅极接复位信号RX，所述复位晶体管Mrst的漏极和所述放大晶体管Msf的漏极均接电源电压VDD，所述放大晶体管Msf的源极与所述选通晶体管Msel的漏极连接，所述选通晶体管Msel的栅极接选通信号SEL，所述选通晶体管Msel的源极与输出总线PIX_OUT连接。

参照图3，所述光电二极管PD会感光，并生成与光照强度成正比的光电子。所述传输晶体管Mtg的作用是转移光电二极管PD内的光电子。当所述传输信号TX为高电位时，所述传输晶体管Mtg导通，会将所述光电二极管PD内的光电子转移到浮置扩散区FD上。所述复位晶体管Mrst的作用是在所述复位信号RX为高电位时，对浮置扩散区FD的电位进行复位。当所述选通信号SEL为高电位时，所述选通晶体管Msel导通，所述放大晶体管Msf、所述选通晶体管Msel与到地的电流源形成通路，此时所述放大晶体管Msf本质上为一个源极跟随器，跟随浮置扩散区FD电位的变化作为像素单元的像素信号输出，所述像素信号包括复位像素信号和积分像素信号。

图4为图3所示像素单元的时序示意图。参照图3和图4，所述像素单元的工作包括三个阶段，三个阶段分别为复位阶段Rst、曝光阶段Exp、信号读取阶段Read。在复位阶段Rst，所述传输信号TX和所述复位信号RX为高电平，所述选通信号SEL为低电平，所述传输晶体管Mtg和所述复位晶体管Mrst导通，浮置扩散区FD复位且电位被拉到电源电压VDD。在曝光阶段Exp，所述选通信号SEL维持低电平，所述传输信号TX和所述复位信号RX变为低电平，所述传输晶体管Mtg和所述复位晶体管Mrst关断，所述光电二极管PD开始感光并积累电子。在信号读取阶段Read，所述选通信号SEL变为高电平，所述选通晶体管Msel导通，所述复位信号RX先变为高电平，所述复位晶体管Mrst导通，以复位浮置扩散区FD，然后所述复位信号RX再变为低电平，所述复位晶体管Mrst关断，此时所述放大晶体管Msf受控于浮置扩散区FD的电位，输出复位像素信号Vrst，然后所述传输信号TX变为高电平，所述传输晶体管Mtg导通，所述光电二极管PD上的电子转移到浮置扩散区FD，此时所述放大晶体管Msf受控于浮置扩散区FD的电位，输出积分像素信号Vsig。所述复位像素信号Vrst和所述积分像素信号Vsig由所述模数转换器转换为数字量后进行减法操作，即可得到所述光电二极管PD上电子实际对应的数字量。以所述模数转换器为12位，参考电压为VREF为例，输出的数字信号DATA表示为(Vrst-Vsig)×2¹²/VREF。

图5为图1所示CMOS图像传感器的工作时序示意图。参照图3和图5，在信号读取阶段Read，所述选通信号SEL和所述复位信号RX为高电平，所述选通晶体管Msel和所述复位晶体管Mrst导通，所述像素信号由初始的电位Vrsti0开始拉高到电位Vrsti后维持稳定，Vrsti＝VFD-VTHSF，VFD为所述浮置扩散区FD处的电压，并且VFD略小于电源电压VDD，VTHSF为所述放大晶体管Msf的阈值电压。

参照图3和图5，当所述复位信号RX由高电平变为低电平，所述复位晶体管Mrst的栅极和所述浮置扩散区FD之间存在寄生电容藕合，所述浮置扩散区FD的电位会有一定的下降，但由于所述浮置扩散区FD到地的寄生电容较大，使得所述浮置扩散区FD的电位的下降有一个过程，进而使得所述像素信号有从电位Vrsti至复位像素信号Vrst稳定的一个过程，该过程即为所述复位像素信号Vrst的建立过程，建立时间为t1，然后所述模数转换器将所述复位像素信号Vrst转换为对应的数字信号Drst。

参照图3和图5，所述传输信号TX由低电平变为高电平，所述传输晶体管Mtg导通，此时所述光电二极管PD的光电子转移到所述浮置扩散区FD，所述浮置扩散区FD的电位呈现一个逐渐下降的过程，所述像素信号从所述复位像素信号Vrst开始下降，最终稳定在积分像素信号Vsig，此过程为所述积分像素信号Vsig的建立过程，建立时间为t2，然后所述模数转换器将所述积分像素信号Vsig转换为对应的数字信号Drsg，并将数字信号Drsg与数字信号Drst相减，得到最终的数字信号DATA。

参照图3和图5，当CMOS图像传感器的分辨率提高时，所述像素阵列的规模进一步扩大，每一列像素单元的输出总线将拉长，意味着输出总线的阻抗和寄生电容豆浆增大，复位像素信号Vrst的建立过程所需的时间t1和积分像素信号Vsig的建立过程所需的时间t2都将变长，从而使得所述读出电路耗费的时间变长，并不利于像素信号的快速读取。

图6为现有技术中另一种CMOS图像传感器的结构示意图。图6与图1的区别在于：每一列像素单元具有两条输出总线，偶数行的像素单元连接一条输出总线，奇数行的像素单元连接一条输出总线，且所述模数转换器与所述输出总线一一对应连接。具体地，偶数行的像素单元连接输出总线PIX_OUT(0)、PIX_OUT(2)·····PIX_OUT(n-1)，奇数行的像素单元连接输出总线PIX_OUT(1)、PIX_OUT(3)·····PIX_OUT(n)。

图7为图6所示CMOS图像传感器的时序示意图。参照图6和图7，可以看出，所述模数转换器的数量增加了一倍，在一个行读周期内可以同时读取和转换两行像素信号，使得读取速度翻倍。但由于所述模数转换器的数量翻倍，使得所述模数在转换器所占用的面积和消耗的功耗都翻倍。

针对现有技术存在的问题，本发明的实施例提供了一种CMOS图像传感器。参图8，所述CMOS图像传感器包括像素阵列100、读出电路101、斜坡发生器(图中未示出)、时序控制单元102、译码驱动单元103和输出信号处理单元104。图8与图1的区别在于：所述读出电路101包括若干采样保持电路1011和若干模拟数字转换器1012，所述采样保持电路1011和所述模拟数字转换器1012一一对应连接。

参照图8，所述像素阵列包括K+1行、n+1列呈阵列分布的像素单元，每一列像素单元具有两条输出总线，偶数行的像素单元连接一条输出总线，奇数行的像素单元连接一条输出总线，且所述模数转换器与所述输出总线一一对应连接。具体地，偶数行的像素单元连接输出总线PIX_OUT(0)、PIX_OUT(2)·····PIX_OUT(n-1)，奇数行的像素单元连接输出总线PIX_OUT(1)、PIX_OUT(3)·····PIX_OUT(n)，并且所述像素阵列按照逐行的方式读出，具体顺序为第一行ROW(0)、第二行第一行ROW(1)······直至第k行ROW(k-1)、第k+1行ROW(k)。所述模拟数字转换器1012包括比较器和计数器，所述比较器将所述像素单元输出的像素信号与所述斜坡发生器产生的斜坡电压信号进行比较，所述比较器的比较结果决定了所述计数器的计数值大小。

图9为本发明一些实施例中读出电路的电路示意图。参照图9，所述采样保持电路1011包括开关单元10111和电容单元10112，所述开关单元10111与所述电容单元10112连接。其中，PIX_OUT_E为连接偶数行像素单元的输出总线，PIX_OUT_O为连接奇数行像素单元的输出总线，偶数行尾电流管MR_E的漏极连接偶数行像素单元的输出总线，偶数行尾电流管MR_E的源极接地，奇数行尾电流管MR_O的漏极连接奇数行像素单元的输出总线，奇数行尾电流管MR_O的源极接地，偶数行尾电流管MR_E和奇数行尾电流管MR_O的栅极接偏置电压VBR。

参照图9，所述开关单元10111包括第一开关SWE1_E、第二开关SWE2_E、第三开关SWE1_O和第四开关SWE2_O，所述第一开关SWE1_E的一端与偶数行像素单元连接，所述第一开关SWE1_E的另一端与所述第二开关SWE2_E的一端连接，所述第二开关SWE2_E的一端与所述模拟数字转换器1012连接，所述第三开关SWE1_O的一端与奇数行像素单元连接，所述第三开关SWE1_O的另一端与所述第四开关SWE2_O的一端连接，所述第四开关SWE2_O的一端与所述模拟数字转换器1012连接。

参照图9，所述电容单元10112包括第一电容CS_E和第二电容CS_O，所述第一电容CS_E的一端与所述第一开关SWE1_E的另一端连接，所述第一电容CS_E的另一端接地，所述第二电容CS_O的一端与所述第三开关SWE1_O的另一端连接，所述第二电容CS_O的另一端接地。

一些实施例中，所述开关单元用于将偶数行像素单元和奇数行像素单元的像素信号传输给所述电容单元，还用于在不同时间段内将偶数行像素单元和奇数行像素单元的像素信号从所述电容单元传输给模拟数字转换器。

图10为图9所示CMOS图像传感器的时序示意图。参照图9和图10，偶数行的像素单元的选通信号SEL变为高电平，偶数行的像素单元的复位信号RX_E由低电平变为高电平开始至P_2时间内，偶数行像素信号PIX_OUT_E由0电压上升至初始电压Vrsti_E，然后在P_0至P_2时间内从初始电压Vrsti_E开始下降至偶数行像素复位信号Vrst_E，并且所述第一开关SW1_E高电平导通，偶数行像素复位信号Vrst_E被采样到所述第一电容CS_E上，其中，P_0至P_2时间为偶数行像素复位信号Vrst_E的建立时间，建立时间为t1。

参照图9和图10，偶数行像素复位信号Vrst_E从P_2保持稳定至D_0，所述第一开关SW1_E低电平关断，然后所述第二开关SW2_E高电平导通，所述第一电容CS_E上采样的偶数行像素复位信号Vrst_E传输给所述模拟数字转换器，所述模拟数字转换器对偶数行像素复位信号Vrst_E进行模数转换，并存储转换后的数字信号。

参照图9和图10，偶数行的像素单元的传输信号TX_E由低电平变为高电平开始至D_2，偶数行像素信号PIX_OUT(E)由偶数行像素复位信号Vrst_E下降至偶数行像素积分信号Vsig_E，D_0至D_2为偶数行像素积分信号Vsig_E的建立时间，建立时间为t2，所述第一开关SW1_E高电平导通，偶数行像素积分信号Vsig_E被采样到所述第一电容CS_E上，然后所述第一开关SW1_E低电平关断，所述第二开关SW2_E高电平导通，将所述第一电容CS_E上采样到的偶数行像素积分信号Vsig_E传输给所述模拟数字转换器，所述模拟数字转换器对偶数行像素积分信号Vsig_E进行模数转换，并存储转换后的数字信号，所述模拟数字转换器对偶数行像素复位信号Vrst_E进行模数转换得到的数字信号与所述模拟数字转换器对偶数行像素积分信号Vsig_E进行模数转换得到的数字信号相减，得到最终的数字信号DATA。

参照图9和图10，在所述模拟数字转换器对偶数行像素复位信号Vrst_E进行模数转换开始时，对奇数行像素单元的奇数行像素信号PIX_OUT(O)进行读取，即奇数行像素信号PIX_OUT(O)的读取相对于偶数行像素信号PIX_OUT(E)的读取延后△t，但读取过程与偶数行的像素单元的偶数行像素信号PIX_OUT(E)的读取过程相同。所述模拟数字转换器对偶数行像素复位信号Vrst_E进行模数转换的部分时间以及建立偶数行像素积分信号Vsig_E的部分时间为奇数行像素复位信号Vrst_O的建立时间，建立偶数行像素积分信号Vsig_E的部分时间为所述模拟数字转换器对奇数行像素复位信号Vrst_O进行模数转换的时间，所述模拟数字转换器对偶数行像素积分信号Vsig_E进行模数转换的时间为建立奇数行像素积分信号Vsig_O的时间，所述模拟数字转换器对奇数行像素积分信号Vsig_O进行模数转换的时，偶数行像素信号PIX_OUT(E)已读取完毕。错开了奇数行像素单元的奇数行像素信号PIX_OUT(O)和偶数行像素单元的偶数行像素信号PIX_OUT(E)的读取，使得奇数行像素信号PIX_OUT(O)和偶数行像素信号PIX_OUT(E)可以共用一个模拟数字转换器，实现了所述模拟数字转换器的分时复用。相对于图1，则极大地提高了像素信号的读取速度，相对于图6读取两行像素信号的时间虽然多了△t时间，但减少了一半模拟数字转换器的使用，而所述采样保持电路所占用的面积远小于所述模拟数字转换器所占用的面积，使得CMOS图像传感器的整体面积更小，功耗更低。

例如，所述CMOS图像传感器的帧率为30fps，一行的读取周期为30μs，△t小于3μs，那么本申请的读出电路可以在33μs内实现两行像素信号的读取。而图1所示CMOS图像传感器的读出电路读取两行像素信号则需要60μs，图6所示CMOS图像传感器的读出电路读取两行像素信号则需要30μs，本申请的CMOS图像传感器的读出电路读取两行像素信号的速度远远高于图1所示CMOS图像传感器的读出电路读取两行像素信号的速度，虽然比图6所示CMOS图像传感器的读出电路读取两行像素信号的速度慢10％，但面积远远小于图6所示CMOS图像传感器。

虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。

Claims (7)

1.一种采样保持电路，应用于CMOS图像传感器的读出电路，其特征在于，包括开关单元和电容单元，所述开关单元与所述电容单元连接，所述开关单元用于将偶数行像素单元和奇数行像素单元的像素信号传输给所述电容单元，还用于在不同时间段内将偶数行像素单元和奇数行像素单元的像素信号从所述电容单元传输给模拟数字转换器。

2.根据权利要求1所述的采样保持电路，其特征在于，所述开关单元包括第一开关和第二开关，所述第一开关的一端与偶数行像素单元连接，所述第一开关的另一端与所述第二开关的一端连接，所述第二开关的一端与所述模拟数字转换器连接。

3.根据权利要求2所述的采样保持电路，其特征在于，所述电容单元包括第一电容，所述第一电容的一端与所述第一开关的另一端连接，所述第一电容的另一端接地。

4.根据权利要求1所述的采样保持电路，其特征在于，所述开关单元包括第三开关和第四开关，所述第三开关的一端与奇数行像素单元连接，所述第三开关的另一端与所述第四开关的一端连接，所述第四开关的一端与所述模拟数字转换器连接。

5.根据权利要求4所述的采样保持电路，其特征在于，所述电容单元包括第二电容，所述第二电容的一端与所述第三开关的另一端连接，所述第二电容的另一端接地。

6.一种读出电路，应用于CMOS图像传感器，其特征在于，包括若干如权利要求1～5任意一项所述的采样保持电路和若干模拟数字转换器，所述采样保持电路和所述模拟数字转换器一一对应连接。

7.一种CMOS图像传感器，其特征在于，包括如权利要求6所述的读出电路。