CN117637727A - 封装式功率放大器装置 - Google Patents

封装式功率放大器装置 Download PDF

Info

Publication number
CN117637727A
CN117637727A CN202310817057.XA CN202310817057A CN117637727A CN 117637727 A CN117637727 A CN 117637727A CN 202310817057 A CN202310817057 A CN 202310817057A CN 117637727 A CN117637727 A CN 117637727A
Authority
CN
China
Prior art keywords
substrate
die
conductive
power amplifier
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310817057.XA
Other languages
English (en)
Inventor
凯文·金
维卡斯·希利姆卡
约瑟夫·格拉德·舒尔茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN117637727A publication Critical patent/CN117637727A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Amplifiers (AREA)

Abstract

一种功率放大器装置包括基板、功率晶体管管芯和一个或多个表面安装组件。所述基板具有在第一基板表面处暴露的基板管芯接触件，以及在第二基板表面处暴露的额外基板接触件。所述功率晶体管管芯包括集成晶体管。所述晶体管包括分别耦合到第一管芯表面处的第一管芯接触件和第二管芯接触件的控制端和第一导电端，以及耦合到第二管芯表面处的第三管芯接触件的第二导电端。所述表面安装组件连接到所述额外基板组件，并且所述表面安装组件通过所述基板电耦合到所述第一管芯接触件和所述第二管芯接触件。所述功率放大器装置还包括覆盖所述表面安装组件和所述第二基板表面的包封材料层。

Description

封装式功率放大器装置
技术领域
本发明大体上涉及封装在半导体装置封装中的功率放大器。
背景技术
无线通信系统采用功率放大器来增大射频(RF)信号的功率。功率放大器可以各种方式实施，其中大部分功率放大器在印刷电路板(PCB)上实施。功率放大器的电路板实施方案可包括例如输入/输出(I/O)连接器(例如，同轴连接器)、耦合到PCB的表面的表面安装组件，以及PCB上将连接器与表面安装组件互连的印刷迹线。
在一些情况下，功率放大器的初级放大部分包括封装在大功率封装中的晶体管管芯。大功率封装可包括导电凸缘和(例如，使用电介质窗框架)与导电凸缘电隔离的I/O端。一个或多个晶体管管芯连同与阻抗匹配电路相关联的组件一起连接到导电凸缘。引线键合阵列用于将晶体管管芯和阻抗匹配组件彼此电连接并电连接到I/O端。
RF信号在阻抗匹配电路上的均匀传播对于实现高效功率放大器电路是重要的。不利的是，引线键合阵列的特性和由于组装规则要求而产生的空间约束固有地可能导致RF信号通过引线键合阵列的不均匀馈送。这可能会导致晶体管匹配不良，继而可能会导致功率放大器的功率和效率较低。
另外，更高频带放大器的放大器规范越来越需要使电感减到最小，这在实施引线键合阵列的常规功率晶体管封装中可能是困难的。因此，需要可解决这些问题的功率放大器设计。
发明内容
根据本发明的第一方面，提供一种具有第一装置表面和相对的第二装置表面的功率放大器装置，其特征在于，所述功率放大器装置包括：基板，其由呈交替布置的多个电介质层和多个图案化导电层的堆叠以及电连接所述图案化导电层的多个导电通孔形成，其中所述基板具有第一基板表面、相对的第二基板表面、在所述第一基板表面处暴露的第一基板管芯接触件和第二基板管芯接触件以及在所述第二基板表面处暴露的多个额外基板接触件；第一功率晶体管管芯，其具有第一管芯表面和相对的第二管芯表面，并且包括在所述第一管芯表面处且分别连接到所述第一基板管芯接触件和所述第二基板管芯接触件的第一管芯接触件和第二管芯接触件，在所述第二管芯表面处的第三管芯接触件，以及至少一个集成晶体管，其中所述至少一个集成晶体管包括耦合到所述第一管芯接触件的控制端、耦合到所述第二管芯接触件的第一导电端和耦合到所述第三管芯接触件的第二导电端；在所述第二基板表面处连接到所述多个额外基板组件的一个或多个表面安装组件，其中所述一个或多个表面安装组件通过所述图案化导电层和所述导电通孔电耦合到所述第一管芯接触件和所述第二管芯接触件；以及覆盖所述一个或多个表面安装组件和所述第二基板表面的第一包封材料层，其中所述第一包封材料层限定所述功率放大器装置的所述第二表面。
根据一个或多个实施例，所述多个电介质层中的最外电介质层部分地限定所述第一基板表面，并且所述第一基板管芯接触件和所述第二基板管芯接触件通过所述最外电介质层中的开口暴露。
根据一个或多个实施例，所述第一功率晶体管管芯的各侧与所述开口的侧壁之间的间隙用模制复合物填充。
根据一个或多个实施例，功率放大器装置另外包括：第一导电互连件，其延伸穿过所述最外电介质层且具有在所述第一基板表面处暴露的第一末端和电耦合到所述多个图案化导电层的第二末端，并且其中所述第一导电互连件电耦合到所述控制端；以及第二导电互连件，其延伸穿过所述最外电介质层且具有在所述第一基板表面处暴露的第一末端和电耦合到所述多个图案化导电层的第二末端，并且其中所述第二导电互连件电耦合到所述第一导电端。
根据一个或多个实施例，功率放大器装置另外包括：第一导电互连件，其延伸穿过所述第一包封材料层且具有在所述第二基板表面处暴露的第一末端和电耦合到所述多个图案化导电层的第二末端，并且其中所述第一导电互连件电耦合到所述控制端；以及第二导电互连件，其延伸穿过所述第一包封材料层且具有在所述第二基板表面处暴露的第一末端和电耦合到所述多个图案化导电层的第二末端，并且其中所述第二导电互连件电耦合到所述第一导电端。
根据一个或多个实施例，功率放大器装置另外包括：第一侧端，其从所述基板的第一侧延伸且具有暴露的第一末端和电耦合到所述多个图案化导电层的第二末端，并且其中所述第一侧端电耦合到所述控制端；以及第二侧端，其从所述基板的第二侧延伸且具有暴露的第一末端和电耦合到所述多个图案化导电层的第二末端，并且其中所述第二侧端电耦合到所述第一导电端。
根据一个或多个实施例，所述第三管芯接触件包括在所述第二管芯表面处的导电层，并且其中所述功率放大器另外包括：利用管芯附接材料耦合到所述导电层的热结构。
根据一个或多个实施例，所述第一基板接触件和所述第二基板接触件位于所述第一基板表面处。
根据一个或多个实施例，功率放大器装置另外包括：覆盖所述第一功率晶体管管芯和所述第一基板表面的第二包封材料层，其中所述第二包封材料层限定所述功率放大器装置的所述第一表面。
根据一个或多个实施例，功率放大器装置另外包括：第一导电互连件，其延伸穿过所述第二包封材料层且具有在所述第一基板表面处暴露的第一末端和电耦合到所述多个图案化导电层的第二末端，并且其中所述第一导电互连件电耦合到所述控制端；以及第二导电互连件，其延伸穿过所述第二包封材料层且具有在所述第一基板表面处暴露的第一末端和电耦合到所述多个图案化导电层的第二末端，并且其中所述第二导电互连件电耦合到所述第一导电端。
根据一个或多个实施例，功率放大器装置另外包括：第一导电互连件，其延伸穿过所述第一包封材料层且具有在所述第二基板表面处暴露的第一末端和电耦合到所述多个图案化导电层的第二末端，并且其中所述第一导电互连件电耦合到所述控制端；以及第二导电互连件，其延伸穿过所述第一包封材料层且具有在所述第二基板表面处暴露的第一末端和电耦合到所述多个图案化导电层的第二末端，并且其中所述第二导电互连件电耦合到所述第一导电端。
根据一个或多个实施例，功率放大器装置另外包括：第一侧端，其从所述基板的第一侧延伸且具有暴露的第一末端和电耦合到所述多个图案化导电层的第二末端，并且其中所述第一侧端电耦合到所述控制端；以及第二侧端，其从所述基板的第二侧延伸且具有暴露的第一末端和电耦合到所述多个图案化导电层的第二末端，并且其中所述第二侧端电耦合到所述第一导电端。
根据一个或多个实施例，功率放大器装置另外包括：在所述第一基板表面处暴露的第三基板管芯接触件和第四基板管芯接触件；以及第二功率晶体管管芯，其具有第三管芯表面和相对的第四管芯表面，并且包括在所述第三管芯表面处且分别连接到所述第三基板接触件和所述第四基板接触件的第三管芯接触件和第四管芯接触件，在所述第四管芯表面处的第五管芯接触件，以及至少一个额外集成晶体管，其中所述至少一个额外集成晶体管包括耦合到所述第三管芯接触件的控制端、耦合到所述第四管芯接触件的第一导电端以及耦合到所述第五管芯接触件的第二导电端。
根据一个或多个实施例，所述第一功率晶体管管芯和所述第二功率晶体管管芯包括多尔蒂功率放大器的载波放大器管芯和峰化放大器管芯。
根据一个或多个实施例，所述一个或多个表面安装组件形成放大器电路系统的部分，所述放大器电路系统选自前置放大器晶体管、功率分配电路系统、谐波终端电路系统、电感器、电容器和阻抗匹配电路系统。
根据本发明的第二方面，提供一种放大器系统，其特征在于，包括：系统基板；以及耦合到所述系统基板的功率放大器装置，其中所述功率放大器装置包括第一装置表面，相对的第二装置表面，基板，其由呈交替布置的多个电介质层和多个图案化导电层的堆叠以及电连接所述图案化导电层的多个导电通孔形成，其中所述基板具有第一基板表面、相对的第二基板表面、在所述第一基板表面处暴露的第一基板管芯接触件和第二基板管芯接触件以及在所述第二基板表面处暴露的多个额外基板接触件，第一功率晶体管管芯，其具有第一管芯表面和相对的第二管芯表面，并且包括在所述第一管芯表面处且分别连接到所述第一基板管芯接触件和所述第二基板管芯接触件的第一管芯接触件和第二管芯接触件，在所述第二管芯表面处的第三管芯接触件，以及至少一个集成晶体管，其中所述至少一个集成晶体管包括耦合到所述第一管芯接触件的控制端、耦合到所述第二管芯接触件的第一导电端和耦合到所述第三管芯接触件的第二导电端，在所述第二基板表面处连接到所述多个额外基板组件的一个或多个表面安装组件，其中所述一个或多个表面安装组件通过所述图案化导电层和所述导电通孔电耦合到所述第一管芯接触件和所述第二管芯接触件，以及覆盖所述一个或多个表面安装组件和所述第二基板表面的第一包封材料层，其中所述第一包封材料层限定所述功率放大器装置的所述第二表面。
根据一个或多个实施例，所述功率放大器装置另外包括：第一导电互连件，其延伸穿过最外电介质层且具有在所述第一基板表面处暴露的第一末端和电耦合到所述多个图案化导电层的第二末端，并且其中所述第一导电互连件电耦合到所述控制端；以及第二导电互连件，其延伸穿过所述最外电介质层且具有在所述第一基板表面处暴露的第一末端和电耦合到所述多个图案化导电层的第二末端，并且其中所述第二导电互连件电耦合到所述第一导电端。
根据一个或多个实施例，所述功率放大器装置另外包括：第一导电互连件，其延伸穿过所述第一包封材料层且具有在所述第二基板表面处暴露的第一末端和电耦合到所述多个图案化导电层的第二末端，并且其中所述第一导电互连件电耦合到所述控制端；以及第二导电互连件，其延伸穿过所述第一包封材料层且具有在所述第二基板表面处暴露的第一末端和电耦合到所述多个图案化导电层的第二末端，并且其中所述第二导电互连件电耦合到所述第一导电端。
根据一个或多个实施例，放大器系统另外包括：覆盖所述第一功率晶体管管芯和所述第一基板表面的第二包封材料层，其中所述第二包封材料层限定所述功率放大器装置的所述第一表面。
根据一个或多个实施例，放大器系统另外包括：第一导电互连件，其延伸穿过所述第二包封材料层且具有在所述第一基板表面处暴露的第一末端和电耦合到所述多个图案化导电层的第二末端，并且其中所述第一导电互连件电耦合到所述控制端；以及第二导电互连件，其延伸穿过所述第二包封材料层且具有在所述第一基板表面处暴露的第一末端和电耦合到所述多个图案化导电层的第二末端，并且其中所述第二导电互连件电耦合到所述第一导电端。
根据一个或多个实施例，放大器系统另外包括：第一导电互连件，其延伸穿过所述第一包封材料层且具有在所述第二基板表面处暴露的第一末端和电耦合到所述多个图案化导电层的第二末端，并且其中所述第一导电互连件电耦合到所述控制端；以及第二导电互连件，其延伸穿过所述第一包封材料层且具有在所述第二基板表面处暴露的第一末端和电耦合到所述多个图案化导电层的第二末端，并且其中所述第二导电互连件电耦合到所述第一导电端。
附图说明
附图用于进一步示出各种实施例并解释根据本发明的所有各种原理和优点，在附图中相似的附图标记贯穿不同的视图指代相同的或功能类似的元件，各图不一定按比例绘制，并且附图与下文的具体实施方式一起并入本说明书并且形成本说明书的一部分。
图1是根据实施例的多路径功率放大器的简化电路图；
图2A和2B是分别示出根据示例实施例的功率放大器装置的顶表面和底表面的透视图；
图3是根据示例实施例的图2A和2B的功率放大器装置沿平分线3的侧面横截面图；
图4是根据示例实施例的制造图2A、2B和3的功率放大器装置的方法的流程图；
图5-10是根据实施例的图2A、2B和3的功率放大器装置在各个制造阶段的侧面横截面图；
图11是根据示例实施例的图3的耦合到伴有底侧热提取的系统基板的功率放大器装置的侧面横截面图；
图12是根据示例实施例的耦合到伴有顶侧热提取的系统基板的功率放大器装置的另一实施例的侧面横截面图；
图13是根据另一示例实施例的功率放大器装置的又一实施例的侧面横截面图；
图14是根据示例实施例的制造图13的功率放大器装置的方法的流程图；
图15-16是根据实施例的图13的功率放大器装置在各个制造阶段的侧面横截面图；
图17是根据示例实施例的图13的耦合到伴有底侧热提取的系统基板的功率放大器装置的侧面横截面图；
图18是根据示例实施例的耦合到伴有顶侧热提取的系统基板的功率放大器装置的另一实施例的侧面横截面图；
图19是根据示例实施例的具有侧端的功率放大器装置的又一实施例的侧面横截面图；并且
图20是根据另一示例实施例的具有侧端的功率放大器装置的又一实施例的侧面横截面图。
具体实施方式
本文所述的功率放大器的实施例减少或消除放大器电路中的引线键合阵列，这可以增大放大器功率和效率，并使电感减到最小，从而使得能够遵从更高频带规范。另外，本文所述的功率放大器的实施例可以促进RF放大器的小型化，这正日益成为功率放大器设计的关键方面。又另外，在完全消除引线键合阵列的实施例中，可以消除昂贵的引线键合组装步骤和引线键合器装备过程。
一种功率放大器装置的实施例包括基板、至少一个功率晶体管管芯和一个或多个表面安装组件。所述基板由呈交替布置的多个电介质层和多个图案化导电层的堆叠以及电连接所述图案化导电层的多个导电通孔形成。所述基板具有在第一基板表面处暴露的第一基板管芯接触件和第二基板管芯接触件，以及在第二基板表面处暴露的多个额外基板接触件。功率晶体管管芯包括在第一管芯表面处且分别连接到第一基板接触件和第二基板接触件的第一管芯接触件和第二管芯接触件。所述功率晶体管管芯还包括在第二管芯表面处的第三管芯接触件，以及至少一个集成晶体管。每一集成晶体管包括耦合到第一管芯接触件的控制端、耦合到第二管芯接触件的第一导电端以及耦合到第三管芯接触件的第二导电端。表面安装组件连接到第二基板表面处的多个额外基板接触件。表面安装组件通过图案化导电层和导电通孔电耦合到第一管芯接触件和第二管芯接触件。最后，功率放大器装置包括覆盖表面安装组件和第二基板表面的包封材料层。包封材料层限定功率放大器装置的第二表面。
本文所述的功率放大器装置实施例可用于实施各种类型的放大器。实施例可较适用于包括多个功率晶体管管芯的放大器，每个功率晶体管管芯与放大级(例如，具有串联耦合的前置放大器和末级放大器的放大器)相关联。实施例还可特别较适用于多路径放大器(例如，具有串联或并联实施的主(或初级)放大器和一个或多个辅助放大器的多路径放大器)和/或具有生成高热的晶体管管芯的放大器。出于举例的目的，一些下文所述的实施例将在多尔蒂功率放大器的上下文中进行描述，多尔蒂功率放大器是其中可实践本发明的多路径放大器的一个非限制性例子。实际上，使用下文所述的实施例来提供多尔蒂功率放大器可显著改进多尔蒂功率放大器性能和/或显著减小大小。接下来将描述多尔蒂功率放大器的示意图，以便为各种实施例的描述提供充分的上下文。
图1是可在稍后论述的放大器装置的实施例中实现的多路径功率放大器(更具体地说，多尔蒂功率放大器100)的简化示意图。放大器100包括输入端102、输出端104、功率分配器106(或功分器)、载波放大器路径120、峰化放大器路径121和组合节点180。负载190可耦合到组合节点180(例如，通过输出端104和阻抗变换器，未示出)以从放大器100接收放大后RF信号。
功率分配器106包括输入端107和两个输出端108、109。在输入端102处接收到的输入RF信号传送到功率分配器106的输入端107，所述功率分配器106将输入RF信号的功率分配到输入信号的载波部分和峰化部分中。在功率分配器输出108处向载波放大器路径120提供载波输入信号，在功率分配器输出109处向峰化放大器路径121提供峰化输入信号。在全功率模式下的操作期间，此时载波放大器140和峰化放大器141均向负载190供应电流，功率分配器106在放大器路径120、121之间分配输入信号功率。例如，功率分配器106可以相等地分配功率，使得约一半的输入信号功率被提供到每一路径120、121(例如，针对对称多尔蒂放大器配置)。可替换的是，功率分配器106可以不等地分配功率(例如，针对不对称多尔蒂放大器配置)。
基本上，功率分配器106将在输入端102处供应的输入RF信号分为载波信号和峰化信号，并且载波信号和峰化信号分别沿着载波放大器路径120和峰化放大器路径121单独放大。放大后的载波信号和峰化信号在组合节点180处同相地组合。重要的是，将载波放大器路径120与峰化放大器路径121之间的相位相干性维持在目标频带内以确保放大后的载波信号和峰化信号同相地到达组合节点180，因此确保恰当的多尔蒂放大器操作。
载波放大器路径120和峰化放大器路径121中的每一个包括用于放大通过放大器路径传导的RF信号的一个或多个单级或多级功率晶体管集成电路(IC)(或功率晶体管管芯)。如图1所示，载波放大器路径120包括两级放大器，所述两级放大器包括前置放大器级130和末级放大器级140(统称为载波放大器130、140)。类似地，峰化放大器路径121包括两级放大器，所述两级放大器包括前置放大器级131和末级放大器级141(统称为峰化放大器131、141)。在每一路径中，前置放大器级和末级放大器级可集成到单个功率晶体管IC中，或前置放大器级和末级放大器级可集成到两个单独的功率晶体管IC中。根据各种实施例，可以例如使用III-V场效应晶体管(例如，HEMT)来实施载波放大器130、140和/或峰化放大器131、141中的任一者或两者的所有放大器级或末级放大器级，所述III-V场效应晶体管例如氮化镓(GaN)场效应晶体管(FET)(或另一类型的III-V晶体管，包括GaAs FET、GaP FET、InPFET或InSb FET)。在一些实施例中，在仅载波放大器130、140的一个级或峰化放大器131、141的一个级实施为III-V FET的情况下，另一放大器级可实施为硅基FET(例如，LDMOSFET)或硅锗(SiGe)FET。在又其它实施例中，可使用硅基横向扩散金属氧化物半导体(LDMOS)晶体管、SiGe晶体管或其它类型的晶体管实施一些或全部放大器级。
尽管载波功率晶体管IC和峰化功率晶体管IC可以具有相同的大小(例如，在对称多尔蒂配置中)，但载波功率晶体管IC和峰化功率晶体管IC也可以具有不同的大小(例如，在各种不对称多尔蒂配置中)。在不对称多尔蒂配置中，峰化功率晶体管IC通常比载波功率晶体管IC大某一倍数。例如，峰化功率晶体管IC可以是载波功率晶体管IC的大小的两倍，使得峰化功率晶体管IC的载流能力是载波功率晶体管IC的两倍。还可以实施除2:1的比率以外的峰化与主放大器IC大小的比率。
在多尔蒂放大器100的操作期间，载波放大器130、140被偏置以在AB类模式下操作，峰化放大器131、141被偏置以在C类模式下操作。在其中端102处的输入信号的功率低于峰化放大器131、141的接通阈值电平的低功率电平下，放大器100在低功率(或回退)模式中操作，在所述低功率模式中载波放大器130、140是唯一向负载190供应电流的放大器。当输入信号的功率超过峰化放大器131、141的阈值电平时，放大器100在高功率模式中操作，在所述高功率模式中载波放大器130、140和峰化放大器131、141均向负载190供应电流。此时，峰化放大器131、141在组合节点180处提供有源负载调制，从而允许载波放大器130、140的电流持续线性地增大。
任选地，可在载波放大器130、140的输入和/或输出处实施输入阻抗匹配网络113和输出阻抗匹配网络150(输入MNc、输出MNc)。类似地，可在峰化放大器131、141的输入和/或输出处实施输入阻抗匹配网络114和输出阻抗匹配网络151(输入MNp、输出MNp)。在每种情况下，匹配网络113、114、150、151可用于将载波放大器130、140和峰化放大器131、141的栅极阻抗和漏极阻抗变换为更合乎需要的系统级阻抗，并且操控信号相位以确保恰当的多尔蒂放大器操作。在各种实施例中，全部或部分的输入阻抗匹配网络113、114和输出阻抗匹配网络150、151(如果包括的话)可实施在包括载波放大器140和/或峰化放大器141的功率放大器封装内部。
另外，封装放大器的实施例可包括耦合在放大器140、141的输入与接地参考之间的谐波频率终端电路116、118。另外或可替换的是，封装放大器可包括耦合在放大器140、141的输出与接地参考之间的谐波频率终端电路。无论哪种方式，谐波频率终端电路116、118都被配置成控制相对较宽的分数带宽内的谐波阻抗。例如，谐波频率终端电路116、118可以针对放大器100的操作中心频率(在本文中也被称为操作“基频”)fo的二次谐波下的信号能量提供到达接地的低阻抗路径。
多尔蒂放大器100具有“非反相”负载网络配置。在非反相配置中，将输入电路配置成使得在放大器100的操作中心频率fo下供应到峰化放大器131、141的输入信号相对于供应到载波放大器130、140的输入信号延迟90度。如对恰当的多尔蒂放大器操作来说基本的，为了确保载波输入RF信号和峰化输入RF信号以约90度的相位差到达载波放大器140和峰化放大器141，相位延迟元件182向峰化输入信号施加约90度的相位延迟。例如，相位延迟元件182可以包括四分之一波长传输线，或具有约90度的电长度的另一合适类型的延迟元件。
放大器140、141的输入处载波放大器路径120与峰化放大器路径121之间的90度相位延迟差补偿施加到载波放大器130、140的输出与组合节点180之间的信号的90度相位延迟(即，确保放大后信号同相地到达组合节点180)。这通过额外的延迟元件184实现，所述延迟元件184还被配置成执行阻抗反相(即，元件184可被称为相位延迟/阻抗反相元件)。多尔蒂放大器的可替换实施例可以具有“反相”负载网络配置。在这种配置中，将输入电路配置成使得在放大器100的操作中心频率fo下供应到载波放大器130、140的输入信号相对于供应到峰化放大器131、141的输入信号延迟约90度。另外，将输出电路配置成使得在放大器100的操作中心频率fo下峰化放大器131、141供应到组合节点180的输出信号相对于主放大器130、140延迟约90度。
根据各种实施例，放大器140和141、功分器106、谐波频率终端电路116、118、匹配网络113、114、150、151和延迟元件182、184都可实施于离散封装功率放大器装置中。在这种装置中，输入端102和输出端104耦合到系统基板(例如，PCB)上的对应垫。谐波频率终端电路116、118以及输入匹配网络113、114和输出匹配网络150、151还可实施为封装式放大器内的额外组件。基带去耦电路、偏置电路和其它电路还可实施为封装放大器装置内的额外组件。
现转而参看图2A和2B(统称为图示2)，描绘功率放大器装置200的实施例。更具体地说，图2A和2B是根据示例实施例的分别示出功率放大器装置200的上表面201和下表面202的透视图。
功率放大器装置200具有成形为矩形棱柱的装置主体。装置主体且因此装置200由第一装置表面201(在本文中被称为上装置表面)和相对的第二装置表面202(在本文中被称为下装置表面)限定。四个装置侧壁(例如，侧壁203)在上装置表面201与下装置表面202之间延伸。
装置主体包括连接到基板210的包封材料层260。在一些实施例中，部分地限定下装置表面202的基板210由呈交替布置的多个电介质层和多个图案化导电层的堆叠形成。如稍后将结合图3更详细地论述，一个或多个功率晶体管管芯(例如，图3的管芯340、341)连接到在基板210的第一表面(例如，图3的基板表面311)处暴露的基板管芯接触件(例如，图3的接触件330-333)。第一基板表面凹陷在下装置表面202下方，并且热结构230接触嵌入式管芯并向外延伸以限定下装置表面202的一部分。
根据实施例，多个导电互连件240(例如，图3的互连件240-1、240-2)具有在下装置表面202处暴露的远侧末端。导电互连件240延伸到管芯主体中，并且其近侧末端连接到额外基板接触件和/或基板210的图案化导电层。基本上，导电互连件240充当端，被配置成接收和传送RF信号、偏置电压以及与嵌入在管芯主体内的放大器电路系统(例如，管芯和表面安装组件)的接地连接。
另外，一个或多个表面安装组件(例如，图3的组件306、313、314)连接到在基板210的第二表面(例如，图3的基板表面312)处暴露的额外基板接触件(例如，图3的接触件320)。包封材料层260覆盖表面安装组件和第二基板表面，并且大体上限定上装置表面201。
图3是根据示例实施例的图2A和2B的功率放大器装置200沿平分线3的侧面横截面图。如结合图2A和2B所论述，装置主体包括连接到基板210的包封材料层260。基板210由呈交替布置的多个电介质层301、302、303、304、305和多个图案化导电层356、357、358、359、360的堆叠形成。基板的下表面310部分地限定下装置表面202。多个导电通孔(例如，通孔315)电连接图案化导电层356-360。基板管芯接触件330、331、332、333在基板210的第一表面311处暴露，并且额外基板接触件320在基板210的第二表面312处暴露。
在所示实施例中，基板210的一个或多个外层305中的一个或多个开口暴露第一基板表面311的一个或多个部分，基板管芯接触件330-333在所述部分处暴露。根据实施例，两个功率晶体管管芯340、341连接到基板管芯接触件330-333，且因此连接到第一基板表面311。第一基板表面311凹陷在下装置表面202下方，并且延伸到管芯开口中的热结构230热耦合到嵌入式管芯340、341并向外延伸以限定下装置表面202的一部分。
根据实施例，第一嵌入式管芯340是包括至少一个集成晶体管342(例如，Si、GaN、SiGe、HEMT、LDMOS等)的功率晶体管管芯，所述至少一个集成晶体管342充当载波放大器(例如，图1的载波放大器130、140)。另外，第二嵌入式管芯341还包括充当峰化放大器(例如，图1的峰化放大器131、141)的至少一个集成功率晶体管343(例如，Si、GaN、SiGe、HEMT、LDMOS等)。在图3中在功率放大器装置200下方示出对将适用于集成在管芯340、341内的功率晶体管380的放大描绘。功率晶体管380包括栅极端381、漏极端382和源极端383。如装置200的横截面中可见，每一晶体管342、343的栅极端和漏极端耦合到在管芯340、341的第一管芯表面处暴露的栅极接触件和漏极接触件(未编号)。栅极接触件和漏极接触件又耦合到(例如，焊接到)基板管芯接触件330-333。每一晶体管342、343的源极端耦合到每一管芯340、341的导电底层344、345，并且导电底层344、345限定每一管芯340、341的第二管芯表面。
根据实施例，管芯340、341的栅极接触件和/或漏极接触件可为细长的(例如，可具有显著大于宽度尺寸的长度尺寸)。例如，管芯340、341的漏极接触件可具有比漏极接触件的宽度尺寸大至少五倍的长度尺寸。根据另一实施例，基板管芯接触件330-333中的每一个的形状和大小被设定成对应于基板管芯接触件330-333所连接到的栅极接触件或漏极接触件的形状和大小。换句话说，基板管芯接触件330-333也可为细长的，并且另外可具有确保沿管芯340、341的栅极接触件和/或漏极接触件的整个长度的良好连接的形状和大小。
根据实施例，热结构230延伸到最外基板层305的开口(或多个开口)中，且(例如，使用管芯附接件346、焊料或其它合适的导电材料)耦合到功率晶体管管芯340、341的导电底层344、345。如图3所示，当功率晶体管管芯340、341具有不同高度(图3中的竖直尺寸)时，管芯附接件346的厚度可在每一管芯340、341与热结构230之间不同。可替换的是，热结构230可进行机械加工，使得耦合到管芯340、341的结构230的部分(例如，“基座”)具有不同高度以便适应不同管芯高度。在这种实施例中，如果基座高度被配置成使得每一基座距对应管芯的距离相同，则管芯附接件346的厚度对于管芯340、341两者可相同。
热结构230的外表面对应于装置200的下表面202的一部分。如稍后将更详细地解释，热结构230被配置成将由管芯340、341生成的热传送远离管芯340、341，并将热传送到与放大器系统(例如，通信系统的传输器)相关联的外部系统散热器(例如，图11、12的热提取组件1130或1230)。
如先前所提及，多个导电互连件240-1、240-2(例如，图2A和2B的互连件240)具有在下装置表面202处暴露的远侧末端。导电互连件240-1、240-2延伸穿过最外基板层305，并且其近侧末端电连接到基板210的图案化导电层356-360。可以通过互连接触件350、351进行这些连接。例如，互连接触件350、351可定位在第一基板表面311处。如先前所提及，导电互连件240(图2A和2B)被配置成传送RF信号、偏置电压、控制信号以及与嵌入在装置200内的放大器电路系统(例如，管芯340、341和表面安装组件306、313、314)的接地连接。在图3中，导电互连件240-1更具体地说对应于RF输入端(例如，图1的端102)，并且导电互连件240-2更具体地说对应于RF输出端(例如，图1的输出端104)。
一个或多个表面安装组件306、313、314连接到在基板210的第二表面312处暴露的额外基板接触件320。包封材料层260覆盖表面安装组件306、313、314和第二基板表面312。包封材料层260基本上限定上装置表面201。根据实施例，位于装置200同一侧上的基板210和包封材料层260的侧壁是共面的。
表面安装组件306、313、314可对应于放大器电路的数个组件(例如，前置放大器晶体管、功率分配电路系统、谐波终端电路系统、电感器、电容器和阻抗匹配电路)。例如，至少一个表面安装组件306可对应于功率分配器电路(例如，图1的功率分配器106)，具有输入端307(例如，图1的端107)和多个输出端308、309(例如，图1的端108、109)。功率分配器输入端307通过由图案化导电基板层356-360的部分和通孔(例如，通孔315)形成的导电路径电耦合到导电互连件中的一者240-1，所述导电互连件240-1对应于放大器的输入端(例如，图1的输入端102)。
功率分配器电路306还可具有至少两个输出端308、309，其中每一输出端耦合到功率晶体管管芯340、341内的晶体管342、343的输入(例如，漏极端)中的一者。功率分配器电路306的输出端308、309可通过由图案化导电层356-360和通孔(例如，通孔315)形成的导电路径直接耦合到功率晶体管管芯340、341的输入。可替换的是，如图3所示，功率分配器电路306的输出端308、309可通过基板210中的导电路径耦合到额外表面安装组件313、314，所述额外表面安装组件313、314对应于输入阻抗匹配电路(例如，图1的电路113、114)的部分。这些额外表面安装组件313、314又可通过由图案化导电层356-360和通孔(例如，通孔315)形成的导电路径直接耦合到功率晶体管管芯340、341的输入。应注意，在图3和稍后描述的其它图式中，用虚线指示一些导电路径。
因此，当输入RF信号提供到互连件240-1时，输入RF信号可通过基板210传送到功率分配器电路306的输入端307，并且功率分配器电路306可执行将输入RF信号分成多个(例如，两个或更多个)单独信号(例如，载波信号和峰化信号)的功能。在功率分配器输出308、309处提供的单独信号接着可通过基板210传送到阻抗匹配组件313、314或直接传送到功率晶体管管芯340、341的输入。尽管功率分配器电路306示出为单个表面安装组件，但在其它实施例中，多个表面安装组件可用于实施功率分配器电路306。
尽管图3中未示出，但至少一个额外表面安装组件可用于实施耦合在每一放大路径与接地之间的谐波终端电路(例如，图1的谐波终端电路116、118)。例如，当谐波终端电路包括分流LC电路时，电感(L)的至少部分可使用图案化导电层356-360的一连串导电迹线和通孔来实施，电感(L)的另一部分可利用耦合到基板表面312处的接触件的表面安装组件来实施，电容(C)可为耦合到基板表面312处的额外接触件的表面安装组件。电感(L)和电容(C)可通过图案化导电层356-360串联耦合。每一LC电路的输入可耦合到沿着放大路径中的每一个的点(例如，每一功率晶体管之前或之后的点)，每一LC电路的输出可通过图案化导电层356-360耦合到导电互连件240中的另一者。当装置200并入到较大系统中时，导电互连件240可耦合到接地。
如结合图1所论述，对于非反相多尔蒂放大器，相位延迟元件(例如，图1的相位延迟元件182)耦合在功率分配器106与峰化放大器131、141的输入之间。根据实施例，相位延迟元件(例如，图1的相位延迟元件182)可使用穿过基板210的导电路径实施，所述导电路径将功率分配器电路306的输出电耦合到峰化放大器管芯的输入(例如，栅极端)(例如，管芯341的耦合到基板接触件332的端)。根据实施例，对应于相位延迟元件的导电路径可具有约90度的电长度。
如还结合图1所论述，载波功率放大器140和峰化功率放大器141的输出各自耦合到组合节点180。根据实施例，组合节点被设计成与峰化放大器管芯的输出端(例如，漏极端)(例如，管芯341的耦合到基板接触件333的端)并置。阻抗反相器/相位延迟元件(例如，图1的阻抗反相/相位延迟元件184)可使用穿过基板210的导电路径来实施，所述导电路径将载波放大器管芯340的输出端(例如，漏极端)(例如，管芯340的耦合到基板接触件331的端)电连接到峰化放大器管芯341的输出端(例如，漏极端)处的组合节点。例如，在图3中，载波放大器管芯340的输出端通过通孔316、317和导电迹线318(即，图案化导电层359的一部分)电连接到峰化放大器管芯341的输出端。
如还结合图1所论述，组合节点180电耦合到放大器的输出端104。根据实施例，互连件240-2充当放大器装置的输出端，并且峰化放大器管芯341的输出端(例如，漏极端)通过穿过基板210的导电路径(用虚线指示)电耦合到互连件240-2。
尽管图3中未示出，但一些导电互连件240可用于接收偏置电压，所述偏置电压可通过基板210的图案化导电层356-360和导电通孔从互连件240传导到功率晶体管管芯340、341。另外，其它导电互连件240可用于提供接地参考(例如，当装置200并入到较大系统中时，这些互连件可耦合到接地)。接地互连件240与其它电路组件(例如，表面安装装置306、313、314中的一些)之间的接地连接可通过基板210的图案化导电层356-360和导电通孔进行。又其它导电互连件240可用于将控制信号传送到装置200内的组件。
因此，图2A、2B和3所示的功率放大器装置200可涵盖呈紧凑封装的全多尔蒂放大器电路。可注意到，没有引线键合阵列用于互连多尔蒂放大器的组件。因此，与常规多尔蒂放大器电路相比，缺少引线键合阵列可能会引起放大器功率和效率增大。另外，本文所述的多尔蒂装置实施例中固有的最小化电感可使得能够遵从更高频带规范。
图4是根据示例实施例的制造图2A、2B和3的功率放大器装置200的方法400的流程图。为了增强理解，图4应与图5-10同时查看，图5-10是根据实施例的图2A、2B和3的功率放大器装置在各个制造阶段的侧面横截面图。
还参考图5，所述方法开始，在步骤402中，制造多层基板210。基板210由呈交替布置堆积的多个电介质层301-305和多个图案化导电层356-360的堆叠形成。基板210由下表面310、上表面312和在下表面310与上表面312之间延伸的侧壁限定。例如，电介质层301-305可由PCB电介质材料(例如，FR-4)、陶瓷或其它合适的电介质材料形成。图案化导电层356-360由导电金属形成，所述导电金属在堆积过程期间图案化。此外，在堆积过程期间，导电通孔(例如，图3的通孔315-317)穿过电介质层形成，以便连接相邻图案化导电层的各个部分。
基板210内的各种导电路径(由导电层部分和导电通孔的各种组合形成)将实现管芯与组件之间的互连，所管芯和组件稍后将安装到基板210。另外，基板内的一些导电路径可被配置成提供所要电感和阻抗变换。例如，包括通孔316、317和导电层部分318的导电路径可形成相位延迟和阻抗反相器元件(例如，图1的阻抗反相器/相位延迟元件184)。
应注意，尽管基板210示出为包括五个电介质层301-305和五个导电层356-360，但基板的其它实施例可包括更多或更少的电介质层和/或导电层。
一旦完成，基板210就包括基板接触件320，所述基板接触件320在基板210的上表面312处暴露。另外，基板210在基板的内表面311处包括嵌入式基板管芯接触件330-333和嵌入式互连接触件350、351。
现参考图6，所述方法继续，在步骤404中，穿过下基板表面310形成一个或多个第一管芯开口602以在基板210的内表面311处暴露基板管芯接触件330-333。另外，在步骤406中，穿过下基板表面310形成第二互连开口604以暴露也可位于内表面311处的互连接触件350、351。根据实施例，可以使用蚀刻工艺形成开口602、604，所述蚀刻工艺被定时为在到达基板和互连接触件330-333、350、351时停止。
尽管图6示出了在基板210中形成两个管芯开口602，但在可替换实施例中，可以形成单个开口，所述开口会容纳功率晶体管管芯340、341两者。另外，尽管用于形成互连开口604的一个实施例可形成用于每一互连件240的单独开口，但其它实施例可包括形成较大开口，所述开口横跨多个互连接触件且多个互连件240可插入所述开口中。
现参考图7，在步骤408，以物理方式和电气方式将导电互连件240耦合到通过互连开口604暴露的互连接触件350、351。在一个实施例中，导电互连件240是插入到互连开口604中，接着焊接、钎焊或以其它方式附接到互连接触件350、351的导电柱。在其它实施例中，导电互连件240可通过用导电材料填充互连开口604而形成。在又其它实施例中，互连件240可为引线框架(未示出)的部分。在又其它实施例中，多个互连件240可并排封装在一个或多个单独的电介质插入件结构(未示出)中，并且电介质插入件结构可插入到横跨多个互连接触件350、351的较大互连开口中。如图2B所示，互连开口和互连接触件240可邻近于装置200的多个侧(例如，邻近于如图所示的所有四个侧，或邻近于不到所有四个侧)定位。
在步骤410，通过将焊膏施加到管芯键合垫(例如，输入和输出，或栅极和漏极，键合垫)使功率晶体管管芯340、341“凸起”。接着将管芯插入到管芯开口602中。使得管芯键合垫和管芯键合垫上的焊膏与对应的基板管芯接触件330-333接触。接着可执行回流焊工艺以将管芯键合垫以焊接方式附接(solder-attach)到基板管芯接触件330-333。
在步骤412，接着用底部填充材料702(例如，塑料包封材料)填充功率晶体管管芯340、341与管芯开口602的侧壁之间的间隙。在一些实施例中，可沉积底部填充材料702以使得其仅在管芯340、341的各侧部分地向上延伸，从而使管芯的外表面(例如，导电层344、345)暴露。在其它实施例中，如图7所指示，可将足够量的底部填充材料702沉积在开口602中，使得底部填充材料702完全覆盖功率晶体管管芯340、341。在这种实施例中，随后可去除底部填充材料702的部分，如底部填充材料702中的虚线所指示，以暴露功率晶体管管芯340、341的面朝外表面上的导电层344、345。如先前所论述，限定管芯340、341的暴露外表面的导电层344、345可在每一管芯340、341内电连接到嵌入在管芯340、341内的晶体管的源极端。
现参考图8和9以及步骤414，将导电和导热的管芯附接材料346(例如，焊膏、烧结糊状物或其它合适的材料)施加到管芯340、341的面朝外表面，且更具体地说施加到管芯340、341的导电层344、345。如先前所指示，每一管芯340、341上的管芯附接材料346的厚度可不同，以便考虑管芯340、341的不同高度。可替换的是，每一管芯340、341上方的管芯附接材料346的厚度可相同，并且可通过定制随后附接的热结构230来适应高度差异。
热结构230可为简单导电币块(coin)，或如图8和9所示，可具有更复杂的配置。例如，热结构230可以是导热材料(例如，金属)的铸造或机器加工件，具有在热结构230上建立相同或不同厚度的基底802和多个基座804、806。在所示实施例中，基座804、806具有相同高度(图8、9中的竖直尺寸)。在其它实施例中，多个基座804、806可具有不同高度。这可能是合乎需要的，例如，使得可在每一管芯340、341上沉积相同厚度的管芯附接材料346，并且不同高度的基座可以适应管芯高度变化。
接着将热结构230插入到管芯开口602中并使之与管芯附接材料346接触。接着处理装置200(例如，通过执行回焊或烧结工艺)以将热结构230牢固地连接到管芯340、341。
现参考图10和步骤416，将一个或多个表面安装组件306、313、314的端耦合(例如，以焊接方式附接)到在基板表面312处暴露的额外基板接触件320。如先前所论述，表面安装组件306、313、314可对应于放大器电路的数个组件。例如，表面安装组件306可对应于功率分配器电路(例如，图1的功率分配器106)，并且表面安装组件313、314可对应于电容器、电感器或与阻抗匹配、谐波终端等相关联的其它电路元件。图案化导电层356-360的部分也可对应于与阻抗匹配电路和谐波终端电路相关联的电路元件。例如，层356-360的各种导电迹线和通孔可提供阻抗匹配电路和谐波终端电路的电感。另外，导电短柱(例如，径向短柱)还可由层356-360的图案化部分形成。这些导电短柱可被配置成将负载阻抗与传输线特性阻抗匹配。例如，在导电层356-360内，可沿着导电路径在不同位置处定位一个或多个短柱。每个短柱可根据与之耦合的导电路径分别呈现电感阻抗还是电容阻抗而制为电容性的或电感性的。
再次参考图3，在步骤418，通过在基板表面312和耦合到基板表面312的表面安装组件306、313、314上方施加包封材料层260(例如，模制复合物)来完成装置200。包封材料层260限定装置200的上表面201，而下基板表面310和热结构230限定装置200的下表面202。
功率放大器装置200可随后并入到更大系统(例如，传输器和/或通信系统)中。例如，图11是根据示例实施例的图3的耦合到系统基板1110的功率放大器装置200的侧面横截面图。系统基板1110可为例如在顶表面1112处具有多个接触垫1120、1122的PCB。尽管图11中未示出，但接触垫1120、1122可通过基板1110上的额外迹线电耦合到其它系统组件。根据实施例，散热器或热提取组件1130(例如，导电币块、热通孔或其它导热组件)嵌入在系统基板1110内，并且具有接近系统基板1110的顶表面1112的暴露的上表面。
装置200以物理方式和电气方式耦合到系统基板1110。更具体地说，并且根据实施例，装置200的热结构230以物理方式、以电气方式且以热方式耦合到系统基板1110的热提取组件1130。例如，热结构230和热提取组件1130可使用热油脂、焊料、烧结材料或钎焊耦合在一起。除提供用于热提取的路径之外，热提取组件1130还可耦合到系统接地，且因此热提取组件1130可充当用于装置200的系统接地连接件。
另外，导电互连件240-1、240-2(以及其它互连件240)以物理方式和电气方式耦合(例如，焊接)到系统基板1110的顶表面1112处的接触垫1120、1122。因此，系统基板1110使得能够将RF输入信号(例如，通过接触垫1120)提供到装置200，从装置200(例如，通过接触垫1122)接收RF输出信号，并且通过其它基板接触垫和装置互连件(未示出)在系统基板1110与装置200之间建立额外的偏置和接地连接。
图3和11中所描绘的装置200的实施例实现装置200的底侧冷却。在底侧冷却的系统中，例如图11中所描绘的系统，装置200内用于管芯340、341的热提取路径延伸穿过系统基板1110。
如果对装置200稍作修改，则其可改为并入到顶侧冷却的系统中。例如，图12是根据示例实施例的耦合到系统中伴有顶侧热提取的系统基板1210的功率放大器装置200'的另一实施例的侧面横截面图。
图12所示的装置200'与图3和11中的装置200稍有不同，以促进并入到顶侧冷却的系统中。具体地说，并且参考图3，装置200包括导电互连件240-1、240-2，它们延伸穿过位于装置基板210的下表面310处的层305。因此，导电互连件240-1、240-2和热结构230均在装置200的下表面310处暴露。
相比而言，并且参考图12，在修改后的功率放大器装置200'中，充当装置200'的I/O端的导电互连件240-3、240-4替代地耦合到装置基板210的表面312，并且互连件240-3、240-4在装置200'的与管芯340、341和热结构230相对的表面处延伸穿过包封材料层260。用于偏置和接地连接的额外导电互连件(未示出)也会延伸穿过包封材料层260。换句话说，在装置200'中，导电互连件240-3、240-4在装置200'的与热结构230所暴露的表面相对的表面处暴露。导电互连件240-3、240-4穿过装置基板电耦合到各种管芯340、341和表面安装组件306、313、314，如上文结合图3所论述。
同样，系统基板1210可为例如在顶表面1212处具有多个接触垫1220、1222的PCB。尽管图12中未示出，但接触垫1220、1222可通过基板1210上的额外迹线电耦合到其它系统组件。
装置200'以物理方式和电气方式耦合到系统基板1210。更具体地说，并且根据实施例，导电互连件240-3、240-4(和其它互连件，未示出)以物理方式和电气方式耦合(例如，焊接)到系统基板1210的顶表面1212处的接触垫1220、1222。因此，系统基板1210使得能够将RF输入信号(例如，通过接触垫1220)提供到装置200'，从装置200'(例如，通过接触垫1222)接收RF输出信号，并且通过其它基板接触垫和装置互连件(未示出)在系统基板1210与装置200'之间建立额外的偏置和接地连接。
在图12所示的朝向中，装置200'的热结构230面朝上远离系统基板1210。根据实施例，热提取组件1230(例如，散热器或导电板)以物理方式、以电气方式且以热方式耦合到装置200'的热结构230。例如，热结构230和热提取组件1230可使用热油脂、焊料、烧结材料或钎焊耦合在一起。除提供用于热提取的路径之外，热提取组件1230还可耦合到系统接地，且因此热提取组件1230可充当用于装置200'的系统接地连接件。在其它实施例中，为了确保充分的RF接地，其它接地结构可在装置200'内实施(例如，通过在导电层344、345与耦合到系统接地的装置端240之间提供穿过基板210的导电路径)，或在装置200'的外表面上实施(例如，通过提供沿着基板210和层260的侧延伸的将层344、345电耦合到系统基板1210上的接地接触件的导电路径)。
可对功率晶体管装置200、200'进行各种修改，同时维持它们的功能和独特方面。例如，如将结合图13所论述，并非将功率晶体管管芯340、341插入到基板中的开口(例如，图6的基板210中的开口602)中，功率晶体管管芯340、341替代地可耦合到基板表面并包封。
这种实施例在图13中示出，图13是功率放大器装置1300的另一示例实施例的侧面横截面图。功率放大器装置1300在许多方面类似于上文所论述的功率放大器装置200、200'(图3、12)。在功率放大器装置1300中的元件与功率放大器装置200、200'中的元件大体上相同的情况下，将使用相同的附图标记，并且上文关于此类元件所论述的所有详细信息同样适用于图13中相同编号的元件。出于简洁的目的，此处将不再重复所有详细信息。
对于功率放大器装置1300，装置主体包括连接到基板1310的相对表面1312、1311的第一包封材料层260和第二包封材料层1360。基板1310由呈交替布置的多个电介质层301-304和多个图案化导电层356-360的堆叠形成。多个导电通孔(例如，通孔315)电连接图案化导电层356-360。基板管芯接触件330-333以及互连接触件350、351在基板1310的第一表面1311处暴露，并且额外基板接触件320在基板1310的第二表面1312处暴露。
根据实施例，一个或多个表面安装组件306、313、314连接到在基板1310的第二表面1312处暴露的额外基板接触件320。第一包封材料层260覆盖表面安装组件306、313、314和第二基板表面1312。第一包封材料层260基本上限定上装置表面1301。
表面安装组件306、313、314可对应于放大器电路的数个组件。例如，至少一个表面安装组件306可对应于功率分配器电路(例如，图1的功率分配器106)，并且额外表面安装组件313、314可对应于输入阻抗匹配电路(例如，图1的电路113、114)和/或谐波终端电路(例如，图1的电路116、电路118)的部分。
根据实施例，第一功率晶体管管芯340和第二功率晶体管管芯341连接到基板管芯接触件330-333，且因此连接到第一基板表面1311。第一功率晶体管管芯340包括至少一个集成晶体管342，第二功率晶体管管芯341包括至少一个额外集成晶体管343。每一功率晶体管包括栅极端、漏极端和源极端。如装置1300的横截面中可见，每一晶体管342、343的栅极端和漏极端耦合到在管芯340、341的第一管芯表面处暴露的栅极接触件和漏极接触件(未编号)。栅极接触件和漏极接触件又耦合到(例如，焊接到)基板管芯接触件330-333。每一晶体管342、343的源极端耦合到每一管芯340、341的导电底层344、345，并且导电底层344、345限定每一管芯340、341的第二管芯表面。
除了功率晶体管管芯340、341之外，多个导电互连件1340-1、1340-2(例如，类似于图2A和2B的互连件240)的近侧末端在基板的第一表面1311处耦合到互连接触件350、351。类似于图3的导电互连件240-1、240-2，功率晶体管装置1300的导电互连件1340-1、1340-2被配置成传送RF信号、偏置电压和与嵌入在装置1300内的放大器电路系统(例如，管芯340、341和表面安装组件306、313、314)的接地连接。在图13中，导电互连件1340-1更具体地说对应于RF输入端(例如，图1的端102)，并且导电互连件1340-2更具体地说对应于RF输出端(例如，图1的输出端104)。
相比于图3的装置200，在装置200中管芯340、341和互连件240-1、240-2插入到基板层305中的开口602(图3、6)中，功率晶体管装置1300包括覆盖第一表面1311、功率晶体管管芯340、341的侧壁和导电互连件1340-1、1340-2的侧壁的第二包封材料层1360。第二包封材料层1360基本上限定下装置表面1302。根据实施例，功率晶体管管芯340、341的导电层344、345在下装置表面1302处暴露，导电互连件1340-1、1340-2的远侧末端也是如此。
当输入RF信号提供到互连件1340-1时，输入RF信号可通过基板1310传送到功率分配器电路306的输入端，并且功率分配器电路306可执行将输入RF信号分成多个(例如，两个或更多个)单独信号(例如，载波信号和峰化信号)的功能。在功率分配器输出处提供的单独信号接着可通过基板1310传送到阻抗匹配组件313、314或直接传送到功率晶体管管芯340、341的输入。
尽管图13的横截面中未示出，但其它导电互连件可用于接收偏置电压，所述偏置电压可通过基板1310的图案化导电层356-360和导电通孔从互连件传导到功率晶体管管芯340、341。另外，其它导电互连件可用于提供接地参考(例如，当装置1300并入到较大系统中时，这些互连件可耦合到接地)。接地互连件与其它电路组件(例如，表面安装装置306、313、314中的一些)之间的接地连接可通过基板1310的图案化导电层356-360和导电通孔进行。
图14是根据示例实施例的制造图13的功率放大器装置1300的方法1400的流程图。为了增强理解，图14应与图15和16同时查看，图15和16是根据实施例的图13的功率放大器装置1300在各个制造阶段的侧面横截面图。
还参考图15，所述方法开始，在步骤1402中，制造多层基板1310。基板1310由呈交替布置堆积的多个电介质层301-304和多个图案化导电层356-360的堆叠形成。基板1310由下表面1311、上表面1312和在下表面1311、上表面1312之间延伸的侧壁限定。例如，电介质层301-304可由PCB电介质材料(例如，FR-4)、陶瓷或其它合适的电介质材料形成。图案化导电层356-360由导电金属形成，所述导电金属在堆积过程期间图案化。此外，在堆积过程期间，导电通孔(例如，通孔315-317)穿过电介质层形成，以便连接相邻图案化导电层的各个部分。
基板1310内的各种导电路径(由导电层部分和导电通孔的各种组合形成)将实现管芯与组件之间的互连，所管芯和组件稍后将安装到基板1310。另外，基板内的一些导电路径可被配置成提供所要电感和阻抗变换。例如，包括通孔316、317和导电层部分318的导电路径可形成相位延迟和阻抗反相器元件(例如，图1的阻抗反相器/相位延迟元件184)。
应注意，尽管基板1310示出为包括四个电介质层301-304和五个导电层356-360，但基板的其它实施例可包括更多或更少的电介质层和/或导电层。
一旦完成，基板1310就包括基板接触件320，所述基板接触件320在基板1310的上表面1312处暴露。另外，基板包括基板管芯接触件330-333以及在基板1310的下表面1311处暴露的互连接触件350、351。
现参考图16，在步骤1404中，以物理方式和电气方式将导电互连件1340-1、1340-2(连同与偏置、接地等相关联的额外互连件)耦合到在基板1310的下表面1311处暴露的互连接触件350、351。在一个实施例中，互连接触件1340-1、1340-2是焊接、钎焊或以其它方式附接到互连接触件350、351的导电柱。在其它实施例中，互连接触件1340-1、1340-2可为引线框架(未示出)的部分。在又其它实施例中，多个互连件可并排封装在一个或多个单独的电介质插入件结构中，并且电介质插入件结构可耦合到互连接触件350、351。
在步骤1406中，通过将焊膏施加到管芯键合垫(例如，输入和输出，或栅极和漏极，键合垫)使功率晶体管管芯240、241“凸起”。使得管芯键合垫和管芯键合垫上的焊膏与对应的基板管芯接触件330-333接触。接着可执行回流焊工艺以将管芯键合垫以焊接方式附接到基板管芯接触件330-333。
在步骤1408中，将一个或多个表面安装组件306、313、314的端耦合(例如，以焊接方式附接)到在基板表面1312处暴露的额外基板接触件320。如先前所论述，表面安装组件306、313、314可对应于放大器电路的数个组件。例如，表面安装组件306可对应于功率分配器电路(例如，图1的功率分配器106)，并且表面安装组件313、314可对应于电容器、电感器或与阻抗匹配、谐波终端等相关联的其它电路元件。
在步骤1410中，且再次参考图13，在基板表面1312和耦合到基板表面1312的表面安装组件306、313、314上方施加包封材料层260(例如，模制复合物)。包封材料层260限定装置1300的上表面1301。
根据实施例，最后，在步骤1412中，通过在基板表面1311、管芯340、341和互连件1340-1、1340-2上方施加另一包封材料层1360(例如，模制复合物)来完成装置。包封材料层1360限定装置1300的下表面1302。理想地，一旦完成，互连件1340-1、1340-2的远侧末端和管芯340、341的导电底层344、345就在装置1300的下表面1302处暴露。如先前所论述，限定管芯340、341的暴露外表面的导电层344、345可在每一管芯340、341内电连接到嵌入在管芯340、341内的晶体管的源极端。
功率放大器装置1300可随后并入到更大系统(例如，传输器和/或通信系统)中。例如，图17是根据示例实施例的图13的耦合到系统基板1710的功率放大器装置1300的侧面横截面图。系统基板1710可为例如在顶表面1712处具有多个接触垫1720、1722的PCB。尽管图17中未示出，但接触垫1720、1722可通过基板1710上的额外迹线电耦合到其它系统组件。根据实施例，散热器或热提取组件1730(例如，导电币块、热通孔或其它导热组件)嵌入在系统基板1710内，并且具有接近系统基板1710的顶表面1712的暴露的上表面。
装置1300以物理方式和电气方式耦合到系统基板1710。更具体地说，且根据实施例，管芯340、341的导电表面344、345以物理方式、以电气方式且以热方式耦合到系统基板1710的热提取组件1730。例如，管芯340、341和热提取组件1730可使用热油脂、焊料、烧结材料或钎焊耦合在一起。除提供用于热提取的路径之外，热提取组件1730还可耦合到系统接地，且因此热提取组件1730可充当用于装置1300的系统接地连接件。
另外，导电互连件1340-1、1340-2(以及其它互连件，未示出)以物理方式和电气方式耦合(例如，焊接)到系统基板1710的顶表面1712处的接触垫1720、1722。因此，系统基板1710使得能够将RF输入信号(例如，通过接触垫1720)提供到装置1300，从装置1300(例如，通过接触垫1722)接收RF输出信号，并且通过其它基板接触垫和装置互连件(未示出)在系统基板1710与装置1300之间建立额外的偏置和接地连接。
图13和17中所描绘的装置1300的实施例实现装置1300的底侧冷却。在底侧冷却的系统中，例如图17中所描绘的系统，装置1300内用于管芯340、341的热提取路径延伸穿过系统基板1710。
如果对装置1300稍作修改，则其可改为并入到顶侧冷却的系统中。例如，图18是根据示例实施例的耦合到系统中伴有顶侧热提取的系统基板1810的功率放大器装置1300'的另一实施例的侧面横截面图。
图18所示的装置1300'与图13和17中的装置1300稍有不同，以促进并入到顶侧冷却的系统中。具体地说，且参考图13，装置1300包括耦合到装置基板1310的表面1311处的接触件1350、1351的导电互连件1340-1、1340-2。因此，导电互连件1340-1、1340-2和管芯340、341的导电层344、345全部在装置1300的下表面1302处暴露。
相比而言，并且参考图18，在修改后的功率放大器装置1300'中，充当装置1300'的I/O端的导电互连件1340-3、1340-4替代地耦合到装置基板1310的表面1312，并且互连件1340-3、1340-4在装置1300'的与管芯340、341相对的表面处延伸穿过包封材料层260。用于偏置和接地连接的额外导电互连件(未示出)也会延伸穿过包封材料层260。换句话说，在装置1300'中，导电互连件1340-3、1340-4在装置1300'的与管芯340、341所暴露的表面相对的表面处暴露。导电互连件1340-3、1340-4穿过装置基板电耦合到各种管芯340、341和表面安装组件306、313、314，如上文结合图13所论述。
同样，系统基板1810可为例如在顶表面1812处具有多个接触垫1820、1822的PCB。尽管图18中未示出，但接触垫1820、1822可通过基板1810上的额外迹线电耦合到其它系统组件。
装置1300'以物理方式和电气方式耦合到系统基板1810。更具体地说，并且根据实施例，导电互连件1340-3、1340-4(和其它互连件，未示出)以物理方式和电气方式耦合(例如，焊接)到系统基板1810的顶表面1812处的接触垫1820、1822。因此，系统基板1810使得能够将RF输入信号(例如，通过接触垫1820)提供到装置1300'，从装置1300'(例如，通过接触垫1822)接收RF输出信号，并且通过其它基板接触垫和装置互连件(未示出)在系统基板1810与装置1300'之间建立额外的偏置和接地连接。
在图18所示的朝向中，管芯340、341的导电层344、345面朝上远离系统基板1310。根据实施例，热提取组件1830(例如，散热器或导电板)以物理方式、以电气方式且以热方式耦合到管芯340、341的导电层344、345。例如，导电层344、345和热提取组件1830可使用热油脂、焊料、烧结材料或钎焊耦合在一起。除提供用于热提取的路径之外，热提取组件1830还可耦合到系统接地，且因此热提取组件1830可充当用于装置1300'的系统接地连接件。在其它实施例中，为了确保充分的RF接地，其它接地结构可在装置1300'内实施(例如，通过在导电层344、345与耦合到系统接地的装置端之间提供穿过基板1310的导电路径)，或在装置1300'的外表面上实施(例如，通过提供沿着基板1310和层260的侧延伸的将层344、345电耦合到系统基板1810上的接地接触件的导电路径)。
功率放大器装置200、200'、1300、1300'的上述实施例各自具有在装置的上表面或下表面处暴露的I/O端和其它端(例如，导电互连件240、240-1、240-2、240-3、240-4、1340-1、1340-2、1340-3、1340-4)。在一些情况下，可能需要具有从装置的一侧延伸的I/O端和其它端，以使得装置的下部部分可嵌套到系统基板(例如，系统PCB)中的开口中。以此方式将装置嵌套在系统基板中使得能够容易地实施底侧冷却。
图19是根据示例实施例的具有耦合到系统基板1910的侧端1940-1、1940-2的功率放大器装置1900的又一实施例的侧面横截面图。功率放大器装置1900在许多方面类似于上文所论述的功率放大器装置200(图3)，不同之处在于装置1900的各种端从装置的各侧延伸，而非在装置的下表面处暴露。在功率放大器装置1900中的元件与功率放大器装置200中的元件大体上相同的情况下，将使用相同的附图标记，并且上文关于此类元件所论述的所有详细信息同样适用于图19中相同编号的元件。出于简洁的目的，此处将不再重复所有详细信息。
功率放大器装置1900的与功率放大器装置200的对应部分大体上相同的部分包括装置基板210、嵌入在装置基板210中的开口(例如，图6的开口602)中的功率晶体管管芯340、341，以及嵌入在包封材料层260中的表面安装组件306、313、314。
装置1900还可包括任选的互连件1950，其还嵌入在装置1900的与管芯340、341相同的侧中。这些互连件1950类似于互连件240、240-1、240-2(图2A、2B和3)，因为它们通过基板210的图案化导电层和通孔电连接到嵌入在装置1900中的各种组件和电路。然而，不同于充当I/O、接地和偏置端的互连件240、240-1、240-2，互连件1950仅实现用于嵌入在装置1900内的各种组件和电路的接地连接。
为了提供I/O和偏置连接，装置1900包括多个侧引线(例如，引线1940-1、1940-2)，这些侧引线从装置1900的各侧垂直地延伸，且更具体地说从装置基板210的各侧垂直地延伸。引线1940-1、1940-2通过装置基板210的图案化导电层和通孔电耦合到各种管芯340、341和表面安装组件306、313、314。
根据实施例，引线1940-1、1940-2中的每一者电连接到装置基板210的嵌入式导电层中的一者(例如，图3的层357-359中的任一者)的至少一个导电部分。至少一个引线(例如，引线1940-1)对应于放大器装置1900的RF输入(例如，图1的输入102)，并且至少一个其它引线(例如，引线1940-2)对应于放大器装置1900的RF输出(例如，图1的输出端104)。如图19所示，例如，引线1940-1通过图案化导电层和通孔电耦合到表面安装装置306(例如，耦合到功分器的输入端)，并且引线1940-2通过图案化导电层和通孔(如用虚线所指示)电耦合到功率晶体管管芯341的漏极端。如上文所论述，功率晶体管管芯341的漏极端可对应于多尔蒂放大器的组合节点，且因此引线1940-2电耦合到组合节点。
为了将装置1900并入到更大系统中，装置1900的下半部插入到系统基板1910中的开口1972中。同样，系统基板1910可为例如在基板1910的顶表面处具有多个接触垫1920、1922的PCB。尽管图19中未示出，但接触垫1920、1922可通过基板1910上的额外迹线电耦合到其它系统组件。使得热结构1932(例如，导电币块或其它结构)与装置1900的插入表面接触，并且以物理方式和电气方式将所述热结构1932耦合到装置1900(例如，利用管芯附接、热油脂或其它导电材料)。最后，散热器1930可耦合到热结构1932。
图20是根据另一示例实施例的具有耦合到系统基板2010的侧端2040-1、2040-2的功率放大器装置2000的又一实施例的侧面横截面图。功率放大器装置2000在许多方面类似于上文所论述的功率放大器装置1300(图13)，不同之处在于装置2000的各种端从装置的各侧延伸，而非在装置的下表面处暴露。在功率放大器装置2000中的元件与功率放大器装置1300中的元件大体上相同的情况下，将使用相同的附图标记，并且上文关于此类元件所论述的所有详细信息同样适用于图20中相同编号的元件。出于简洁的目的，此处将不再重复所有详细信息。
功率放大器装置2000的与功率放大器装置1300的对应部分大体上相同的部分包括装置基板1310、嵌入在第一包封材料层1360中的功率晶体管管芯340、341，以及嵌入在第二包封材料层260中的表面安装组件306、313、314。
装置2000还可包括任选的互连件2050，其也嵌入于第一包封材料层1360中。这些互连件2050类似于互连件1340-1、1340-2(图13)，因为它们通过基板1310的图案化导电层和通孔电连接到嵌入在装置2000中的各种组件和电路。然而，不同于充当I/O、接地和偏置端的互连件1340-1、1340-2，互连件2050仅实现用于嵌入在装置2000内的各种组件和电路的接地连接。
为了提供I/O和偏置连接，装置2000包括多个侧引线(例如，引线2040-1、2040-2)，这些侧引线从装置2000的各侧垂直地延伸，且更具体地说从装置基板1310的各侧垂直地延伸。引线2040-1、2040-2通过装置基板1310的图案化导电层和通孔电耦合到各种管芯340、341和表面安装组件306、313、314。
根据实施例，引线2040-1、2040-2中的每一者电连接到装置基板1310的嵌入式导电层中的一者(例如，图13的层357-359中的任一者)的至少一个导电部分。至少一个引线(例如，引线2040-1)对应于放大器装置2000的RF输入(例如，图1的输入102)，并且至少一个其它引线(例如，引线2040-2)对应于放大器装置2000的RF输出(例如，图1的输出端104)。如图20所示，例如，引线2040-1通过图案化导电层和通孔电耦合到表面安装装置306(例如，耦合到功分器的输入端)，并且引线2040-2通过图案化导电层和通孔(如用虚线所指示)电耦合到功率晶体管管芯341的漏极端。如上文所论述，功率晶体管管芯341的漏极端可对应于多尔蒂放大器的组合节点，且因此引线2040-2电耦合到组合节点。
为了将装置2000并入到更大系统中，装置2000的下半部插入到系统基板2010中的开口2072中。同样，系统基板2010可为例如在基板2010的顶表面处具有多个接触垫2020、2022的PCB。尽管图20中未示出，但接触垫2020、2022可通过基板2010上的额外迹线电耦合到其它系统组件。使得热结构2032(例如，导电币块或其它结构)与装置2000的插入表面接触，并且以物理方式和电气方式利用导电管芯附接将所述热结构2032耦合到管芯340、341的暴露导电层344、345。最后，散热器2030可耦合到热结构2032。
一种功率放大器装置的实施例具有第一装置表面和相对的第二装置表面。所述功率放大器装置包括基板、功率晶体管管芯和一个或多个表面安装组件。所述基板由呈交替布置的多个电介质层和多个图案化导电层的堆叠以及电连接所述图案化导电层的多个导电通孔形成。所述基板具有第一基板表面、相对的第二基板表面、在所述第一基板表面处暴露的第一基板管芯接触件和第二基板管芯接触件，以及在所述第二基板表面处暴露的多个额外基板接触件。所述第一功率晶体管管芯具有第一管芯表面和相对的第二管芯表面，并且包括在所述第一管芯表面处的且分别连接到第一基板接触件和第二基板接触件的第一管芯接触件和第二管芯接触件、在所述第二管芯表面处的第三管芯接触件以及至少一个集成晶体管。所述至少一个集成晶体管包括耦合到所述第一管芯接触件的控制端、耦合到所述第二管芯接触件的第一导电端以及耦合到所述第三管芯接触件的第二导电端。所述一个或多个表面安装组件在所述第二基板表面处连接到所述多个额外基板组件，并且所述一个或多个表面安装组件通过所述图案化导电层和所述导电通孔电耦合到所述第一管芯接触件和所述第二管芯接触件。所述功率放大器装置还包括覆盖所述一个或多个表面安装组件和所述第二基板表面的第一包封材料层。所述第一包封材料层限定所述功率放大器装置的所述第二表面。
一种放大器系统的实施例包括系统基板和耦合到所述系统基板的功率放大器装置。所述功率放大器包括第一装置表面、相对的第二装置表面、基板、功率晶体管管芯以及一个或多个表面安装组件。所述基板由呈交替布置的多个电介质层和多个图案化导电层的堆叠以及电连接所述图案化导电层的多个导电通孔形成。所述基板具有第一基板表面、相对的第二基板表面、在所述第一基板表面处暴露的第一基板管芯接触件和第二基板管芯接触件，以及在所述第二基板表面处暴露的多个额外基板接触件。所述第一功率晶体管管芯具有第一管芯表面和相对的第二管芯表面，并且包括在所述第一管芯表面处的且分别连接到第一基板接触件和第二基板接触件的第一管芯接触件和第二管芯接触件、在所述第二管芯表面处的第三管芯接触件以及至少一个集成晶体管。所述至少一个集成晶体管包括耦合到所述第一管芯接触件的控制端、耦合到所述第二管芯接触件的第一导电端以及耦合到所述第三管芯接触件的第二导电端。所述一个或多个表面安装组件在所述第二基板表面处连接到所述多个额外基板组件，并且所述一个或多个表面安装组件通过所述图案化导电层和所述导电通孔电耦合到所述第一管芯接触件和所述第二管芯接触件。所述功率放大器装置还包括覆盖所述一个或多个表面安装组件和所述第二基板表面的第一包封材料层。所述第一包封材料层限定所述功率放大器装置的所述第二表面。
前述具体实施方式本质上仅仅是说明性的，且并不意图限制主题的实施例或此类实施例的应用和使用。如本文所使用，词语“示例性”意味着“充当例子、实例或说明”。本文中描述为示例性的任何实施方案不一定应理解为比其它实施方案优选或有利。此外，并不意图受到前述技术领域、背景技术或具体实施方式中呈现的任何所表达或暗示的理论束缚。
本文中含有的各图中示出的连接线旨在表示各种元件之间的示例性功能关系和/或物理耦合。应注意，许多可替换或额外的功能关系或物理连接可以存在于主题的实施例中。此外，本文中还可以仅出于参考的目的使用某些术语，且因此这些术语并不意图具有限制性，并且除非上下文明确地指示，否则指代结构的术语“第一”、“第二”和其它此类数值术语并不暗示顺序或次序。
如本文中所使用，“节点”意味着任何内部或外部参考点、连接点、接合点、信号线、导电元件等等，在所述“节点”处存在给定信号、逻辑电平、电压、数据模式、电流或量。此外，两个或更多个节点可以通过一个物理元件实现(并且尽管在公共节点处接收或输出，但是仍然可以对两个或更多个信号进行多路复用、调制或以其它方式区分)。
前文描述是指元件或节点或特征“连接”或“耦合”在一起。如本文中所使用，除非以其它方式明确地陈述，否则“连接”意味着一个元件直接接合到另一元件(或直接与另一元件连通)，且不一定以机械方式。同样，除非以其它方式明确地陈述，否则“耦合”意味着一个元件直接或间接接合到另一个元件(或直接或间接以电气或其它方式与另一元件连通)，且不一定以机械方式。因此，虽然图中示出的示意图描绘元件的一个示例性布置，但是额外的介入元件、装置、特征或组件可以存在于所描绘主题的实施例中。
尽管前文具体实施方式中已呈现至少一个示例性实施例，但应了解，存在大量变化。还应了解，本文中描述的示例性实施例并非旨在以任何方式限制所要求保护的主题的范围、适用性或配置。实际上，前文具体实施方式将向本领域的技术人员提供用于实施所描述的实施例的方便指南。应理解，可以在不脱离权利要求书所限定的范围的情况下对元件的功能和布置作出各种改变，权利要求书所限定的范围包括在提交本专利申请时的已知等效物和可预见的等效物。

Claims (10)

1.一种具有第一装置表面和相对的第二装置表面的功率放大器装置，其特征在于，所述功率放大器装置包括：
基板，其由呈交替布置的多个电介质层和多个图案化导电层的堆叠以及电连接所述图案化导电层的多个导电通孔形成，其中所述基板具有第一基板表面、相对的第二基板表面、在所述第一基板表面处暴露的第一基板管芯接触件和第二基板管芯接触件以及在所述第二基板表面处暴露的多个额外基板接触件；
第一功率晶体管管芯，其具有第一管芯表面和相对的第二管芯表面，并且包括
在所述第一管芯表面处且分别连接到所述第一基板管芯接触件和所述第二基板管芯接触件的第一管芯接触件和第二管芯接触件，
在所述第二管芯表面处的第三管芯接触件，以及
至少一个集成晶体管，其中所述至少一个集成晶体管包括耦合到所述第一管芯接触件的控制端、耦合到所述第二管芯接触件的第一导电端和耦合到所述第三管芯接触件的第二导电端；
在所述第二基板表面处连接到所述多个额外基板组件的一个或多个表面安装组件，其中所述一个或多个表面安装组件通过所述图案化导电层和所述导电通孔电耦合到所述第一管芯接触件和所述第二管芯接触件；以及
覆盖所述一个或多个表面安装组件和所述第二基板表面的第一包封材料层，其中所述第一包封材料层限定所述功率放大器装置的所述第二表面。
2.根据权利要求1所述的功率放大器装置，其特征在于，所述多个电介质层中的最外电介质层部分地限定所述第一基板表面，并且所述第一基板管芯接触件和所述第二基板管芯接触件通过所述最外电介质层中的开口暴露。
3.根据权利要求2所述的功率放大器装置，其特征在于，所述第一功率晶体管管芯的各侧与所述开口的侧壁之间的间隙用模制复合物填充。
4.根据权利要求2所述的功率放大器装置，其特征在于，另外包括：
第一导电互连件，其延伸穿过所述最外电介质层且具有在所述第一基板表面处暴露的第一末端和电耦合到所述多个图案化导电层的第二末端，并且其中所述第一导电互连件电耦合到所述控制端；以及
第二导电互连件，其延伸穿过所述最外电介质层且具有在所述第一基板表面处暴露的第一末端和电耦合到所述多个图案化导电层的第二末端，并且其中所述第二导电互连件电耦合到所述第一导电端。
5.根据权利要求2所述的功率放大器装置，其特征在于，另外包括：
第一导电互连件，其延伸穿过所述第一包封材料层且具有在所述第二基板表面处暴露的第一末端和电耦合到所述多个图案化导电层的第二末端，并且其中所述第一导电互连件电耦合到所述控制端；以及
第二导电互连件，其延伸穿过所述第一包封材料层且具有在所述第二基板表面处暴露的第一末端和电耦合到所述多个图案化导电层的第二末端，并且其中所述第二导电互连件电耦合到所述第一导电端。
6.根据权利要求1所述的功率放大器装置，其特征在于，另外包括：
第一侧端，其从所述基板的第一侧延伸且具有暴露的第一末端和电耦合到所述多个图案化导电层的第二末端，并且其中所述第一侧端电耦合到所述控制端；以及
第二侧端，其从所述基板的第二侧延伸且具有暴露的第一末端和电耦合到所述多个图案化导电层的第二末端，并且其中所述第二侧端电耦合到所述第一导电端。
7.根据权利要求1所述的功率放大器装置，其特征在于，所述第三管芯接触件包括在所述第二管芯表面处的导电层，并且其中所述功率放大器另外包括：
利用管芯附接材料耦合到所述导电层的热结构。
8.根据权利要求1所述的功率放大器装置，其特征在于，所述第一基板接触件和所述第二基板接触件位于所述第一基板表面处。
9.根据权利要求8所述的功率放大器装置，其特征在于，另外包括：
覆盖所述第一功率晶体管管芯和所述第一基板表面的第二包封材料层，其中所述第二包封材料层限定所述功率放大器装置的所述第一表面。
10.一种放大器系统，其特征在于，包括：
系统基板；以及
耦合到所述系统基板的功率放大器装置，其中所述功率放大器装置包括
第一装置表面，
相对的第二装置表面，
基板，其由呈交替布置的多个电介质层和多个图案化导电层的堆叠以及电连接所述图案化导电层的多个导电通孔形成，其中所述基板具有第一基板表面、相对的第二基板表面、在所述第一基板表面处暴露的第一基板管芯接触件和第二基板管芯接触件以及在所述第二基板表面处暴露的多个额外基板接触件，
第一功率晶体管管芯，其具有第一管芯表面和相对的第二管芯表面，并且包括
在所述第一管芯表面处且分别连接到所述第一基板管芯接触件和所述第二基板管芯接触件的第一管芯接触件和第二管芯接触件，
在所述第二管芯表面处的第三管芯接触件，以及
至少一个集成晶体管，其中所述至少一个集成晶体管包括耦合到所述第一管芯接触件的控制端、耦合到所述第二管芯接触件的第一导电端和耦合到所述第三管芯接触件的第二导电端，
在所述第二基板表面处连接到所述多个额外基板组件的一个或多个表面安装组件，其中所述一个或多个表面安装组件通过所述图案化导电层和所述导电通孔电耦合到所述第一管芯接触件和所述第二管芯接触件，以及
覆盖所述一个或多个表面安装组件和所述第二基板表面的第一包封材料层，其中所述第一包封材料层限定所述功率放大器装置的所述第二表面。
CN202310817057.XA 2022-08-30 2023-07-05 封装式功率放大器装置 Pending CN117637727A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/823,116 US20240071960A1 (en) 2022-08-30 2022-08-30 Packaged power amplifier device
US17/823,116 2022-08-30

Publications (1)

Publication Number Publication Date
CN117637727A true CN117637727A (zh) 2024-03-01

Family

ID=87571960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310817057.XA Pending CN117637727A (zh) 2022-08-30 2023-07-05 封装式功率放大器装置

Country Status (3)

Country Link
US (1) US20240071960A1 (zh)
EP (1) EP4333055A1 (zh)
CN (1) CN117637727A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258192A (ja) * 2002-03-01 2003-09-12 Hitachi Ltd 半導体装置およびその製造方法
JP6947153B2 (ja) * 2018-12-20 2021-10-13 株式会社村田製作所 高周波モジュールおよび通信装置
US20220115301A1 (en) * 2020-10-13 2022-04-14 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Also Published As

Publication number Publication date
EP4333055A1 (en) 2024-03-06
US20240071960A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
US10630246B2 (en) Methods of manufacturing encapsulated semiconductor device package with heatsink opening
EP3331161B1 (en) Amplifier die with elongated side pads, and amplifier modules that incorporate such amplifier die
US10637400B2 (en) RF amplifier with conductor-less region underlying filter circuit inductor, and methods of manufacture thereof
CN107395129B (zh) 具有偏移的信号路径方向的多路径rf放大器及其制造方法
CN112953401A (zh) 集成多路径功率放大器
EP3567630A1 (en) Amplifiers and amplifier modules with ground plane height variation structures
CN112134533A (zh) 集成多路功率放大器
US11108361B2 (en) Integrated multiple-path power amplifier with interdigitated transistors
EP4024448A1 (en) Circuit modules with front-side interposer terminals and through-module thermal dissipation structures
CN111277226A (zh) 具有管芯上组合节点结构的一体成型的多路径功率放大器
CN114614779A (zh) 具有输入侧谐波终端电路的功率晶体管装置和放大器
EP4343837A1 (en) Power amplifier device having dies with elongated bondpads connected through a device substrate
EP3832884B1 (en) Doherty amplifier with surface-mount packaged carrier and peaking amplifiers
EP4174932A1 (en) Surface-mount amplifier devices
EP4333055A1 (en) Packaged power amplifier device
EP4333045A2 (en) Packaged power amplifier device with air cavity over die
US20240162861A1 (en) Power amplifier device having vertical die interconnect structure
EP4391029A1 (en) Amplifier modules and systems with ground terminals adjacent to power amplifier die

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication