CN117636982A - 读取电压管理方法、存储器存储装置及存储器控制器 - Google Patents
读取电压管理方法、存储器存储装置及存储器控制器 Download PDFInfo
- Publication number
- CN117636982A CN117636982A CN202311637432.9A CN202311637432A CN117636982A CN 117636982 A CN117636982 A CN 117636982A CN 202311637432 A CN202311637432 A CN 202311637432A CN 117636982 A CN117636982 A CN 117636982A
- Authority
- CN
- China
- Prior art keywords
- read voltage
- data
- type
- read
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007726 management method Methods 0.000 title claims abstract description 55
- 230000005055 memory storage Effects 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 6
- 230000000875 corresponding effect Effects 0.000 description 43
- 238000010586 diagram Methods 0.000 description 14
- 230000004044 response Effects 0.000 description 7
- 238000009826 distribution Methods 0.000 description 5
- 238000013507 mapping Methods 0.000 description 4
- 230000002596 correlated effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000013523 data management Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
本发明提供一种读取电压管理方法、存储器存储装置及存储器控制器。所述方法包括:根据第一实体单元的第一比特错误率,将第一实体单元分组至第一群组;基于第一读取电压组中的第一读取电压从第一实体单元中的第一类页面单元读取第一数据;根据第一数据的解码结果更新对应于第一读取电压的第一权重信息;根据第一权重信息更新第一排序信息;基于第一读取电压组中的第二读取电压从第一实体单元中的第二类页面单元读取第二数据;根据第二数据的解码结果更新对应于第二读取电压的第二权重信息;以及根据第二权重信息更新第二排序信息。由此,可提高后续针对不同类型的页面单元进行数据读取的正确性。
Description
技术领域
本发明涉及一种存储器管理技术,尤其涉及一种读取电压管理方法、存储器存储装置及存储器控制器。
背景技术
非易失性存储器模块(例如快闪存储器模块)具有数据非易失性保存、低耗电及数据存取快速等优点。然而,随着非易失性存储器模块的使用时间增加和/或环境温度变化,非易失性存储器模块中的存储单元的临界电压容易发生偏移,从而导致使用预设读取电压从非易失性存储器模块读取的数据中的错误比特增加。虽然大部分的存储器控制器都支援在对特定数据发生解码失败时,通过重读操作对所使用的读取电压进行微调并执行数据重读。但是,常见的存储器控制器在重读操作中所参考的电压调整表格动辄是50个、60个或更多,从而导致读取电压的调整缺乏效率。
此外,现有技术中,为了增加非易失性存储器模块的数据容量,非易失性存储器模块中的同一个字线往往被划分为多个不同类型的页面。每一个页面皆可用来存储一定量的数据并且通过特殊设计的电压进行读取。因此,如何提高针对不同类型的页面进行数据读取的正确性,实为本领域技术人员所致力研究的课题之一。
发明内容
本发明提供一种读取电压管理方法、存储器存储装置及存储器控制器,可提高针对不同类型的页面单元进行数据读取的正确性。
本发明的实施例提供一种读取电压管理方法,其用于存储器模块,所述存储器模块包括多个实体管理单元,所述多个实体管理单元包括第一实体管理单元,所述读取电压管理方法包括:根据所述第一实体管理单元中的第一实体单元的第一比特错误率,将所述第一实体单元分组至多个群组中的第一群组;基于第一读取电压组中的第一读取电压从所述第一实体单元中的第一类页面单元读取第一数据;在读取所述第一数据后,解码所述第一数据,并根据所述第一数据的解码结果更新对应于所述第一读取电压的第一权重信息;根据所述第一权重信息更新第一排序信息,其中所述第一排序信息反映多个候选读取电压组中各别的第一类读取电压针对所述第一群组的使用优先权,且所述多个候选读取电压组包括所述第一读取电压组;基于所述第一读取电压组中的第二读取电压从所述第一实体单元中的第二类页面单元读取第二数据;在读取所述第二数据后,解码所述第二数据,并根据所述第二数据的解码结果更新对应于所述第二读取电压的第二权重信息;以及根据所述第二权重信息更新第二排序信息,其中所述第二排序信息反映所述多个候选读取电压组中各别的第二类读取电压针对所述第一群组的使用优先权,且所述第一排序信息不同于所述第二排序信息。
在本发明的实施例中,所述第一类页面单元为上页、中页及下页的其中之一,且所述第二类页面单元为所述上页、所述中页及所述下页的其中的另一。
在本发明的实施例中,所述第一类读取电压专用以读取所述第一类页面单元所存储的数据,且所述第二类读取电压专用以读取所述第二类页面单元所存储的数据。
在本发明的实施例中,所述的读取电压管理方法还包括:根据所述第一实体管理单元中的第二实体单元的第二比特错误率,将所述第二实体单元分组至所述多个群组中的第二群组,其中所述第一比特错误率不同于所述第二比特错误率;基于所述第一读取电压从所述第二实体单元中的第一类页面单元读取第三数据;在读取所述第三数据后,解码所述第三数据,并根据所述第三数据的解码结果更新对应于所述第一读取电压的第三权重信息;根据所述第三权重信息更新第三排序信息,其中所述第三排序信息反映所述多个候选读取电压组中各别的所述第一类读取电压针对所述第二群组的使用优先权;基于所述第二读取电压从所述第二实体单元中的第二类页面单元读取第四数据;在读取所述第四数据后,解码所述第四数据,并根据所述第四数据的解码结果更新对应于所述第二读取电压的第四权重信息;以及根据所述第四权重信息更新第四排序信息,其中所述第四排序信息反映所述多个候选读取电压组中各别的所述第二类读取电压针对所述第二群组的使用优先权,且所述第三排序信息不同于所述第四排序信息。
在本发明的实施例中,所述的读取电压管理方法还包括:根据所述第一权重信息与所述第三权重信息获得对应于所述第一读取电压的第一权重统计信息;根据所述第一权重统计信息将所述多个候选读取电压组中的第一候选读取电压组中的第一类读取电压设定为预设读取电压组中的第一类读取电压;根据所述第二权重信息与所述第四权重信息获得对应于所述第二读取电压的第二权重统计信息;以及根据所述第二权重统计信息将所述多个候选读取电压组中的第二候选读取电压组中的第二类读取电压设定为所述预设读取电压组中的第二类读取电压,其中所述第一候选读取电压组不同于所述第二候选读取电压组。
在本发明的实施例中,所述第一比特错误率与所述第二比特错误率的其中之一低于一门槛值,且所述第一比特错误率与所述第二比特错误率的其中的另一高于所述门槛值。
在本发明的实施例中,所述使用优先权是用于在至少一重读操作中决定在下一次重读操作中使用的读取电压。
本发明的实施例另提供一种存储器存储装置,其包括连接接口、存储器模块及存储器控制器。所述连接接口用以连接至主机系统。所述存储器控制器连接至所述连接接口与所述存储器模块。所述存储器模块包括多个实体管理单元,所述多个实体管理单元包括第一实体管理单元,所述存储器控制器用以:根据所述第一实体管理单元中的第一实体单元的第一比特错误率,将所述第一实体单元分组至多个群组中的第一群组;基于第一读取电压组中的第一读取电压从所述第一实体单元中的第一类页面单元读取第一数据;在读取所述第一数据后,解码所述第一数据,并根据所述第一数据的解码结果更新对应于所述第一读取电压的第一权重信息;根据所述第一权重信息更新第一排序信息,其中所述第一排序信息反映多个候选读取电压组中各别的第一类读取电压针对所述第一群组的使用优先权,且所述多个候选读取电压组包括所述第一读取电压组;基于所述第一读取电压组中的第二读取电压从所述第一实体单元中的第二类页面单元读取第二数据;在读取所述第二数据后,解码所述第二数据,并根据所述第二数据的解码结果更新对应于所述第二读取电压的第二权重信息;以及根据所述第二权重信息更新第二排序信息,其中所述第二排序信息反映所述多个候选读取电压组中各别的第二类读取电压针对所述第一群组的使用优先权,且所述第一排序信息不同于所述第二排序信息。
在本发明的实施例中,所述存储器控制器还用以:根据所述第一实体管理单元中的第二实体单元的第二比特错误率,将所述第二实体单元分组至所述多个群组中的第二群组,其中所述第一比特错误率不同于所述第二比特错误率;基于所述第一读取电压从所述第二实体单元中的第一类页面单元读取第三数据;在读取所述第三数据后,解码所述第三数据,并根据所述第三数据的解码结果更新对应于所述第一读取电压的第三权重信息;根据所述第三权重信息更新第三排序信息,其中所述第三排序信息反映所述多个候选读取电压组中各别的所述第一类读取电压针对所述第二群组的使用优先权;基于所述第二读取电压从所述第二实体单元中的第二类页面单元读取第四数据;在读取所述第四数据后,解码所述第四数据,并根据所述第四数据的解码结果更新对应于所述第二读取电压的第四权重信息;以及根据所述第四权重信息更新第四排序信息,其中所述第四排序信息反映所述多个候选读取电压组中各别的所述第二类读取电压针对所述第二群组的使用优先权,且所述第三排序信息不同于所述第四排序信息。
在本发明的实施例中,所述存储器控制器还用以:根据所述第一权重信息与所述第三权重信息获得对应于所述第一读取电压的第一权重统计信息;根据所述第一权重统计信息将所述多个候选读取电压组中的第一候选读取电压组中的第一类读取电压设定为预设读取电压组中的第一类读取电压;根据所述第二权重信息与所述第四权重信息获得对应于所述第二读取电压的第二权重统计信息;以及根据所述第二权重统计信息将所述多个候选读取电压组中的第二候选读取电压组中的第二类读取电压设定为所述预设读取电压组中的第二类读取电压,其中所述第一候选读取电压组不同于所述第二候选读取电压组。
本发明的实施例另提供一种存储器控制器,其用以控制存储器模块,所述存储器控制器包括主机接口、存储器接口、解码电路及存储器控制电路。所述主机接口用以连接至主机系统。所述存储器接口用以连接至存储器模块。所述存储器控制电路连接至所述主机接口、所述存储器接口及所述解码电路。所述存储器模块包括多个实体管理单元,所述多个实体管理单元包括第一实体管理单元,所述存储器控制电路用以:根据所述第一实体管理单元中的第一实体单元的第一比特错误率,将所述第一实体单元分组至多个群组中的第一群组;基于第一读取电压组中的第一读取电压从所述第一实体单元中的第一类页面单元读取第一数据;在读取所述第一数据后,通过所述解码电路解码所述第一数据,并根据所述第一数据的解码结果更新对应于所述第一读取电压的第一权重信息;根据所述第一权重信息更新第一排序信息,其中所述第一排序信息反映多个候选读取电压组中各别的第一类读取电压针对所述第一群组的使用优先权,且所述多个候选读取电压组包括所述第一读取电压组;基于所述第一读取电压组中的第二读取电压从所述第一实体单元中的第二类页面单元读取第二数据;在读取所述第二数据后,解码所述第二数据,并根据所述第二数据的解码结果更新对应于所述第二读取电压的第二权重信息;以及根据所述第二权重信息更新第二排序信息,其中所述第二排序信息反映所述多个候选读取电压组中各别的第二类读取电压针对所述第一群组的使用优先权,且所述第一排序信息不同于所述第二排序信息。
在本发明的实施例中,所述存储器控制电路还用以:根据所述第一实体管理单元中的第二实体单元的第二比特错误率,将所述第二实体单元分组至所述多个群组中的第二群组,其中所述第一比特错误率不同于所述第二比特错误率;基于所述第一读取电压从所述第二实体单元中的第一类页面单元读取第三数据;在读取所述第三数据后,解码所述第三数据,并根据所述第三数据的解码结果更新对应于所述第一读取电压的第三权重信息;根据所述第三权重信息更新第三排序信息,其中所述第三排序信息反映所述多个候选读取电压组中各别的所述第一类读取电压针对所述第二群组的使用优先权;基于所述第二读取电压从所述第二实体单元中的第二类页面单元读取第四数据;在读取所述第四数据后,解码所述第四数据,并根据所述第四数据的解码结果更新对应于所述第二读取电压的第四权重信息;以及根据所述第四权重信息更新第四排序信息,其中所述第四排序信息反映所述多个候选读取电压组中各别的所述第二类读取电压针对所述第二群组的使用优先权,且所述第三排序信息不同于所述第四排序信息。
在本发明的实施例中,所述存储器控制电路还用以:根据所述第一权重信息与所述第三权重信息获得对应于所述第一读取电压的第一权重统计信息;根据所述第一权重统计信息将所述多个候选读取电压组中的第一候选读取电压组中的第一类读取电压设定为预设读取电压组中的第一类读取电压;根据所述第二权重信息与所述第四权重信息获得对应于所述第二读取电压的第二权重统计信息;以及根据所述第二权重统计信息将所述多个候选读取电压组中的第二候选读取电压组中的第二类读取电压设定为所述预设读取电压组中的第二类读取电压,其中所述第一候选读取电压组不同于所述第二候选读取电压组。
基于上述,在根据比特错误率对实体管理单元中的各个实体单元进行分组后,多个排序信息可根据从特定组别的实体单元的不同类型的页面单元中读取的多笔数据各别独立进行更新。特别是,这些排序信息可分别反映多个候选读取电压组中不同类型的读取电压针对此特定组别的使用优先权。由此,可提高后续针对不同类型的页面单元进行数据读取的正确性。
附图说明
图1是根据本发明的实施例所示出的存储器存储系统的示意图;
图2是根据本发明的实施例所示出的存储器控制器的示意图;
图3是根据本发明的实施例所示出的管理存储器模块的示意图;
图4是根据本发明的实施例所示出的存储单元的临界电压分布的示意图;
图5是根据本发明的实施例所示出的对实体管理单元中的多个实体单元进行分组的示意图;
图6是根据本发明的实施例所示出的多个候选读取电压组的示意图;
图7是根据本发明的实施例所示出的针对读取电压组中的不同类型的读取电压分别进行排序的示意图;
图8是根据本发明的实施例所示出的读取电压管理方法的流程图。
具体实施方式
现将详细地参考本发明的示范性实施例,示范性实施例的实例说明于附图中。只要有可能,相同元件符号在附图和描述中用来表示相同或相似部分。
图1是根据本发明的实施例所示出的存储器存储系统的示意图。请参照图1,存储器存储系统10包括主机系统11与存储器存储装置12。主机系统11可为任意型态的计算机系统。例如。主机系统11可为笔记本计算机、台式计算机、智能手机、平板计算机、工业计算机、服务器、游戏机、数码相机或车载计算机等各式电子系统。存储器存储装置12用以存储来自主机系统11的数据。例如,存储器存储装置12可包括固态硬盘、U盘、存储卡或其他类型的非易失性存储装置。
主机系统11可经由串行高级技术附件(Serial Advanced TechnologyAttachment,SATA)接口、高速周边零件连接接口(Peripheral Component InterconnectExpress,PCI Express)、通用串行总线(Universal Serial Bus,USB)或其他类型的连接接口电性连接至存储器存储装置12。因此,主机系统11可将数据存储至存储器存储装置12和/或从存储器存储装置12读取数据。
存储器存储装置12可包括连接接口121、存储器模块122及存储器控制器123。连接接口121用以将存储器存储装置12连接至主机系统11。例如,连接接口121可支持SATA、PCIExpress或USB等连接接口标准。存储器存储装置12可经由连接接口121与主机系统11通信。
存储器模块122用以存储数据。存储器模块122可包括可复写式非易失性存储器模块。例如,存储器模块122可包括存储单元阵列。例如,存储器模块122中的存储单元是以电压的形式来存储数据。例如,存储器模块122可包括单阶存储单元(Single Level Cell,SLC)NAND型快闪存储器模块(即一个存储单元可用以存储1个比特)、二阶存储单元(MultiLevel Cell,MLC)NAND型快闪存储器模块(即一个存储单元可用以存储2个比特)、三阶存储单元(Triple Level Cell,TLC)NAND型快闪存储器模块(即一个存储单元可用以存储3个比特)、四阶存储单元(Quad Level Cell,QLC)NAND型快闪存储器模块(即一个存储单元可用以存储4个比特)或其他具有相似特性的存储器模块。
存储器控制器123连接至连接接口121与存储器模块122。存储器控制器123可用以控制存储器存储装置12。例如,存储器控制器123可控制连接接口121与存储器模块122以进行数据传输、数据存取与数据管理。例如,存储器控制器123可包括中央处理单元(CPU)、或是其他可编程的一般用途或特殊用途的微处理器、数字信号处理器(Digital SignalProcessor,DSP)、可编程控制器、专用集成电路(Application Specific IntegratedCircuits,ASIC)、可编程逻辑器件(Programmable Logic Device,PLD)或其他类似装置或这些装置的组合。
在一实施例中,存储器控制器123包括快闪存储器控制器和/或存储器模块122包括快闪存储器模块。存储器模块122可接收来自存储器控制器123的指令序列并根据此指令序列执行数据读取、数据写入或数据抹除等操作行为。
图2是根据本发明的实施例所示出的存储器控制器的示意图。请参照图1与图2,存储器控制器123包括主机接口21、存储器接口22、解码电路23及存储器控制电路24。主机接口21用以经由连接接口121连接至主机系统11,以与主机系统11通信。存储器接口22用以连接至存储器模块122。
解码电路23用以编码与解码数据。例如,当接收到来自主机系统11的写入指令时,解码电路23可对此写入指令所指示存储的数据进行编码。通过编码产生的数据(包含原始数据与检错码)可被存储至存储器模块122。尔后,当主机系统11(和/或存储器控制电路24)欲读取此数据时,解码电路23可对此编码数据进行解码以尝试更正其中可能存在的错误。例如,解码电路23可支持低密度奇偶检查码(low density parity check code,LDPCcode)或其他类型的编/解码算法。
存储器控制电路24连接至主机接口21、存储器接口22及解码电路23。存储器控制电路24可用以控制主机接口21、存储器接口22及解码电路23。此外,存储器控制电路24可经由主机接口21与主机系统11通信并经由存储器接口22存取存储器模块122。在一实施例中,存储器控制电路24也可视为存储器控制器123的控制核心。在以下实施例中,对于存储器控制电路24的说明等同于对于存储器控制器123的说明。
图3是根据本发明的实施例所示出的管理存储器模块的示意图。请参照图1至图3,存储器模块122包括多个实体单元301(1)~301(B)。每一个实体单元皆包括多个存储单元且用以非易失性地存储数据。在一实施例中,一个实体单元对应存储器模块122中的一条字线。在一实施例中,一个实体单元亦可对应存储器模块122中的多条字线。在一实施例中,存储器控制电路24可通过实体管理单元来管理实体单元301(1)~301(B)。例如,一个实体管理单元可对应一或多个实体区块。同一个实体区块中的多个实体单元可被同步抹除。
存储器模块122中的实体单元301(1)~301(A)与301(A+1)~301(B)可分别被划分至数据区31与保留区32。数据区31中的实体单元301(1)~301(A)可用以存储来自主机系统11的数据(亦称为用户数据)及系统数据(例如开机码或各种系统表格)。保留区32中的实体单元301(A+1)~301(B)则可用以替换数据区31中损坏的实体单元(例如比特错误率过高的实体单元)。
存储器控制电路24可配置多个逻辑单元302(1)~302(C)来映射数据区31中的实体单元。例如,一个逻辑单元可对应一或多个逻辑区块地址(Logical Block Address,LBA)。存储器控制电路24可将逻辑单元与实体单元之间的映射关系记载于映射表格(例如逻辑至实体映射表)中。当接收到来自主机系统11的存取指令时,存储器控制电路24可查询此映射表格以存取数据区31中的实体单元。
图4是根据本发明的实施例所示出的存储单元的临界电压分布的示意图。请参照图4,在对存储器模块122中的某一实体单元进行程序化(即将数据存储至此实体单元)后,此实体单元的存储单元的临界电压分布可包括状态401~408。状态401~408分别对应于比特“111”、“110”、“100”、“000”、“010”、“011”、“001”及“101”。例如,假设某一个存储单元的临界电压属于状态401,表示此存储单元是用以存储比特“111”,依此类推。须注意的是,状态401~408中的每一个状态所对应的比特亦可根据实务需求调整,本发明不加以限制。
须注意的是,图4的实施例是以操作于TLC程序化模式的多个存储单元的临界电压分布进行范例进行说明,故状态401~408的总数为8个。然而,在SLC、MLC、QLC或其他类型的程序化模式下,此些存储单元的临界电压分布可分别具有2个、4个、16个或其他数量的状态,本发明不加以限制。
在一实施例中,当欲读取此些存储单元所存储的数据时,存储器模块122可将读取电压RV1~RV7施加至此些存储单元。根据每一个存储单元与读取电压RV1~RV7之间的电压相对关系,存储器模块122可将所读取的数据回传给存储器控制电路24。其中,读取电压RV1与RV5是用来读取此些存储单元所存储的最低有效比特(Least Significant Bit,LSB)。读取电压RV2、RV4及RV6是用来读取此些存储单元所存储的中间有效比特(CentralSignificant Bit,CSB)。读取电压RV3与RV7是用来读取此些存储单元所存储的最高有效比特(Most Significant Bit,MSB)。以状态401所对应的比特“111”为例,从左往右数过来的第一个、第二个及第三个比特分别为MSB、CSB及LSB。此外,一个实体单元中用以存储MSB、CSB及LSB的页面单元可依序称为上页(upper page)、中页(middle page)及下页(lowerpage)。
需注意的是,随着存储器模块122的使用时间增加和/或环境温度变化,存储器模块122中的存储单元的临界电压容易发生偏移,从而导致使用预设读取电压(例如读取电压RV1~RV7)从存储器模块122读取的数据中的错误比特逐渐增加。例如,假设某一个存储单元的临界电压预设是低于读取电压RV1(即此存储单元的状态预设是状态401))。在发生电压偏移后,此存储单元的临界电压改变为高于读取电压RV1。此时,若持续使用预设的读取电压RV1来读取此存储单元,则此存储单元的状态会被误判为属于状态402,导致存储器控制电路24读取到错误的数据。在一实施例中,通过解码电路23来解码从存储器模块122读取的数据,可尝试更正所读取的数据中的错误。
在一实施例中,存储器控制电路24可获得一个实体管理单元中的多个实体单元(即多条字线)各别的比特错误率。然后,存储器控制电路24可根据此些实体单元各别的比特错误率对此些实体单元进行分组。每一个群组可对应一个比特错误率范围。不同群组可对应不同的比特错误率范围。若某一实体单元的比特错误率位于某一个群组(亦称为目标群组)所对应的比特错误率范围内,存储器控制电路24可将此实体单元分组至此目标群组中。
在一实施例中,存储器控制电路24可根据某一个实体管理单元(亦称为第一实体管理单元)中的某一个实体单元(亦称为第一实体单元)的比特错误率(亦称为第一比特错误率),将第一实体单元分组至多个群组中的特定群组(亦称为第一群组)。例如,第一比特错误率可位于第一群组所对应的比特错误率范围内。
在一实施例中,在将第一实体单元分组至第一群组后,存储器控制电路24可指示存储器模块122基于某一个读取电压组(亦称为第一读取电压组)中的部分读取电压(亦称为第一读取电压)从第一实体单元中的特定类型的页面单元(亦称为第一类页面单元)读取数据(亦称为第一数据)。例如,一个读取电压组可包括图4的读取电压RV1~RV7。第一数据可反映使用第一读取电压对第一实体单元中的第一类页面单元的读取结果。
在一实施例中,第一类页面单元可为上页、中页或下页。若第一类页面单元为下页,则第一读取电压可包括读取电压RV1与RV5。若第一类页面单元为中页,则第一读取电压可包括读取电压RV2、RV4及RV6。若第一类页面单元为上页,则第一读取电压可包括读取电压RV3与RV7。
在一实施例中,在读取第一数据后,存储器控制电路24可通过解码电路23来解码第一数据。根据第一数据的解码结果,存储器控制电路24可更新对应于第一读取电压的权重信息(亦称为第一权重信息)。例如,第一权重信息可包括一个权重值(亦称为第一权重值)。响应于第一数据被成功解码(即第一数据中的所有错误皆被更正),存储器控制电路24可将第一权重值加“1”或加上预设值。然而,若第一数据未被成功解码(即第一数据中存在无法被更正的错误),则存储器控制电路24可不调整第一权重信息。或者,在一实施例中,若第一数据未被成功解码,则存储器控制电路24可将第一权重值减“1”或减去预设值。由此,更新后的第一权重信息可反映或正相关于在过去一段时间内使用第一读取电压组中的第一读取电压从属于第一群组的至少一实体单元中的第一类页面单元读取的数据被成功解码的次数。
在一实施例中,在更新第一权重信息后,存储器控制电路24可根据第一权重信息更新排序信息(亦称为第一排序信息)。第一排序信息可反映多个读取电压组(亦称为候选读取电压组)中各别的第一类读取电压针对第一群组中的各实体单元的使用优先权。须注意的是,所述多个候选读取电压组包括第一读取电压组,且第一读取电压组中的第一读取电压属于第一类读取电压。
在一实施例中,第一类读取电压是专用以读取第一类页面单元所存储的数据。例如,若第一类页面单元为下页,则第一类读取电压可包括读取电压RV1与RV5。若第一类页面单元为中页,则第一类读取电压可包括读取电压RV2、RV4及RV6。若第一类页面单元为上页,则第一类读取电压可包括读取电压RV3与RV7。
在一实施例中,假设候选读取电压组的总数为“50”,表示总共有50组的候选读取电压组。这50组的候选读取电压组都具有读取电压RV1~RV7,但这50组的候选读取电压组中的读取电压RV1~RV7的电压值彼此间可能稍有差异。例如,假设这50组的候选读取电压组中的读取电压RV1的电压值分别为V1(1)~V1(50),则V1(i)可不同于V1(j),依此类推。
在一实施例中,当发生解码失败时,存储器控制电路24可在针对第一群组中的任一实体单元的至少一重读操作中,根据这些候选读取电压组的其中之一来设定下一次的重读操作中所使用的读取电压RV1~RV7。在一实施例中,存储器控制电路24可根据第一排序信息来从这些候选读取电压组中挑选使用优先权最高或相对较高的第一类读取电压作为下一次针对第一群组中的任一实体单元的重读操作中所使用的第一类读取电压。
在一实施例中,前述第一权重值可正相关于第一读取电压组中的第一读取电压针对第一群组的使用优先权。若第一权重值越大,则第一读取电压组中的第一读取电压被从这些候选读取电压组中挑选作为下一次针对第一群组中的任一实体单元的重读操作中所使用的第一类读取电压的优先权(或机率)越高。须注意的是,第一排序信息可不影响这些候选读取电压组中的其他类型的读取电压的使用优先权。此外,第一排序信息也不影响这些候选读取电压组中的任一读取电压针对其他群组的使用优先权。
在一实施例中,在将第一实体单元分组至第一群组后,存储器控制电路24还可指示存储器模块122基于第一读取电压组中的另一部分的读取电压(亦称为第二读取电压)从第一实体单元中的另一类型的页面单元(亦称为第二类页面单元)读取数据(亦称为第二数据)。第二数据可反映使用第二读取电压对第一实体单元中的第二类页面单元的读取结果。
在一实施例中,第一类页面单元为上页、中页及下页的其中之一,而第二类页面单元为上页、中页及下页的其中的另一。例如,若第二类页面单元为下页,则第二读取电压可包括读取电压RV1与RV5。若第二类页面单元为中页,则第二读取电压可包括读取电压RV2、RV4及RV6。若第二类页面单元为上页,则第二读取电压可包括读取电压RV3与RV7。
在一实施例中,在读取第二数据后,存储器控制电路24可通过解码电路23来解码第二数据。根据第二数据的解码结果,存储器控制电路24可更新对应于第二读取电压的权重信息(亦称为第二权重信息)。例如,第二权重信息可包括一个权重值(亦称为第二权重值)。响应于第二数据被成功解码(即第二数据中的所有错误皆被更正),存储器控制电路24可将第二权重值加“1”或加上预设值。然而,若第二数据未被成功解码(即第二数据中存在无法被更正的错误),则存储器控制电路24可不调整第二权重信息。或者,在一实施例中,若第二数据未被成功解码,则存储器控制电路24可将第二权重值减“1”或减去预设值。由此,更新后的第二权重信息可反映或正相关于在过去一段时间内使用第一读取电压组中的第二读取电压从属于第一群组的至少一实体单元中的第二类页面单元读取的数据被成功解码的次数。
在一实施例中,在更新第二权重信息后,存储器控制电路24可根据第二权重信息更新排序信息(亦称为第二排序信息)。第二排序信息可反映所述多个候选读取电压组中各别的第二类读取电压针对第一群组中的各实体单元的使用优先权。须注意的是,第二排序信息可不同于第一排序信息。此外,所述第二读取电压属于所述第二类读取电压。
在一实施例中,第二类读取电压是专用以读取第二类页面单元所存储的数据。例如,若第二类页面单元为下页,则第二类读取电压可包括读取电压RV1与RV5。若第二类页面单元为中页,则第二类读取电压可包括读取电压RV2、RV4及RV6。若第二类页面单元为上页,则第二类读取电压可包括读取电压RV3与RV7。
在一实施例中,存储器控制电路24可根据第二排序信息来从这些候选读取电压组中挑选使用优先权最高或相对较高的第二类读取电压作为下一次针对第一群组中的任一实体单元的重读操作中所使用的第二类读取电压。在一实施例中,前述第二权重值可正相关于第一读取电压组中的第二读取电压针对第一群组的使用优先权。亦即,若第二权重值越大,则第一读取电压组中的第二读取电压被从这些候选读取电压组中的所有第二类读取电压中挑选作为下一次针对第一群组中的任一实体单元的重读操作中所使用的第二类读取电压的优先权(或机率)越高。需注意的是,第二排序信息可不影响这些候选读取电压组中的其他类型的读取电压(例如第一类读取电压)的使用优先权。此外,第二排序信息也不影响这些候选读取电压组针对其他群组的使用优先群。
在一实施例中,存储器控制电路24还可根据第一实体管理单元中的另一个实体单元(亦称为第二实体单元)的比特错误率(亦称为第二比特错误率),将第二实体单元分组至所述多个群组中的另一群组(亦称为第二群组)。第二比特错误率不同于第一比特错误率。例如,第二比特错误率可位于第二群组所对应的比特错误率范围内。
在一实施例中,第一比特错误率与第二比特错误率的其中之一可低于一个门槛值,而第一比特错误率与第二比特错误率的其中的另一可高于此门槛值。在一实施例中,存储器控制电路24可将第一比特错误率与第二比特错误率分别与此门槛值进行比较。响应于第一比特错误率低于此门槛值且第二比特错误率高于此门槛值,存储器控制电路24可将第一实体单元分组至第一群组并将第二实体单元分组至第二群组。或者,在一实施例中,响应于第一比特错误率高于此门槛值且第二比特错误率低于此门槛值,存储器控制电路24可将第一实体单元分组至第一群组并将第二实体单元分组至第二群组。
在一实施例中,在将第二实体单元分组至第二群组后,存储器控制电路24可指示存储器模块122基于第一读取电压组中的第一读取电压从第二实体单元中的第一类页面单元读取数据(亦称为第三数据)。第三数据可反映使用第一读取电压对第二实体单元中的第一类页面单元的读取结果。
在一实施例中,在读取第三数据后,存储器控制电路24可通过解码电路23来解码第三数据。根据第三数据的解码结果,存储器控制电路24可更新对应于第一读取电压的权重信息(亦称为第三权重信息)。例如,第三权重信息可包括一个权重值(亦称为第三权重值)。响应于第三数据被成功解码(即第三数据中的所有错误皆被更正),存储器控制电路24可将第三权重值加“1”或加上预设值。然而,若第三数据未被成功解码(即第三数据中存在无法被更正的错误),则存储器控制电路24可不调整第三权重信息。或者,在一实施例中,若第三数据未被成功解码,则存储器控制电路24可将第三权重值减“1”或减去预设值。由此,更新后的第三权重信息可反映或正相关于在过去一段时间内使用第一读取电压组中的第一读取电压从属于第二群组的至少一实体单元中的第一类页面单元读取的数据被成功解码的次数。
在一实施例中,在更新第三权重信息后,存储器控制电路24可根据第三权重信息更新排序信息(亦称为第三排序信息)。第三排序信息可反映所述多个候选读取电压组中各别的第一类读取电压针对第二群组中的各实体单元的使用优先权。需注意的是,第三排序信息可不同于第一排序信息与第二排序信息。
在一实施例中,存储器控制电路24可根据第三排序信息来从这些候选读取电压组中挑选使用优先权最高或相对较高的第一类读取电压作为下一次针对第二群组中的任一实体单元的重读操作中所使用的第一类读取电压。在一实施例中,前述第三权重值可正相关于第一读取电压组中的第一读取电压针对第二群组的使用优先权。若第三权重值越大,则第一读取电压组中的第一读取电压被从这些候选读取电压组中的所有第一类读取电压中挑选作为下一次针对第二群组中的任一实体单元的重读操作中所使用的第一类读取电压的优先权(或机率)越高。须注意的是,类似于第一排序信息,第三排序信息可不影响这些候选读取电压组中的其他类型的读取电压(例如第二类读取电压)的使用优先权。此外,第三排序信息也不影响这些候选读取电压组针对其他群组(例如第一群组)的使用优先群。
在一实施例中,在将第二实体单元分组至第二群组后,存储器控制电路24还可指示存储器模块122基于第一读取电压组中的第二读取电压从第二实体单元中的第二类页面单元读取数据(亦称为第四数据)。第四数据可反映使用第二读取电压对第二实体单元中的第二类页面单元的读取结果。
在一实施例中,在读取第四数据后,存储器控制电路24可通过解码电路23来解码第四数据。根据第四数据的解码结果,存储器控制电路24可更新对应于第二读取电压的权重信息(亦称为第四权重信息)。例如,第四权重信息可包括一个权重值(亦称为第四权重值)。响应于第四数据被成功解码(即第四数据中的所有错误皆被更正),存储器控制电路24可将第四权重值加“1”或加上预设值。然而,若第四数据未被成功解码(即第四数据中存在无法被更正的错误),则存储器控制电路24可不调整第四权重信息。或者,在一实施例中,若第四数据未被成功解码,则存储器控制电路24可将第四权重值减“1”或减去预设值。由此,更新后的第四权重信息可反映或正相关于在过去一段时间内使用第一读取电压组中的第二读取电压从属于第二群组的至少一实体单元中的第二类页面单元读取的数据被成功解码的次数。
在一实施例中,在更新第四权重信息后,存储器控制电路24可根据第四权重信息更新排序信息(亦称为第四排序信息)。第四排序信息可反映所述多个候选读取电压组中各别的第二类读取电压针对第二群组中的各实体单元的使用优先权。需注意的是,第四排序信息可不同于第一排序信息、第二排序信息及第三排序信息。
在一实施例中,存储器控制电路24可根据第四排序信息来从这些候选读取电压组中挑选使用优先权最高或相对较高的第二类读取电压作为下一次针对第二群组中的任一实体单元的重读操作中所使用的第二类读取电压。在一实施例中,前述第四权重值可正相关于第一读取电压组中的第二读取电压针对第二群组的使用优先权。若第四权重值越大,则第一读取电压组中的第二读取电压被从这些候选读取电压组中的所有第二类读取电压中挑选作为下一次针对第二群组中的任一实体单元的重读操作中所使用的第二类读取电压的优先权(或机率)越高。须注意的是,类似于第二排序信息,第四排序信息可不影响这些候选读取电压组中的其他类型的读取电压(例如第一类读取电压)的使用优先权。此外,第四排序信息也不影响这些候选读取电压组针对其他群组(例如第一群组)的使用优先群。
图5是根据本发明的实施例所示出的对实体管理单元中的多个实体单元进行分组的示意图。请参照图5,在一实施例中,假设实体管理单元51包括实体单元501(1)~501(D)。实体单元501(1)~501(D)分别对应于一或多条字线。根据实体单元501(1)~501(D)各别的比特错误率,存储器控制电路24可将实体单元501(1)~501(D)分别分组至多个群组的其中之一。例如,存储器控制电路24可将实体单元501(1)、501(2)及501(n)分别分组至群组A、群组B及群组C。群组A、群组B及群组C可对应不同的比特错误率范围。例如,实体单元501(i)的比特错误率可反映或正相关于从实体单元501(i)读取的数据的比特错误率。
图6是根据本发明的实施例所示出的多个候选读取电压组的示意图。请参照图6,假设读取电压组61(1)~61(E)皆为候选读取电压组。在读取电压组61(1)~61(E)中,读取电压组61(i)包括第一类读取电压601(i)、第二类读取电压602(i)及第三类读取电压603(i)。以图4为例,第一类读取电压601(i)包括读取电压RV1与RV5,第二类读取电压602(i)包括读取电压RV2、RV4及RV6,且第三类读取电压603(i)包括读取电压RV3与RV7。
在一实施例中,在发生解码失败后,存储器控制电路24可根据读取电压组61(1)~61(E)的至少其中之一来决定在下一次的重读操作中使用的读取电压组(亦称为重读电压组)。例如,一个重读电压组可包括从读取电压组61(1)~61(E)中挑选的第一类读取电压、第二类读取电压及第三类读取电压。在一实施例中,在重读操作中,存储器控制电路24可指示存储器模块122基于此重读电压组中的多个读取电压(例如图7的读取电压RV1~RV7)来重新从特定的实体单元读取数据,以尝试减少所读取的数据中的错误。
图7是根据本发明的实施例所示出的针对读取电压组中的不同类型的读取电压分别进行排序的示意图。请参照图6与图7,针对群组A,排序信息71(1)可反映出读取电压组61(1)~61(E)中各别的第一类读取电压601(1)~601(E)针对群组A中的各实体单元的使用优先权。以排序信息71(1)为例,第一类读取电压601(2)排序在第一类读取电压601(7)之前,表示第一类读取电压601(2)针对群组A中的各实体单元的使用优先权高于第一类读取电压601(7)针对群组A中的各实体单元的使用优先权。根据排序信息71(1),在针对群组A中的实体单元的重读操作中,第一类读取电压601(2)可优先被选择并用于读取此实体单元的第一类页面单元。然而,若使用第一类读取电压601(2)读取的数据仍无法被成功解码,根据排序信息71(1),在针对群组A中的同一个实体单元的下一次重读操作中,第一类读取电压601(7)可接续被选择并用于重新读取此实体单元的第一类页面单元。依此类推,排序信息71(2)可反映出读取电压组61(1)~61(E)中各别的第二类读取电压602(1)~602(E)针对群组A中的各实体单元的使用优先权。此外,排序信息71(3)可反映出读取电压组61(1)~61(E)中各别的第三类读取电压603(1)~603(E)针对群组A中的各实体单元的使用优先权。
另一方面,针对群组B,排序信息72(1)可反映出读取电压组61(1)~61(E)中各别的第一类读取电压601(1)~601(E)针对群组B中的各实体单元的使用优先权。排序信息72(2)可反映出读取电压组61(1)~61(E)中各别的第二类读取电压602(1)~602(E)针对群组B中的各实体单元的使用优先权。此外,排序信息72(3)可反映出读取电压组61(1)~61(E)中各别的第三类读取电压603(1)~603(E)针对群组B中的各实体单元的使用优先权。
进一步,针对群组C,排序信息73(1)可反映出读取电压组61(1)~61(E)中各别的第一类读取电压601(1)~601(E)针对群组C中的各实体单元的使用优先权。排序信息73(2)可反映出读取电压组61(1)~61(E)中各别的第二类读取电压602(1)~602(E)针对群组C中的各实体单元的使用优先权。此外,排序信息73(3)可反映出读取电压组61(1)~61(E)中各别的第三类读取电压603(1)~603(E)针对群组C中的各实体单元的使用优先权。
在一实施例中,存储器控制电路24还可根据第一权重信息与第三权重信息获得对应于第一读取电压的权重统计信息(亦称为第一权重统计信息)。例如,存储器控制电路24可对第一权重信息与第三权重信息进行逻辑运算,以获得第一权重统计信息。例如,第一权重统计信息可包括第一权重值与第三权重值的平均值。在一实施例中,存储器控制电路24可根据第一权重统计信息将所述多个候选读取电压组中的特定候选读取电压组(亦称为第一候选读取电压组)中的第一类读取电压设定为一个预设读取电压组中的第一类读取电压。例如,此预设读取电压组包括预设用以从存储器模块122中的单一实体单元中读取数据的多个读取电压(例如图4的读取电压RV1~RV7)。此单一实体单元可不限于是位于哪一个群组(例如图7的群组A~C)中。
在一实施例中,存储器控制电路24还可根据第二权重信息与第四权重信息获得对应于第二读取电压的权重统计信息(亦称为第二权重统计信息)。例如,存储器控制电路24可对第二权重信息与第四权重信息进行逻辑运算,以获得第二权重统计信息。例如,第二权重统计信息可包括第二权重值与第四权重值的平均值。在一实施例中,存储器控制电路24可根据第二权重统计信息将所述多个候选读取电压组中的另一候选读取电压组(亦称为第二候选读取电压组)中的第二类读取电压设定为所述预设读取电压组中的第二类读取电压。其中,第一候选读取电压组可相同或不同于第二候选读取电压组。依此类推,存储器控制电路24还可将所述多个候选读取电压组中的另一候选读取电压组(亦称为第三候选读取电压组)中的第三类读取电压设定为所述预设读取电压组中的第三类读取电压。
以图7为例,在一实施例中,存储器控制电路24可根据第一类读取电压601(i)分别对应于群组A、B及C的权重值,计算出对应于第一类读取电压601(i)的一个平均值(即第一权重统计信息)。在获得第一类读取电压601(1)~601(E)中的每一者所对应的平均值后,存储器控制电路24可将此些平均值中的最大者所对应的第一类读取电压(例如第一类读取电压601(j))设定为预设读取电压组中的第一类读取电压。由此,所设定的预设读取电压组中的第一类读取电压,理论上可针对群组A~C中的各个第一类页面单元读取出平均的解码成功率最高的数据。
在一实施例中,存储器控制电路24可根据第二类读取电压602(i)分别对应于群组A、B及C的权重值,计算出对应于第二类读取电压602(i)的一个平均值(即第二权重统计信息)。在获得第二类读取电压602(1)~602(E)中的每一者所对应的平均值后,存储器控制电路24可将此些平均值中的最大者所对应的第二类读取电压(例如第一类读取电压602(j))设定为预设读取电压组中的第二类读取电压。由此,所设定的预设读取电压组中的第二类读取电压,理论上可针对群组A~C中的各个第二类页面单元读取出平均的解码成功率最高的数据。
在一实施例中,存储器控制电路24可根据第三类读取电压603(i)分别对应于群组A、B及C的权重值,计算出对应于第三类读取电压603(i)的一个平均值(亦称为第三权重统计信息)。在获得第三类读取电压602(1)~602(E)中的每一者所对应的平均值后,存储器控制电路24可将此些平均值中的最大者所对应的第三类读取电压(例如第一类读取电压603(k))设定为预设读取电压组中的第三类读取电压。由此,所设定的预设读取电压组中的第三类读取电压,理论上可针对群组A~C中的各个第三类页面单元读取出平均的解码成功率最高的数据。
需注意的是,图7的实施例所示的排序信息71(1)~71(3)、72(1)~72(3)及73(1)~73(3)仅为范例,非用以限制本发明。此外,图7的实施例是以群组A、B及C作为对同一个实体管理单元中的多个实体单元(例如多条字线)进行分组的范例,然而,在一实施例中,同一个实体管理单元中的多个实体单元亦可被分组至更多或更少的群组,本发明不加以限制。
在一实施例中,解码成功的数据还可被回存至存储器模块122中,以取代原先比特错误率较高的数据。由此,可提高后续读取此数据时的解码效率。
在一实施例中,存储器控制电路24可判断存储器模块122的损耗程度是否高于预设条件。例如,存储器模块122的损耗程度正相关于存储器模块122整体的比特错误率。例如,存储器模块122整体的比特错误率可正相关于存储器模块122整体的数据写入次数、数据读取次数和/或数据抹除次数。此外,存储器模块122整体的比特错误率亦可环境温度影响。例如,当环境温度的变化率较高时,存储器模块122整体的比特错误率可能会对应提高。在一实施例中,响应于存储器模块122的损耗程度是否高于预设条件(例如存储器模块122整体的比特错误率高于预设值),存储器控制电路24可更新预设读取电压组(例如通过上述方式更新预设读取电压组中的第一类读取电压、第二类读取电压和/或第三类读取电压)。关于如何更新预设读取电压组的相关操作细节已详述于上,在此不重复赘述。
图8是根据本发明的实施例所示出的读取电压管理方法的流程图。请参照图8,在步骤S801中,根据第一实体管理单元中的第一实体单元的第一比特错误率,将第一实体单元分组至多个群组中的第一群组。在步骤S802中,基于第一读取电压组中的第一读取电压从第一实体单元中的第一类页面单元读取第一数据。在读取第一数据后,在步骤S803中,解码第一数据,并根据第一数据的解码结果更新对应于第一读取电压的第一权重信息。在步骤S804中,根据第一权重信息更新第一排序信息,其中第一排序信息反映多个候选读取电压组中各别的第一类读取电压针对第一群组的使用优先权。
另一方面,在步骤S805中,基于第一读取电压组中的第二读取电压从第一实体单元中的第二类页面单元读取第二数据。在读取第二数据后,在步骤S806中,解码第二数据,并根据第二数据的解码结果更新对应于第二读取电压的第二权重信息。在步骤S807中,根据第二权重信息更新第二排序信息,其中第二排序信息反映所述多个候选读取电压组中各别的第二类读取电压针对第一群组的使用优先权,且第一排序信息可不同于第二排序信息。
须注意的是,图8中各步骤已详细说明如上,在此便不再赘述。此外,图8中各步骤可以实作为多个程序码或是电路,本发明不加以限制。此外,图8的方法可以搭配以上范例实施例使用,也可以单独使用,本发明不加以限制。
综上所述,本发明的范例实施例所提出的读取电压管理方法、存储器存储装置及存储器控制器,可根据比特错误率对同一个实体管理单元中的各个实体单元进行分组。尔后,多个排序信息可根据从特定组别的实体单元的不同类型的页面单元中读取的多笔数据各别独立进行更新。特别是,这些排序信息可分别反映多个候选读取电压组中不同类型的读取电压针对此特定组别的使用优先权。由此,可提高后续针对不同类型的页面单元进行数据读取的正确性。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (21)
1.一种读取电压管理方法,其特征在于,用于存储器模块,所述存储器模块包括多个实体管理单元,所述多个实体管理单元包括第一实体管理单元,所述读取电压管理方法包括:
根据所述第一实体管理单元中的第一实体单元的第一比特错误率,将所述第一实体单元分组至多个群组中的第一群组;
基于第一读取电压组中的第一读取电压从所述第一实体单元中的第一类页面单元读取第一数据;
在读取所述第一数据后,解码所述第一数据,并根据所述第一数据的解码结果更新对应于所述第一读取电压的第一权重信息;
根据所述第一权重信息更新第一排序信息,其中所述第一排序信息反映多个候选读取电压组中各别的第一类读取电压针对所述第一群组的使用优先权,且所述多个候选读取电压组包括所述第一读取电压组;
基于所述第一读取电压组中的第二读取电压从所述第一实体单元中的第二类页面单元读取第二数据;
在读取所述第二数据后,解码所述第二数据,并根据所述第二数据的解码结果更新对应于所述第二读取电压的第二权重信息;以及
根据所述第二权重信息更新第二排序信息,其中所述第二排序信息反映所述多个候选读取电压组中各别的第二类读取电压针对所述第一群组的使用优先权,且所述第一排序信息不同于所述第二排序信息。
2.根据权利要求1所述的读取电压管理方法,其中所述第一类页面单元为上页、中页及下页的其中之一,且所述第二类页面单元为所述上页、所述中页及所述下页的其中的另一。
3.根据权利要求1所述的读取电压管理方法,其中所述第一类读取电压专用以读取所述第一类页面单元所存储的数据,且所述第二类读取电压专用以读取所述第二类页面单元所存储的数据。
4.根据权利要求1所述的读取电压管理方法,还包括:
根据所述第一实体管理单元中的第二实体单元的第二比特错误率,将所述第二实体单元分组至所述多个群组中的第二群组,其中所述第一比特错误率不同于所述第二比特错误率;
基于所述第一读取电压从所述第二实体单元中的第一类页面单元读取第三数据;
在读取所述第三数据后,解码所述第三数据,并根据所述第三数据的解码结果更新对应于所述第一读取电压的第三权重信息;
根据所述第三权重信息更新第三排序信息,其中所述第三排序信息反映所述多个候选读取电压组中各别的所述第一类读取电压针对所述第二群组的使用优先权;
基于所述第二读取电压从所述第二实体单元中的第二类页面单元读取第四数据;
在读取所述第四数据后,解码所述第四数据,并根据所述第四数据的解码结果更新对应于所述第二读取电压的第四权重信息;以及
根据所述第四权重信息更新第四排序信息,其中所述第四排序信息反映所述多个候选读取电压组中各别的所述第二类读取电压针对所述第二群组的使用优先权,且所述第三排序信息不同于所述第四排序信息。
5.根据权利要求4所述的读取电压管理方法,还包括:
根据所述第一权重信息与所述第三权重信息获得对应于所述第一读取电压的第一权重统计信息;
根据所述第一权重统计信息将所述多个候选读取电压组中的第一候选读取电压组中的第一类读取电压设定为预设读取电压组中的第一类读取电压;
根据所述第二权重信息与所述第四权重信息获得对应于所述第二读取电压的第二权重统计信息;以及
根据所述第二权重统计信息将所述多个候选读取电压组中的第二候选读取电压组中的第二类读取电压设定为所述预设读取电压组中的第二类读取电压,
其中所述第一候选读取电压组不同于所述第二候选读取电压组。
6.根据权利要求4所述的读取电压管理方法,其中所述第一比特错误率与所述第二比特错误率的其中之一低于一门槛值,且所述第一比特错误率与所述第二比特错误率的其中的另一高于所述门槛值。
7.根据权利要求1所述的读取电压管理方法,其中所述使用优先权是用于在至少一重读操作中决定在下一次重读操作中使用的读取电压。
8.一种存储器存储装置,其特征在于,包括:
连接接口,用以连接至主机系统;
存储器模块;以及
存储器控制器,连接至所述连接接口与所述存储器模块,
其中所述存储器模块包括多个实体管理单元,所述多个实体管理单元包括第一实体管理单元,
所述存储器控制器用以:
根据所述第一实体管理单元中的第一实体单元的第一比特错误率,将所述第一实体单元分组至多个群组中的第一群组;
基于第一读取电压组中的第一读取电压从所述第一实体单元中的第一类页面单元读取第一数据;
在读取所述第一数据后,解码所述第一数据,并根据所述第一数据的解码结果更新对应于所述第一读取电压的第一权重信息;
根据所述第一权重信息更新第一排序信息,其中所述第一排序信息反映多个候选读取电压组中各别的第一类读取电压针对所述第一群组的使用优先权,且所述多个候选读取电压组包括所述第一读取电压组;
基于所述第一读取电压组中的第二读取电压从所述第一实体单元中的第二类页面单元读取第二数据;
在读取所述第二数据后,解码所述第二数据,并根据所述第二数据的解码结果更新对应于所述第二读取电压的第二权重信息;以及
根据所述第二权重信息更新第二排序信息,其中所述第二排序信息反映所述多个候选读取电压组中各别的第二类读取电压针对所述第一群组的使用优先权,且所述第一排序信息不同于所述第二排序信息。
9.根据权利要求8所述的存储器存储装置,其中所述第一类页面单元为上页、中页及下页的其中之一,且所述第二类页面单元为所述上页、所述中页及所述下页的其中的另一。
10.根据权利要求8所述的存储器存储装置,其中所述第一类读取电压专用以读取所述第一类页面单元所存储的数据,且所述第二类读取电压专用以读取所述第二类页面单元所存储的数据。
11.根据权利要求8所述的存储器存储装置,其中所述存储器控制器还用以:
根据所述第一实体管理单元中的第二实体单元的第二比特错误率,将所述第二实体单元分组至所述多个群组中的第二群组,其中所述第一比特错误率不同于所述第二比特错误率;
基于所述第一读取电压从所述第二实体单元中的第一类页面单元读取第三数据;
在读取所述第三数据后,解码所述第三数据,并根据所述第三数据的解码结果更新对应于所述第一读取电压的第三权重信息;
根据所述第三权重信息更新第三排序信息,其中所述第三排序信息反映所述多个候选读取电压组中各别的所述第一类读取电压针对所述第二群组的使用优先权;
基于所述第二读取电压从所述第二实体单元中的第二类页面单元读取第四数据;
在读取所述第四数据后,解码所述第四数据,并根据所述第四数据的解码结果更新对应于所述第二读取电压的第四权重信息;以及
根据所述第四权重信息更新第四排序信息,其中所述第四排序信息反映所述多个候选读取电压组中各别的所述第二类读取电压针对所述第二群组的使用优先权,且所述第三排序信息不同于所述第四排序信息。
12.根据权利要求11所述的存储器存储装置,其中所述存储器控制器还用以:
根据所述第一权重信息与所述第三权重信息获得对应于所述第一读取电压的第一权重统计信息;
根据所述第一权重统计信息将所述多个候选读取电压组中的第一候选读取电压组中的第一类读取电压设定为预设读取电压组中的第一类读取电压;
根据所述第二权重信息与所述第四权重信息获得对应于所述第二读取电压的第二权重统计信息;以及
根据所述第二权重统计信息将所述多个候选读取电压组中的第二候选读取电压组中的第二类读取电压设定为所述预设读取电压组中的第二类读取电压,
其中所述第一候选读取电压组不同于所述第二候选读取电压组。
13.根据权利要求11所述的存储器存储装置,其中所述第一比特错误率与所述第二比特错误率的其中之一低于一门槛值,且所述第一比特错误率与所述第二比特错误率的其中的另一高于所述门槛值。
14.根据权利要求8所述的存储器存储装置,其中所述使用优先权是用于在至少一重读操作中决定在下一次重读操作中使用的读取电压。
15.一种存储器控制器,其特征在于,用以控制存储器模块,所述存储器控制器包括:
主机接口,用以连接至主机系统;
存储器接口,用以连接至存储器模块;
解码电路;以及
存储器控制电路,连接至所述主机接口、所述存储器接口及所述解码电路,
其中所述存储器模块包括多个实体管理单元,所述多个实体管理单元包括第一实体管理单元,
所述存储器控制电路用以:
根据所述第一实体管理单元中的第一实体单元的第一比特错误率,将所述第一实体单元分组至多个群组中的第一群组;
基于第一读取电压组中的第一读取电压从所述第一实体单元中的第一类页面单元读取第一数据;
在读取所述第一数据后,通过所述解码电路解码所述第一数据,并根据所述第一数据的解码结果更新对应于所述第一读取电压的第一权重信息;
根据所述第一权重信息更新第一排序信息,其中所述第一排序信息反映多个候选读取电压组中各别的第一类读取电压针对所述第一群组的使用优先权,且所述多个候选读取电压组包括所述第一读取电压组;
基于所述第一读取电压组中的第二读取电压从所述第一实体单元中的第二类页面单元读取第二数据;
在读取所述第二数据后,解码所述第二数据,并根据所述第二数据的解码结果更新对应于所述第二读取电压的第二权重信息;以及
根据所述第二权重信息更新第二排序信息,其中所述第二排序信息反映所述多个候选读取电压组中各别的第二类读取电压针对所述第一群组的使用优先权,且所述第一排序信息不同于所述第二排序信息。
16.根据权利要求15所述的存储器控制器,其中所述第一类页面单元为上页、中页及下页的其中之一,且所述第二类页面单元为所述上页、所述中页及所述下页的其中的另一。
17.根据权利要求15所述的存储器控制器,其中所述第一类读取电压专用以读取所述第一类页面单元所存储的数据,且所述第二类读取电压专用以读取所述第二类页面单元所存储的数据。
18.根据权利要求15所述的存储器控制器,其中所述存储器控制电路还用以:
根据所述第一实体管理单元中的第二实体单元的第二比特错误率,将所述第二实体单元分组至所述多个群组中的第二群组,其中所述第一比特错误率不同于所述第二比特错误率;
基于所述第一读取电压从所述第二实体单元中的第一类页面单元读取第三数据;
在读取所述第三数据后,解码所述第三数据,并根据所述第三数据的解码结果更新对应于所述第一读取电压的第三权重信息;
根据所述第三权重信息更新第三排序信息,其中所述第三排序信息反映所述多个候选读取电压组中各别的所述第一类读取电压针对所述第二群组的使用优先权;
基于所述第二读取电压从所述第二实体单元中的第二类页面单元读取第四数据;
在读取所述第四数据后,解码所述第四数据,并根据所述第四数据的解码结果更新对应于所述第二读取电压的第四权重信息;以及
根据所述第四权重信息更新第四排序信息,其中所述第四排序信息反映所述多个候选读取电压组中各别的所述第二类读取电压针对所述第二群组的使用优先权,且所述第三排序信息不同于所述第四排序信息。
19.根据权利要求18所述的存储器控制器,其中所述存储器控制电路还用以:
根据所述第一权重信息与所述第三权重信息获得对应于所述第一读取电压的第一权重统计信息;
根据所述第一权重统计信息将所述多个候选读取电压组中的第一候选读取电压组中的第一类读取电压设定为预设读取电压组中的第一类读取电压;
根据所述第二权重信息与所述第四权重信息获得对应于所述第二读取电压的第二权重统计信息;以及
根据所述第二权重统计信息将所述多个候选读取电压组中的第二候选读取电压组中的第二类读取电压设定为所述预设读取电压组中的第二类读取电压,
其中所述第一候选读取电压组不同于所述第二候选读取电压组。
20.根据权利要求18所述的存储器控制器,其中所述第一比特错误率与所述第二比特错误率的其中之一低于一门槛值,且所述第一比特错误率与所述第二比特错误率的其中的另一高于所述门槛值。
21.根据权利要求15所述的存储器控制器,其中所述使用优先权是用于在至少一重读操作中决定在下一次重读操作中使用的读取电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311637432.9A CN117636982A (zh) | 2023-12-01 | 2023-12-01 | 读取电压管理方法、存储器存储装置及存储器控制器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311637432.9A CN117636982A (zh) | 2023-12-01 | 2023-12-01 | 读取电压管理方法、存储器存储装置及存储器控制器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117636982A true CN117636982A (zh) | 2024-03-01 |
Family
ID=90030110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311637432.9A Pending CN117636982A (zh) | 2023-12-01 | 2023-12-01 | 读取电压管理方法、存储器存储装置及存储器控制器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117636982A (zh) |
-
2023
- 2023-12-01 CN CN202311637432.9A patent/CN117636982A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10713178B2 (en) | Mapping table updating method, memory controlling circuit unit and memory storage device | |
CN1499532B (zh) | 非易失性存储器系统内纠错码的混合实现 | |
US9583217B2 (en) | Decoding method, memory storage device and memory control circuit unit | |
US10310739B2 (en) | Memory management method, memory control circuit unit and memory storage device | |
US10579518B2 (en) | Memory management method and storage controller | |
US20160299812A1 (en) | Device-Specific Variable Error Correction | |
US20160299844A1 (en) | Mapping Logical Groups of Data to Physical Locations In Memory | |
US10424383B1 (en) | Decoding method and storage controller | |
TWI651721B (zh) | 解碼方法以及儲存控制器 | |
CN113076218B (zh) | Nvm芯片读数据错误快速处理方法及其控制器 | |
US11907059B2 (en) | Abnormal power loss recovery method, memory control circuit unit, and memory storage device | |
US10509583B1 (en) | Memory management method and storage controller | |
CN113628655B (zh) | 用以存取闪存模块的方法、闪存控制器与电子装置 | |
CN110471612B (zh) | 存储器管理方法以及存储控制器 | |
CN113094307B (zh) | 映射信息管理方法、存储器存储装置及存储器控制器 | |
CN111796774B (zh) | 存储器控制方法、存储器存储装置及存储器控制器 | |
US20220027089A1 (en) | Memory control method, memory storage device and memory control circuit unit | |
TWI717171B (zh) | 資料讀取方法、儲存控制器與儲存裝置 | |
CN117636982A (zh) | 读取电压管理方法、存储器存储装置及存储器控制器 | |
CN113094306A (zh) | 有效数据管理方法、存储器存储装置及存储器控制器 | |
CN117632579B (zh) | 存储器控制方法和存储器存储装置 | |
CN117608501B (zh) | 电压调整方法、存储器存储装置及存储器控制电路单元 | |
CN114115737B (zh) | 数据存储分配方法、存储器存储装置及控制电路单元 | |
CN118034604A (zh) | 存储器控制方法和存储器存储装置 | |
CN117636999A (zh) | 数据恢复方法、存储器存储装置及存储器控制器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |