CN117636794A - 显示数据处理系统及方法 - Google Patents
显示数据处理系统及方法 Download PDFInfo
- Publication number
- CN117636794A CN117636794A CN202311439007.9A CN202311439007A CN117636794A CN 117636794 A CN117636794 A CN 117636794A CN 202311439007 A CN202311439007 A CN 202311439007A CN 117636794 A CN117636794 A CN 117636794A
- Authority
- CN
- China
- Prior art keywords
- display data
- data
- random access
- access memory
- dynamic random
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims abstract description 26
- 230000001360 synchronised effect Effects 0.000 claims description 108
- 125000004122 cyclic group Chemical group 0.000 claims description 66
- 239000000872 buffer Substances 0.000 claims description 20
- 230000015654 memory Effects 0.000 claims description 11
- 238000003672 processing method Methods 0.000 claims description 8
- 230000009466 transformation Effects 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000004458 analytical method Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Quality & Reliability (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本公开提供了一种显示数据处理系统及方法，其中处理系统包括：主控单元、存储单元和处理单元，主控单元用于通过FPGA获取微型LED模组出现画面重叠的第一显示数据，并对第一显示数据进行解码，得到第二显示数据；存储单元分别连接至主控单元和处理单元，用于存储主控单元发送的第二显示数据；处理单元用于从存储单元存储的第二显示数据中还原出图像，并根据图像的重叠情况判断画面重叠是否由第一显示数据错乱导致。本公开对微型LED模组出现画面重叠的第一显示数据进行解码，进而还原出图像，通过查看还原的图像的重叠情况判断画面重叠是否由第一显示数据错乱导致，解决了相关技术中难以分析画面重叠是否由显示数据错乱造成的问题。
Description
技术领域
本公开涉及微型LED模组技术领域，具体涉及一种显示数据处理系统及方法。
背景技术
目前，不带标准接口的显示驱动芯片驱动微型LED(Micro-LED)模组比较复杂，在FPGA复杂的代码架构下，显示数据在整理的过程中会出现错乱，然而，相关技术中难以分析画面重叠是否由显示数据错乱造成。
针对相关技术中难以分析画面重叠是否由显示数据错乱造成的问题，目前尚未提出有效的技术解决方案。
发明内容
本公开的主要目的在于提供一种显示数据处理系统及方法，以解决相关技术中难以分析画面重叠是否由显示数据错乱造成的问题。
为了实现上述目的，本公开的第一方面提供了一种显示数据处理系统，包括：
主控单元，用于通过FPGA获取微型LED模组出现画面重叠的第一显示数据，并对第一显示数据进行解码，得到第二显示数据；
存储单元，分别连接至主控单元和处理单元，用于存储主控单元发送的第二显示数据；以及
处理单元，用于从存储单元存储的第二显示数据中还原出图像，并根据图像的重叠情况判断画面重叠是否由第一显示数据错乱导致。
可选地，主控单元包括：
FPGA，用于读取第一显示数据，对第一显示数据进行解码，得到第二显示数据，并将第一显示数据和第二显示数据写入同步动态随机存储器中；
同步动态随机存储器，连接至FPGA，用于存储第一显示数据和第二显示数据。
进一步地，FPGA包括：
数据写入子单元，连接至同步动态随机存储器，用于从出现画面重叠的微型LED模组读取第一显示数据，并将第一显示数据存储至同步动态随机存储器中；
数据解码子单元，连接至同步动态随机存储器，用于从同步动态随机存储器中读取第一显示数据，并对第一显示数据进行解码，得到第二显示数据，并将第二显示数据写入同步动态随机存储器中；
数据读取子单元，连接至同步动态随机存储器，用于从同步动态随机存储器中读取第二显示数据，将第二显示数据存储至存储单元。
进一步地，数据写入子单元包括：
缓存器，用于输入第一显示数据，其中，缓存器的个数对应微型LED模组中子屏的个数，每个缓存器由随机存储器缓存第一显示数据，缓存数据的大小为两行1位数据，当一行数据读出到第一写入fifo模块时，另一行数据更新，被新写入的第一显示数据覆盖；
第一写入fifo模块，分别连接至缓存器和同步动态随机存储器，用于将缓存器缓存的第一显示数据写入同步动态随机存储器中。
进一步地，数据解码子单元包括：
第一读取fifo模块，连接至同步动态随机存储器，用于从同步动态随机存储器中读取第一显示数据；
反位平面核心模块，分别连接至第一读取fifo模块和第二写入fifo模块，用于通过第一读取fifo模块每次从同步动态随机存储器中读取一张画面的多个位平面的一行数据，从每个位平面中每次读取一行数据进行反乱序变换，将每个位平面的每一行数据的每个像素点的1位数据按照读取的顺序拼接，得到多位数据，在一行数据全部完成拼接时通过第二写入fifo模块向同步动态随机存储器写入多位数据；
第二写入fifo模块，连接至同步动态随机存储器，用于向同步动态随机存储器写入多位数据。
进一步地，反位平面核心模块包括循环冗余校验子模块，用于：
将最后一行数据对应的多位数据写入同步动态随机存储器时，执行循环冗余校验，得到循环冗余校验值；
对于第一张画面和第二张画面，将所读取画面的循环冗余校验值跳转同步动态随机存储器地址，将所读取画面写入所述同步动态随机存储器；
从第三张画面起，如果所读取画面的循环冗余校验值与前两张画面的循环冗余校验值均相同，则不跳转同步动态随机存储器地址；
如果所读取画面的循环冗余校验值与前两张画面中至少一张画面的循环冗余校验值不同，则跳转同步动态随机存储器地址，将所读取画面写入同步动态随机存储器。
可选地，数据读取子单元包括：
第二读取fifo模块，连接至同步动态随机存储器，用于从同步动态随机存储器中读取第二显示数据；
通路模块，连接至第二读取fifo模块，用于向存储单元写入第二显示数据。
本公开的第二方面提供了一种显示数据处理方法，包括：
利用FPGA获取微型LED模组出现画面重叠的第一显示数据；
对第一显示数据进行解码，得到第二显示数据；
从第二显示数据中还原出图像；以及
根据图像的重叠情况，判断画面重叠是否由第一显示数据错乱导致。
可选地，第一显示数据包括多张画面，每张画面包括多个位平面，每个位平面包括多行数据；
其中，对第一显示数据进行解码，得到第二显示数据，包括：
每次读取第一显示数据中一张画面的多个位平面的一行数据，从每个位平面中每次读取一行数据进行反乱序变换；
将每个位平面的每一行数据的每个像素点的1位数据按照读取的顺序拼接，得到多位数据；
在一行数据全部完成拼接时，将多位数据写入同步动态随机存储器。
进一步地，在将多位数据写入同步动态随机存储器之后，该方法还包括：
将最后一行数据对应的多位数据写入同步动态随机存储器时，执行循环冗余校验，得到循环冗余校验值；
对于第一张画面和第二张画面，将所读取画面的循环冗余校验值跳转同步动态随机存储器地址，将所读取画面写入所述同步动态随机存储器；
从第三张画面起，如果所读取画面的循环冗余校验值与前两张画面的循环冗余校验值均相同，则不跳转同步动态随机存储器地址；
如果所读取画面的循环冗余校验值与前两张画面中至少一张画面的循环冗余校验值不同，则跳转同步动态随机存储器地址，将所读取画面写入同步动态随机存储器。
可选地，从第二显示数据中还原出图像，包括：
利用电脑的解析工具，从第二显示数据中还原出图像。
可选地，根据图像的重叠情况，判断画面重叠是否由第一显示数据错乱导致，包括：
如果还原出的图像不存在重叠，则微型LED模组出现的画面重叠不是由第一显示数据错乱导致；
如果还原出的图像存在重叠，则微型LED模组出现的画面重叠由第一显示数据错乱导致。
本公开的第三方面提供了一种检测系统，该检测系统包括第一方面任意一项提供的显示数据处理系统。
在本公开实施例提供的显示数据处理系统中，通过获取微型LED模组出现画面重叠的第一显示数据，对第一显示数据进行解码，得到第二显示数据，从第二显示数据中还原出图像，通过查看还原的图像的重叠情况判断画面重叠是否由第一显示数据错乱导致，解决了相关技术中难以分析画面重叠是否由显示数据错乱造成的问题。
附图说明
为了更清楚地说明本公开具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施例提供的显示数据处理系统的架构示意图；
图2为本公开实施例提供的显示数据处理系统中主控单元和存储单元的连接示意图；
图3为本公开实施例提供的FPGA的结构示意图；
图4为本公开实施例提供的数据写入子单元的结构示意图；
图5为本公开实施例提供的数据解码子单元的结构示意图；
图6为本公开实施例提供的数据读取子单元的结构示意图；
图7为本公开实施例提供的处理单元的结构示意图；
图8为本公开第一实施例提供的显示数据处理方法的流程示意图；
图9为本公开第二实施例提供的显示数据处理方法的流程示意图；
图10为本公开第三实施例提供的显示数据处理方法的流程示意图；
图11为本公开第四实施例提供的显示数据处理方法的流程示意图。
具体实施方式
为了使本技术领域的人员更好地理解本公开方案，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分的实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本公开保护的范围。
需要说明的是，本公开的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本公开的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本公开中，术语“安装”、“设置”、“设有”、“连接”、“相连”、“套接”应做广义理解。例如，可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。
需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
目前，不带标准接口的显示驱动芯片驱动微型LED(Micro-LED)模组比较复杂，在FPGA复杂的代码架构下，显示数据在整理的过程中会出现错乱，表现为当前帧画面显示时重叠了上一帧画面的残影。为了分析画面重叠是否由显示数据错乱造成，相关技术中使用逻辑分析仪，通过抓取数据线的波形来查看数据；然而，这种方式没有还原画面，难以分析显示数据是否错乱。
为了解决上述问题，本公开实施例提供了一种显示数据处理系统，处理系统的架构示意图如图1所示，包括：
主控单元，用于通过FPGA获取微型LED模组出现画面重叠的第一显示数据，并对第一显示数据进行解码，得到第二显示数据；主控单元作为接收板卡，通过主控单元内部的FPGA接收发送板卡发送的第一显示数据，其中，发送板卡中的第一显示数据来自出现画面重叠的微型LED模组；
存储单元，分别连接至主控单元和处理单元，用于存储主控单元发送的第二显示数据；其中，存储单元可以为SD卡、U盘或硬盘；
处理单元，用于从存储单元存储的第二显示数据中还原出图像，并根据图像的重叠情况判断画面重叠是否由第一显示数据错乱导致。
本公开可以利用现有开源软件从获取的第二显示数据中还原图像，查看还原的图像是否存在图像重叠，进而判断出画面重叠是否由第一显示数据错乱导致，解决了相关技术中难以分析画面重叠是否由显示数据错乱造成的问题。
在本公开一种可选的实施方式中，处理系统中主控单元和存储单元的连接示意图如图2所示，其中，存储单元可以为SD卡(SD card)，主控单元可以包括：
FPGA，用于读取第一显示数据，对第一显示数据进行解码，得到第二显示数据，并将第一显示数据和第二显示数据写入同步动态随机存储器中；
同步动态随机存储器(DDR3)，连接至FPGA，用于存储第一显示数据和第二显示数据。其中，同步动态随机存储器可以是SDR SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM或DDR4 SDRAM，在本公开实施例中，以DDR3 SDRAM为例对同步动态随机存储器进行解释说明。
本公开使用FPGA对第一显示数据进行解码，得到第二显示数据，在DDR3中存储第一显示数据和第二显示数据，并将第二显示数据存储到SD卡中，然后使用SD卡内的第二显示数据还原出图像，通过查看图像是否重叠来分析显示画面重叠是否由显示数据错乱造成。
在本公开一种优选的实施方式中，如图3所示，FPGA可以包括：
数据写入子单元，连接至同步动态随机存储器，用于从出现画面重叠的微型LED模组读取第一显示数据，并将第一显示数据存储至同步动态随机存储器中；
数据解码子单元，连接至同步动态随机存储器，用于从同步动态随机存储器中读取第一显示数据，并对第一显示数据进行解码，得到第二显示数据，并将第二显示数据写入同步动态随机存储器中；
数据读取子单元，连接至同步动态随机存储器，用于从同步动态随机存储器中读取第二显示数据，将第二显示数据存储至存储单元。
通过将FPGA的数据写入子单元、数据解码子单元和数据读取子单元分别连接至同步动态随机存储器，在数据传输时利用同步动态随机存储器读写数据，可以实现随机存取数据，并且提高数据传输的速率。
在本公开一种优选的实施方式中，如图4所示，数据写入子单元可以包括：
缓存器(buffer)，用于输入第一显示数据，其中，缓存器的个数对应微型LED模组中子屏的个数，每个缓存器由随机存储器缓存第一显示数据，缓存数据的大小为两行1位数据，当一行数据读出到第一写入fifo模块时，另一行数据更新，被新写入的第一显示数据覆盖；微型LED模组中子屏的个数由屏幕设计决定，可以为1至40个，缓存器的个数和子屏的个数相等，当缓存器的个数大于1个时，多个缓存器并行输入第一显示数据；
第一写入fifo模块(write_fifo1)，分别连接至缓存器和同步动态随机存储器，用于将缓存器缓存的第一显示数据写入同步动态随机存储器中。
图4中以4个子屏的微型LED模组为例，包括4个缓存器(buffer1、buffer2、buffer3和buffer4)，右上角为微型LED模组中画面重叠的第一显示数据，4bit并行数据输入；
每个缓存器由随机存储器缓存数据，大小为对应子屏的两行1bit数据，每个buffer存储两行数据，一行读出时另一行更新；当一行数据读出到第一写入fifo模块时，另一行数据同时被新写的数据覆盖。
在本公开一种优选的实施方式中，如图5所示，数据解码子单元可以包括：
第一读取fifo模块(read_fifo1)，连接至同步动态随机存储器，用于从同步动态随机存储器中读取第一显示数据；
反位平面核心模块(inverse_bitplane_core)，分别连接至第一读取fifo模块和第二写入fifo模块，用于通过第一读取fifo模块每次从同步动态随机存储器中读取一张画面的多个位平面的一行数据，从每个位平面中每次读取一行数据进行反乱序变换，将每个位平面的每一行数据的每个像素点的1位数据按照读取的顺序拼接，得到多位数据，在一行数据全部完成拼接时通过第二写入fifo模块向同步动态随机存储器写入多位数据；其中，一张画面包括多个位平面，每个位平面包括多行数据；
第二写入fifo模块(write_fifo2)，连接至同步动态随机存储器，用于向同步动态随机存储器写入多位数据。
因为灰度是由位平面实现，所以要收集每个像素点的灰度数据，就要收集所有位平面的数据，然后进行数据拼接，设计灰度一般小于或等于8bit，本公开以6bit灰度为例：
FPGA每次从DDR3读取一张画面的6个位平面的一行数据，假设一行数据的长度为col，那么读取的数据量为col*6bit；拼接数据的方式是存完6个位平面时，每个位平面每次读出一行做反乱序变换，针对6个位平面，将每一个位平面的第一个像素点的1bit数据通过读取的顺序拼接起来，得到一个6bit数据，拼接6个位平面成6bit数据，然后高位补0凑成只有6位数据有效的8bit数据，1个8bit数据代表一个像素点的6bit灰度值；每一个位平面的第二个像素点也是同理，直到拼接到一行数据最后一个像素点，一行数据完成时就可以向DDR3存入数据，每一行数据同理，直到最后一行数据。
在本公开一种优选的实施方式中，反位平面核心模块包括循环冗余校验子模块(crc)，用于：
将最后一行数据对应的多位数据写入同步动态随机存储器时，执行循环冗余校验，得到循环冗余校验值；
对于第一张画面和第二张画面，将所读取画面的循环冗余校验值跳转同步动态随机存储器地址，将所读取画面写入所述同步动态随机存储器；第一张画面和第二张画面的循环冗余校验值在上电时初始化为0，执行循环冗余校验，得到循环冗余校验值后更新；
从第三张画面起，如果所读取画面的循环冗余校验值与前两张画面的循环冗余校验值均相同，则不跳转同步动态随机存储器地址；
如果所读取画面的循环冗余校验值与前两张画面中至少一张画面的循环冗余校验值不同，则跳转同步动态随机存储器地址，将所读取画面写入同步动态随机存储器。
当所读取画面的最后一行数据存入DDR3时，需要进行循环冗余校验比较；从第三张画面开始，如果该画面的循环冗余校验值与前一张画面和再前一张画面的循环冗余校验值均相同，则不跳转DDR3地址，如果该画面的循环冗余校验值与前一张画面和再前一张画面的循环冗余校验值不同或均不同，则跳转DDR3地址，以避免写入DDR3的画面相同，造成存储空间不足的情况。
DDR3每次存完一张画面且反位平面核心模块在处理下一张画面时，就可以向写SD卡通道突发数据了；其中，突发是指在同一行中相邻的存储单元连续进行数据传输的方式。
在本公开一种可选的实施方式中，如图6所示，数据读取子单元可以包括：
第二读取fifo模块(read_fifo2)，连接至同步动态随机存储器，用于从同步动态随机存储器中读取第二显示数据；
通路模块(mem_to_sd_path)，连接至第二读取fifo模块，用于向存储单元写入第二显示数据。通路模块负责向SD卡写入一张张图像的第二显示数据。
板卡读取完所有第二显示数据后，就可以将SD卡插入读卡器，借助电脑的解析工具还原图像，通过查看还原的图像是否重叠，方便分析第一显示数据是否有错乱。
在本公开一种可选的实施方式中，如图7所示，处理单元可以包括：
还原子单元，用于从第二显示数据中还原出图像；还原子单元作为解析工具，从获取的第二显示数据中还原图像；
判断子单元，连接至还原子单元，用于根据图像的重叠情况，判断画面重叠是否由第一显示数据错乱导致。利用判断子单元观察还原的图像是否有重叠，分析出微型LED模组出现的画面重叠是否由第一显示数据错乱导致：如果还原出的图像不存在重叠，则微型LED模组出现的画面重叠不是由第一显示数据错乱导致；如果还原出的图像存在重叠，则微型LED模组出现的画面重叠由第一显示数据错乱导致。
本公开实施例还提供了一种显示数据处理方法，流程示意图如图8所示，该方法包括如下的步骤S101至步骤S104：
步骤S101：利用FPGA获取微型LED模组出现画面重叠的第一显示数据；从出现画面重叠的微型LED模组读取第一显示数据；
步骤S102：对第一显示数据进行解码，得到第二显示数据；
在本公开一种可选的实施方式中，第一显示数据包括多张画面，每张画面包括多个位平面，每个位平面包括多行数据；
其中，如图9所示，步骤S102包括如下的步骤S1021至步骤S1023：
步骤S1021：每次读取第一显示数据中一张画面的多个位平面的一行数据，从每个位平面中每次读取一行数据进行反乱序变换；
步骤S1022：将每个位平面的每一行数据的每个像素点的1位数据按照读取的顺序拼接，得到多位数据；
步骤S1023：在一行数据全部完成拼接时，将多位数据写入同步动态随机存储器。
本公开以每张画面包括6个位平面为例，每次读取一张画面的6个位平面的一行数据，假设一行数据的长度为col，那么读取的数据量为col*6bit；拼接数据的方式是存完6个位平面时，每个位平面每次读出一行进行反乱序变换，针对6个位平面，将每一个位平面的第一个像素点的1bit数据通过读取的顺序拼接起来，得到一个6bit数据，拼接6个位平面成6bit数据，然后高位补0凑成只有6位数据有效的8bit数据，1个8bit数据代表一个像素点的6bit灰度值；每一个位平面的第二个像素点也是同理，直到拼接到一行数据最后一个像素点，一行数据完成时就可以向同步动态随机存储器存入数据，每一行数据同理，直到最后一行数据。
基于上述实施方式，在本公开一种优选的实施方式中，在步骤S1023中的将多位数据写入同步动态随机存储器之后，如图10所示，该方法还包括如下的步骤S1024至步骤S1027：
步骤S1024：将最后一行数据对应的多位数据写入同步动态随机存储器时，执行循环冗余校验，得到循环冗余校验值；
步骤S1025：对于第一张画面和第二张画面，将所读取画面的循环冗余校验值跳转同步动态随机存储器地址，将所读取画面写入所述同步动态随机存储器；第一张画面和第二张画面的循环冗余校验值在上电时初始化为0，执行循环冗余校验，得到循环冗余校验值后更新；
步骤S1026：从第三张画面起，如果所读取画面的循环冗余校验值与前两张画面的循环冗余校验值均相同，则不跳转同步动态随机存储器地址；
步骤S1027：如果所读取画面的循环冗余校验值与前两张画面中至少一张画面的循环冗余校验值不同，则跳转同步动态随机存储器地址，将所读取画面写入同步动态随机存储器。
当所读取画面的最后一行数据存入同步动态随机存储器时，需要进行循环冗余校验比较；从第三张画面开始，如果该画面的循环冗余校验值与前一张画面和再前一张画面的循环冗余校验值均相同，则不跳转同步动态随机存储器地址，如果该画面的循环冗余校验值与前一张画面和再前一张画面的循环冗余校验值不同或均不同，则跳转同步动态随机存储器地址，以避免写入同步动态随机存储器的画面相同，造成存储空间不足的情况。
步骤S103：从第二显示数据中还原出图像；
在本公开一种可选的实施方式中，步骤S103包括：
利用电脑的解析工具，从第二显示数据中还原出图像。可以利用电脑上的现有开源软件作为解析工具，从获取的第二显示数据中还原图像。
步骤S104：根据图像的重叠情况，判断画面重叠是否由第一显示数据错乱导致。观察还原的图像是否有重叠，分析出微型LED模组出现的画面重叠是否由第一显示数据错乱导致。
在本公开一种可选的实施方式中，如图11所示，步骤S104包括如下的步骤S1041至步骤S1042：
步骤S1041：如果还原出的图像不存在重叠，则微型LED模组出现的画面重叠不是由第一显示数据错乱导致；还原出的图像没有观察到重叠，分析出画面重叠不是由第一显示数据错乱导致；
步骤S1042：如果还原出的图像存在重叠，则微型LED模组出现的画面重叠由第一显示数据错乱导致。还原出的图像观察到重叠，分析出画面重叠由第一显示数据错乱导致。
本公开实施例还提供了一种检测系统，该检测系统包括上述显示数据处理系统。该检测系统可以应用于检测微型LED模组显示画面重叠的原因，检验发送板卡发出的显示数据是否错乱导致显示画面重叠。
从以上的描述中，可以看出，本公开实现了如下技术效果：
本公开通过获取微型LED模组出现画面重叠的第一显示数据，对第一显示数据进行解码，得到第二显示数据，从第二显示数据中还原出图像，通过查看还原的图像的重叠情况判断画面重叠是否由第一显示数据错乱导致，解决了相关技术中难以分析画面重叠是否由显示数据错乱造成的问题。
需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
本领域技术人员可以理解，实现上述方法实施例中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成的，程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述方法实施例的流程。其中，存储介质可以为磁碟、光盘、只读存储记忆体(Read-Only Memory，简称为ROM)、随机存储记忆体(Random Access Memory，简称为RAM)、快闪存储器(Flash Memory，简称为FM)、硬盘(Hard Disk Drive，简称为HDD)或固态硬盘(Solid-State Drive，简称为SSD)等；存储介质还可以包括上述种类的存储器的组合。
虽然结合附图描述了本公开的实施方式，但是本领域技术人员可以在不脱离本公开的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。
Claims (11)
1.一种显示数据处理系统，其特征在于，包括：
主控单元，用于通过FPGA获取微型LED模组出现画面重叠的第一显示数据，并对所述第一显示数据进行解码，得到第二显示数据；
存储单元，分别连接至所述主控单元和处理单元，用于存储所述主控单元发送的第二显示数据；以及
处理单元，用于从所述存储单元存储的第二显示数据中还原出图像，并根据所述图像的重叠情况判断所述画面重叠是否由所述第一显示数据错乱导致。
2.根据权利要求1所述的系统，其特征在于，所述主控单元包括：
FPGA，用于读取所述第一显示数据，对所述第一显示数据进行解码，得到第二显示数据，并将所述第一显示数据和第二显示数据写入同步动态随机存储器中；
同步动态随机存储器，连接至所述FPGA，用于存储所述第一显示数据和第二显示数据。
3.根据权利要求2所述的系统，其特征在于，所述FPGA包括：
数据写入子单元，连接至所述同步动态随机存储器，用于从出现画面重叠的微型LED模组读取所述第一显示数据，并将所述第一显示数据存储至所述同步动态随机存储器中；
数据解码子单元，连接至所述同步动态随机存储器，用于从所述同步动态随机存储器中读取所述第一显示数据，并对所述第一显示数据进行解码，得到第二显示数据，并将所述第二显示数据写入所述同步动态随机存储器中；
数据读取子单元，连接至所述同步动态随机存储器，用于从所述同步动态随机存储器中读取所述第二显示数据，将所述第二显示数据存储至所述存储单元。
4.根据权利要求3所述的系统，其特征在于，所述数据写入子单元包括：
缓存器，用于输入所述第一显示数据，其中，缓存器的个数对应所述微型LED模组中子屏的个数，每个缓存器由随机存储器缓存所述第一显示数据，缓存数据的大小为两行1位数据，当一行数据读出到第一写入fifo模块时，另一行数据更新，被新写入的第一显示数据覆盖；
第一写入fifo模块，分别连接至缓存器和同步动态随机存储器，用于将缓存器缓存的第一显示数据写入所述同步动态随机存储器中。
5.根据权利要求3所述的系统，其特征在于，所述数据解码子单元包括：
第一读取fifo模块，连接至所述同步动态随机存储器，用于从所述同步动态随机存储器中读取所述第一显示数据；
反位平面核心模块，分别连接至所述第一读取fifo模块和第二写入fifo模块，用于通过所述第一读取fifo模块每次从所述同步动态随机存储器中读取一张画面的多个位平面的一行数据，从每个位平面中每次读取一行数据进行反乱序变换，将每个位平面的每一行数据的每个像素点的1位数据按照读取的顺序拼接，得到多位数据，在一行数据全部完成拼接时通过所述第二写入fifo模块向所述同步动态随机存储器写入所述多位数据；
第二写入fifo模块，连接至所述同步动态随机存储器，用于向所述同步动态随机存储器写入所述多位数据。
6.根据权利要求5所述的系统，其特征在于，所述反位平面核心模块包括循环冗余校验子模块，用于：
将最后一行数据对应的多位数据写入所述同步动态随机存储器时，执行循环冗余校验，得到循环冗余校验值；
对于第一张画面和第二张画面，将所读取画面的循环冗余校验值跳转同步动态随机存储器地址，将所读取画面写入所述同步动态随机存储器；
从第三张画面起，如果所读取画面的循环冗余校验值与前两张画面的循环冗余校验值均相同，则不跳转同步动态随机存储器地址；
如果所读取画面的循环冗余校验值与前两张画面中至少一张画面的循环冗余校验值不同，则跳转同步动态随机存储器地址，将所读取画面写入所述同步动态随机存储器。
7.根据权利要求3所述的系统，其特征在于，所述数据读取子单元包括：
第二读取fifo模块，连接至所述同步动态随机存储器，用于从所述同步动态随机存储器中读取所述第二显示数据；
通路模块，连接至所述第二读取fifo模块，用于向所述存储单元写入所述第二显示数据。
8.一种显示数据处理方法，其特征在于，包括：
利用FPGA获取微型LED模组出现画面重叠的第一显示数据；
对所述第一显示数据进行解码，得到第二显示数据；
从所述第二显示数据中还原出图像；以及
根据所述图像的重叠情况，判断所述画面重叠是否由所述第一显示数据错乱导致。
9.根据权利要求8所述的方法，其特征在于，
所述第一显示数据包括多张画面，每张画面包括多个位平面，每个位平面包括多行数据；
其中，所述对所述第一显示数据进行解码，得到第二显示数据，包括：
每次读取所述第一显示数据中一张画面的多个位平面的一行数据，从每个位平面中每次读取一行数据进行反乱序变换；
将每个位平面的每一行数据的每个像素点的1位数据按照读取的顺序拼接，得到多位数据；
在一行数据全部完成拼接时，将所述多位数据写入同步动态随机存储器。
10.根据权利要求9所述的方法，其特征在于，在将所述多位数据写入同步动态随机存储器之后，所述方法还包括：
将最后一行数据对应的多位数据写入所述同步动态随机存储器时，执行循环冗余校验，得到循环冗余校验值；
对于第一张画面和第二张画面，将所读取画面的循环冗余校验值跳转同步动态随机存储器地址，将所读取画面写入所述同步动态随机存储器；
从第三张画面起，如果所读取画面的循环冗余校验值与前两张画面的循环冗余校验值均相同，则不跳转同步动态随机存储器地址；
如果所读取画面的循环冗余校验值与前两张画面中至少一张画面的循环冗余校验值不同，则跳转同步动态随机存储器地址，将所读取画面写入所述同步动态随机存储器。
11.根据权利要求8所述的方法，其特征在于，所述根据所述图像的重叠情况，判断所述画面重叠是否由所述第一显示数据错乱导致，包括：
如果还原出的图像不存在重叠，则微型LED模组出现的画面重叠不是由所述第一显示数据错乱导致；
如果还原出的图像存在重叠，则微型LED模组出现的画面重叠由所述第一显示数据错乱导致。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311439007.9A CN117636794A (zh) | 2023-10-31 | 2023-10-31 | 显示数据处理系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311439007.9A CN117636794A (zh) | 2023-10-31 | 2023-10-31 | 显示数据处理系统及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117636794A true CN117636794A (zh) | 2024-03-01 |
Family
ID=90034683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311439007.9A Pending CN117636794A (zh) | 2023-10-31 | 2023-10-31 | 显示数据处理系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117636794A (zh) |
-
2023
- 2023-10-31 CN CN202311439007.9A patent/CN117636794A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6819326B2 (en) | Memory address translation for image processing | |
| CN109992234B (zh) | 图像数据读取方法、装置、电子设备及可读存储介质 | |
| US8363713B2 (en) | Method and apparatus for loading image data | |
| KR102531741B1 (ko) | 멀티플 버퍼를 가지는 메모리 장치 및 멀티플 버퍼를 가지는 메모리를 구동하는 방법 | |
| CN113035260B (zh) | 一种动态随机存储器的测试方法及系统 | |
| US11587274B2 (en) | Time code display system and method, displaying device, storage medium and electronic apparatus | |
| CN110333993A (zh) | 内存快照的生成方法、装置、电子设备和存储介质 | |
| CN102903332A (zh) | 一种led显示屏的异步控制方法和异步控制卡 | |
| CN114679581A (zh) | 图像数据处理方法、系统、电子装置和存储介质 | |
| CN117636794A (zh) | 显示数据处理系统及方法 | |
| CN108024116B (zh) | 一种数据缓存方法及装置 | |
| CN113160726B (zh) | 上电自检测方法和上电自检测装置 | |
| US7577878B2 (en) | Method for storing or transferring data using time sequencing | |
| CN117421242A (zh) | 应用检测方法、装置、计算机设备和计算机可读存储介质 | |
| CN105138467B (zh) | 数据存取装置、方法及磁共振设备 | |
| CN116934573A (zh) | 数据读写方法、存储介质及电子设备 | |
| US20040184306A1 (en) | Memory device | |
| CN115243047A (zh) | 一种视频压缩方法、装置、设备及介质 | |
| CN108876703B (zh) | 数据存储方法 | |
| CN101950277B (zh) | 用于微控制单元的数据传输方法与装置以及数据传输系统 | |
| CN112837256A (zh) | 一种用于Harris角点检测的电路系统及检测方法 | |
| CN104064221A (zh) | 错误修正方法以及存储器装置 | |
| JP5070240B2 (ja) | フレームデータ解析装置 | |
| CN105205069B (zh) | 一种基于分页文件的缓存打开方法和装置 | |
| CN113299335B (zh) | 一种存储器件的测试方法、测试系统及测试设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |