CN117632193A - 一种用于处理器芯片的程序烧录系统 - Google Patents

Abstract

本发明公开了一种用于处理器芯片的程序烧录系统，涉及了程序烧录技术领域，通过检修终端设置若干个通信网关，并实时获取上位机模块、通信控制模块以及处理器模块的网关地址，进而构建通信关系，判断各模块的运行状态，根据运行状态决定是否进行检修作业；通过上位机模块的上位机一和上位机二分别生成通信序列对一和通信序列对二，并将通信序列对一和通信序列对二传输至通信控制模块；进而通信控制模块进行相应的上位机一通信操作和上位机二控制操作，并生成不同类型的操作指令传输至处理器模块；进而处理器模块接收操作指令，并根据操作指令执行进行相应的烧录操作，从而实现对处理器芯片的程序烧录。

Description

一种用于处理器芯片的程序烧录系统

技术领域

本发明涉及程序烧录技术领域，具体是一种用于处理器芯片的程序烧录系统。

背景技术

在科技日益发展的今天，集成电路芯片在生活中已成为必不可少的一部分，尤其对于处理器芯片，其应用范围更是庞大，由于在消费类应用大量处理器芯片，则对于处理器芯片程序烧录的需求也越来越高，需要能上位机调试程序且能在芯片运行过程中在线烧录程序或数据，并在产品量产后能够通过最少接口引脚最大速度更新程序。

如何对程序烧录系统的相关各模块之间的通信关系进行构建，并实时获取各个模块的运行状态，从而及时发现各模块存在的异常并及时进行检修，如何进行上位机的通信和执行相应的编程操作与擦除操作，进而实现高效的烧录，以上这些问题是我们目前所需要考虑的。

发明内容

为了解决上述问题，本发明的目的在于提供一种用于处理器芯片的程序烧录系统。

本发明的目的可以通过以下技术方案实现：一种用于处理器芯片的程序烧录系统，包括检修终端，所述检修终端通信连接有上位机模块、通信控制模块以及处理器模块；

所述检修终端设置若干个通信网关，用于实时获取上位机模块、通信控制模块以及处理器模块的网关地址，进而构建通信关系，并判断各模块的运行状态，根据运行状态决定是否进行检修作业；

所述上位机模块包括上位机一和上位机二；

所述上位机一用于获取传输IIC协议并携带通信密钥一至密钥寄存器，以及获取密码寄存器内的通信密码一，进而根据通信密钥一和通信密码一生成通信序列对一；

所述上位机二用于调用JTAG接口，进而写入通信密钥二至密钥寄存器，以及获取密码寄存器内的通信密码二，进而根据通信密钥二和通信密码二生成通信序列对二；

所述通信控制模块用于根据通信序列对一和通信序列对二进行相应的上位机一通信操作和上位机二控制操作，进而生成不同类型的操作指令，并将操作指令传输至处理器模块；

所述处理器模块用于根据操作指令执行进行相应的烧录操作，所述烧录操作包括数据编程和数据擦除。

进一步的，所述检修终端构建与各模块通信关系的过程包括：

所述检修终端设置有若干个通信网关，通信网关包括不同的网关状态，网关状态包括“网关占用”和“网关空闲”，通信网关处设置有地址检索程序，通过地址检索程序获取上位机模块、通信控制模块以及处理器模块的网关地址；

若地址检索程序判定网关地址为合规地址，且通信网关的网关状态为“网关空闲”，则将该合规地址录入至通信网关对应的读写区域，若网关状态为“网关占用”，则生成寻址请求，通过寻址请求寻找下一个处于“网关空闲”的通信网关，并进行网关地址的录入；

当各模块的网关地址被全部录入至检修终端后，构建各模块与检修终端之间的通信传输通道，进而获取通信传输通道对应的各模块与检修终端之间的通信关系。

进一步的，通过判断各模块的运行状态决定是否进行检修作业的过程包括：

所述通信关系包括通信关系构建成功和通信关系构建失败，分别绑定相应的标识“1”和标识“0”，所述各模块的运行状态包括“通信异常”和“通信正常”；

当获取到标识为“0”时，判断标识“0”对应的模块为“通信异常”，当前“通信异常”的模块生成检修指令发送至检修终端，由检修终端安排相应的检修人员执行检修作业；

当获取到标识为“1”时，判断当前标识“1”对应的模块为“通信正常”，继续获取当前模块的运行参数，并将运行参数与预设的标准运行参数范围进行比对，根据比对结果执行相应操作。

进一步的，所述上位机一生成通信序列对一的过程包括：

所述上位机一获取传输IIC协议，并设置通信密钥一，将通信密钥一携带关联至传输IIC协议内，通过传输IIC协议将通信密钥一传输至处理器内部加解密电路所对应的密钥寄存器内，处理器内设置有密码寄存器存储通信密码一，进而根据通信密钥一和通信密码一生成通信序列对一。

进一步的，所述上位机二生成通信序列对二的过程包括：

所述上位机二调用JTAG接口，并设置通信密钥二，通过JTAG接口传输通信密钥二至处理器，并将通信密钥二写入至处理器对应的密钥寄存器内，获取处理器内密码寄存器所存储的通信密码二，进而根据通信密钥二和通信密码二生成通信序列对二，设置数据传输空间，数据传输空间包括主传输通道和备用传输通道，将通信序列对一和通信序列对二压缩成通信数据流，进而将通信数据流通过主传输通道传输至通信控制模块，获取主传输通道进行通信数据流传输时的传输负载，记为Pr，预设主传输通道的负载阈值，记为Pr阈，若Pr≥Pr阈，则将超过传输负载的部分通信数据流转移至备用传输通道内进行传输，否则，不进行任何操作。

进一步的，根据所述通信序列对一和通信序列对二进行相应的上位机一通信操作和上位机二控制操作的过程包括：

所述通信控制模块设置有通信子单元和控制子单元；

所述通信控制模块获取通信数据流，进而将通信数据流解构为通信序列对一和通信序列对二，并将通信序列对一和通信序列对二分别导入至通信子单元和控制子单元；

所述通信子单元用于获取通信序列对一，进而进行相应的上位机一通信操作，所述控制子单元用于获取通信序列对二，进而进行相应的上位机二控制操作，并生成不同类型的操作指令。

进一步的，所述处理器模块根据操作指令进行数据编程的过程包括：

所述处理器模块获取操作指令，不同类型的操作指令包括编程指令和擦除指令，上位机二通过编程指令、编程程序、编程地址以及编程数据进行数据编程，设置编程最大次数，并判断编程次数是否等于0，若编程次数等于0，则退出编程并返回相应的编程错误值给上位机二，若编程次数不等于0，则通过获取ROM对FLASH进行编程。

进一步的，所述处理器模块进行数据擦除的过程包括：

通过擦除指令进行数据擦除，上位机二通过JTAG匹配处理器进行密码解密，上位机二通过JTAG协议调用ROM中擦除程序并传入擦除地址，设置最大擦除次数进行死循环控制避免，判断擦除地址是否正确，若擦除地址错误，则退出擦除，并返回相应擦除错误值给上位机二，否则，进入擦除模式，判断擦除次数是否等于0，若擦除次数等于0，则退出擦除并返回相应擦除错误值给上位机二，若擦除次数不等于0且擦除地址等于0，则退出擦除并返回相应擦除错误值给上位机二；

若擦除次数不等于0且擦除地址不等于0，则判断擦除地址是否为整个FLASH擦除，若擦除地址为整个FLASH擦除，即进入FLASH CHIP擦除，若擦除地址为区域擦除，则进入FLASH区域擦除，判断被擦除区域是否为全1，若是，则设置已擦除地址等于0，若被擦除区域不为全1，则擦除次数自减1，并跳转到擦除模式入口。

与现有技术相比，本发明的有益效果是：

1、使用的IIC接口能够实现快速更新程序，且其使用较少的端口数，从而减少后期系统更新留下的引脚数，能更大限度利用处理器相关的内部GPIO，使用JTAG接口能够通过处理器总线调用ROM中程序操作FLASH，且由于JTAG接口可以直接访问处理器总线，便能随时通过处理器总线读出处理器内部各寄存器值，有助于处理器程序开发阶段调试。

2、通过检修终端设置的若干个通信网关，实现了各个模块的通信关系构建，并实时获取各模块的运行状态，通过判断运行状态是否存在异常，进而及时发现异常并进行检修作业，从而及时解决异常，通过上位机模块的上位机一和上位机二生成相应的通信序列对一、通信序列对二以及操作指令，进而由处理器模块根据操作指令进行相应的数据编程和数据擦除，从而实现了高效的数据烧录。

附图说明

图1为本发明的原理图。

具体实施方式

如图1所示，一种用于处理器芯片的程序烧录系统，包括检修终端，所述检修终端通信连接有上位机模块、通信控制模块以及处理器模块；

所述检修终端设置若干个通信网关，并实时获取上位机模块、通信控制模块以及处理器模块的网关地址，进而构建通信关系，并判断各模块的运行状态，根据运行状态决定是否进行检修作业；

所述上位机模块包括上位机一和上位机二；

所述上位机一获取传输IIC协议并携带通信密钥一至密钥寄存器，获取密码寄存器内的通信密码一，进而根据通信密钥一和通信密码一生成通信序列对一；

所述上位机二调用JTAG接口，进而写入通信密钥二至密钥寄存器，获取密码寄存器内的通信密码二，进而根据通信密钥二和通信密码二生成通信序列对二；

将通信序列对一和通信序列对二传输至通信控制模块；

所述通信控制模块用于根据通信序列对一和通信序列对二进行相应的上位机一通信操作和上位机二控制操作，进而生成不同类型的操作指令，并将操作指令传输至处理器模块；

所述处理器模块接收操作指令，并根据操作指令执行进行相应的烧录操作，所述烧录操作包括数据编程和数据擦除。

需要说明的是，在具体的实施过程中，所述检修终端设置若干个通信网关，进而构建与各模块通信关系的过程包括：

所述检修终端设置有若干个通信网关，对通信网关进行编号，记为i，有i＝1，2，3，……，n，其中n为大于0的自然数，所述通信网关包括不同的网关状态，网关状态包括“网关占用”和“网关空闲”；

通信网关处设置有地址检索程序，通过地址检索程序获取上位机模块、通信控制模块以及处理器模块的网关地址，若地址检索程序判定网关地址为合规地址，且通信网关的网关状态为“网关空闲”，则将该合规地址录入至通信网关对应的读写区域，若网关状态为“网关占用”，则生成寻址请求，通过寻址请求寻找下一个处于“网关空闲”的通信网关，并进行网关地址的录入；

重复上述操作，直至各模块的网关地址被录入至检修终端，进而构建各模块与检修终端之间的通信传输通道，获取通信传输通道内的通信数据速率，记为V，设置判定时间，记为T；

预设正常通信速率，记为V`，预设时间T内的允许异常频数，记为N，获取时间T内V≥V`的频数，记为N`，若N`≥N，则表示当前通信传输通道对应的模块与检修终端通信关系构建失败，若N`＜N，则表示通信关系构建成功；

若在时间T内V＜V`始终成立，则不进行任何操作；

需要说明的是，在具体的实施过程中，判断所述各模块的运行状态，进而决定是否进行检修作业的过程包括：

为通信关系构建成功绑定一个标识“1”，通信关系构建失败绑定一个标识“0”；

所述各模块的运行状态包括“通信异常”和“通信正常”；

当获取到标识为“0”时，判断标识“0”对应的模块为“通信异常”，当前“通信异常”的模块生成检修指令发送至检修终端，由检修终端安排相应的检修人员执行检修作业，并生成检修报表返回至检修终端进行存储；

当获取到标识为“1”时，判断当前标识“1”对应的模块为“通信正常”，继续获取当前模块的运行参数；

若运行参数不符合预设的标准运行参数范围，则判定当前模块“运行异常”，进而汇总当前模块的运行参数生成检修数据集发送至检修终端，由检修终端内设置的自动检修程序根据检修数据集生成校正参数，进而执行检修作业；

若运行参数符合预设的标准运行参数范围，则判定当前模块“运行正常”，不进行检修作业；

需要说明的是，在具体的实施过程中，所述上位机一生成通信序列对一的过程包括：

所述上位机模块包括上位机一和上位机二；

所述上位机一获取传输IIC协议，并设置通信密钥一，将通信密钥一携带关联至传输IIC协议内，通过传输IIC协议将通信密钥一传输至处理器内部加解密电路所对应的密钥寄存器内；

所述处理器内设置有密码寄存器，所述密码寄存器内存储有通信密码一，将通信密钥一标记为K1，将通信密码一标记为P1，进而根据K1和L1生成通信序列对一，记通信序列对一为R1，则有R1＝<K1，P1>；

需要说明的是，在具体的实施过程中，所述上位机二生成通信序列对二的过程包括：

所述上位机二调用JTAG接口，并设置通信密钥二，通过JTAG接口传输通信密钥二至处理器，并将通信密钥二写入至处理器对应的密钥寄存器内；

所述处理器内设置有密码寄存器，所述密码寄存器内存储有通信密码二，将通信密钥二标记为K2，将通信密码二标记为P2，进而根据K2和P2生成通信序列对二，记通信序列对二为R2，则有R2＝<K2，P2>；

设置数据传输空间，所述数据传输空间包括主传输通道和备用传输通道，将通信序列对一和通信序列对二压缩成通信数据流，进而将通信数据流通过主传输通道传输至通信控制模块；

获取主传输通道进行通信数据流传输时的传输负载，记为Pr，预设主传输通道的负载阈值，记为Pr阈，若Pr≥Pr阈，则将超过传输负载的部分通信数据流转移至备用传输通道内进行传输，否则，不进行任何操作；

需要说明的是，在具体的实施过程中，根据所述通信序列对一和通信序列对二进行相应的上位机一通信操作和上位机二控制操作的过程包括：

所述通信控制模块设置有通信子单元和控制子单元；

所述通信控制模块获取通信数据流，进而将通信数据流解构为通信序列对一和通信序列对二，并将通信序列对一和通信序列对二分别导入至通信子单元和控制子单元；

所述通信子单元用于获取通信序列对一，进而进行相应的上位机一通信操作，上位机一通信操作的内容如下：

进行处理器内对应芯片的芯片复位，芯片自启动读出处理器内的通信密码一到加解密电路的密码寄存器内，进而处理器加密，获取密码匹配的时间并判断其是否在窗口时间Tw内；

如果不在窗口时间Tw内，则结束上位机一连接IIC操作，若在窗口时间Tw内，则上位机一通过IIC接口将通信密钥一写入加解密电路的密钥寄存器来解密处理器；

若处理器未解密，则上位机一不能通过IIC接口对FLASH操作，若处理器完成解密，则上位机一判断IIC接口是否处在空闲状态，如果IIC接口处于忙碌状态，则禁止上位机一对IIC接口发送有效指令；若IIC接口处于空闲状态，则上位机一通过对IIC接口发送不同类型的操作指令，所述操作指令为有效指令；

需要说明的是，IIC接口能够快速更新程序，且IIC接口使用低至2个端口就能完成操作，而端口数越少，则越能减少后期系统更新留下的引脚数，能更大限度利用处理器相关的内部GPIO。

将不同类型的操作指令传输至处理器模块；

需要说明的是，通过有效指令进行对处理器FLASH的擦除、编程以及读操作，在IIC接口对FLASH擦除、编程或读操作未完成时，IIC接口处于忙碌状态，此时上位机一不能对IIC接口发送有效指令，上位机一完成对FLASH操作后，IIC接口处于空闲状态，此时上位机一可以再次对IIC接口发送其他有效指令对FLASH操作或者结束上位机一对IIC接口的控制，释放FLASH。

所述控制子单元用于获取通信序列对二，进而进行相应的上位机二控制操作，上位机二控制操作的内容如下：上位机二调用JTAG接口，进而通过JTAG接口调用ROM，ROM中预先写有内部烧录程序，通过内部烧录程序运行调用FLASH控制寄存器进而对FLASH进行操作；

需要说明的是，ROM中的内部烧录程序可以在处理器运行程序时在线修改FLASH内的数据，为客户存储实时数据提供方便，JTAG包括的端口有TDI、TDO、TCK、TRST以及TMS，JTAG接口能够通过获取处理器总线，进而调用ROM中程序操作FLASH，且由于JTAG接口可以直接访问处理器总线，便能随时通过处理器总线读出处理器内部各寄存器值，有助于处理器程序开发阶段的调试操作。

需要说明的是，在具体的实施过程中，所述处理器模块根据操作指令进行数据编程的过程包括：

所述处理器模块获取不同类型的操作指令，操作指令的类型包括编程指令和擦除指令，通过编程指令进行数据编程，数据编程的内容如下：上位机二通过匹配处理器进行密码解密，上位机二通过JTAG协议调用ROM中编程程序，且传入编程地址和编程数据，设置编程最大次数等于5以免程序不能正确编程时进入死循环，判断编程地址是否正确且编程数据是否为空，若编程地址错误或编程数据为空，则退出编程并返回编程错误值12给上位机二，否则，进入编程模式，判断编程次数是否等于0，若编程次数等于0，则退出编程并返回编程错误值30给上位机二，若编程次数不等于0，则通过ROM对FLASH进行编程；

完成编程后通过JTAG读出每个已完成编程地址的编程数据和该编程地址需要写入的数据对比，若读出数据和需要写入的数据相同，则表示FLASH内编程数据正确，ROM编程退出且返回编程错误值0给上位机二，若读出数据和需要写入的数据不相同，则编程次数自减1，然后跳转到编程模式入口；

需要说明的是，在具体的实施过程中，所述处理器模块进行数据擦除的过程包括：

通过擦除指令进行数据擦除，数据擦除的内容如下：上位机二通过JTAG匹配处理器进行密码解密，上位机二通过JTAG协议调用ROM中擦除程序，且传入擦除地址，设置最大擦除次数等于5以免不能正确完成擦除时进入死循环，判断擦除地址是否正确，若编程地址错误，则退出擦除并返回擦除错误值20给上位机二，否则，进入擦除模式，判断擦除次数是否等于0，若擦除次数等于0，则退出擦除并返回擦除错误值22给上位机二，若擦除次数不等于0且擦除地址等于0，则退出擦除并返回擦除错误值0给上位机二；

若擦除次数不等于0且擦除地址不等于0，则判断擦除地址是否为整个FLASH擦除，若擦除地址为整个FLASH擦除，即进入FLASH CHIP擦除，若擦除为区域擦除，则进入FLASH区域擦除，判断被擦除区域是否为全1，若是，则设置已擦除地址等于0，若被擦除区域不为全1，则擦除次数自减1，并跳转到擦除模式入口；

以上实施例仅用以说明本发明的技术方法而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方法进行修改或等同替换，而不脱离本发明技术方法精神和范围。

Claims (8)

1.一种用于处理器芯片的程序烧录系统，包括检修终端，其特征在于，所述检修终端通信连接有上位机模块、通信控制模块以及处理器模块；

所述检修终端设置若干个通信网关，用于实时获取上位机模块、通信控制模块以及处理器模块的网关地址，进而构建通信关系，并判断各模块的运行状态，根据运行状态决定是否进行检修作业；

所述上位机模块包括上位机一和上位机二；

所述上位机一用于获取传输IIC协议并携带通信密钥一至密钥寄存器，以及获取密码寄存器内的通信密码一，进而根据通信密钥一和通信密码一生成通信序列对一；

所述上位机二用于调用JTAG接口，进而写入通信密钥二至密钥寄存器，以及获取密码寄存器内的通信密码二，进而根据通信密钥二和通信密码二生成通信序列对二；

所述通信控制模块用于根据通信序列对一和通信序列对二进行相应的上位机一通信操作和上位机二控制操作，进而生成不同类型的操作指令，并将操作指令传输至处理器模块；

所述处理器模块用于根据操作指令执行进行相应的烧录操作，所述烧录操作包括数据编程和数据擦除。

2.根据权利要求1所述的一种用于处理器芯片的程序烧录系统，其特征在于，所述检修终端构建与各模块通信关系的过程包括：

所述检修终端设置有若干个通信网关，通信网关包括不同的网关状态，网关状态包括“网关占用”和“网关空闲”，通信网关处设置有地址检索程序，通过地址检索程序获取上位机模块、通信控制模块以及处理器模块的网关地址；

若地址检索程序判定网关地址为合规地址，且通信网关的网关状态为“网关空闲”，则将该合规地址录入至通信网关对应的读写区域，若网关状态为“网关占用”，则生成寻址请求，通过寻址请求寻找下一个处于“网关空闲”的通信网关，并进行网关地址的录入；

当各模块的网关地址被全部录入至检修终端后，构建各模块与检修终端之间的通信传输通道，进而获取通信传输通道对应的各模块与检修终端之间的通信关系。

3.根据权利要求2所述的一种用于处理器芯片的程序烧录系统，其特征在于，通过判断各模块的运行状态决定是否进行检修作业的过程包括：

所述通信关系包括通信关系构建成功和通信关系构建失败，分别绑定相应的标识“1”和标识“0”，所述各模块的运行状态包括“通信异常”和“通信正常”；

当获取到标识为“0”时，判断标识“0”对应的模块为“通信异常”，当前“通信异常”的模块生成检修指令发送至检修终端，由检修终端安排相应的检修人员执行检修作业；

当获取到标识为“1”时，判断当前标识“1”对应的模块为“通信正常”，继续获取当前模块的运行参数，并将运行参数与预设的标准运行参数范围进行比对，根据比对结果执行相应操作。

4.根据权利要求3所述的一种用于处理器芯片的程序烧录系统，其特征在于，所述上位机一生成通信序列对一的过程包括：

所述上位机一获取传输IIC协议，并设置通信密钥一，将通信密钥一携带关联至传输IIC协议内，通过传输IIC协议将通信密钥一传输至处理器内部加解密电路所对应的密钥寄存器内，处理器内设置有密码寄存器存储通信密码一，进而根据通信密钥一和通信密码一生成通信序列对一。

5.根据权利要求4所述的一种用于处理器芯片的程序烧录系统，其特征在于，所述上位机二生成通信序列对二的过程包括：

所述上位机二调用JTAG接口，并设置通信密钥二，通过JTAG接口传输通信密钥二至处理器，并将通信密钥二写入至处理器对应的密钥寄存器内，获取处理器内密码寄存器所存储的通信密码二，进而根据通信密钥二和通信密码二生成通信序列对二，设置数据传输空间，数据传输空间包括主传输通道和备用传输通道，将通信序列对一和通信序列对二压缩成通信数据流，进而将通信数据流通过主传输通道传输至通信控制模块，获取主传输通道进行通信数据流传输时的传输负载，记为Pr，预设主传输通道的负载阈值，记为Pr阈，若Pr≥Pr阈，则将超过传输负载的部分通信数据流转移至备用传输通道内进行传输，否则，不进行任何操作。

6.根据权利要求5所述的一种用于处理器芯片的程序烧录系统，其特征在于，根据所述通信序列对一和通信序列对二进行相应的上位机一通信操作和上位机二控制操作的过程包括：

所述通信控制模块设置有通信子单元和控制子单元；

所述通信控制模块获取通信数据流，进而将通信数据流解构为通信序列对一和通信序列对二，并将通信序列对一和通信序列对二分别导入至通信子单元和控制子单元；

所述通信子单元用于获取通信序列对一，进而进行相应的上位机一通信操作，所述控制子单元用于获取通信序列对二，进而进行相应的上位机二控制操作，并生成不同类型的操作指令。

7.根据权利要求6所述的一种用于处理器芯片的程序烧录系统，其特征在于，所述处理器模块根据操作指令进行数据编程的过程包括：

所述处理器模块获取操作指令，不同类型的操作指令包括编程指令和擦除指令，上位机二通过编程指令、编程程序、编程地址以及编程数据进行数据编程，设置编程最大次数，并判断编程次数是否等于0，若编程次数等于0，则退出编程并返回相应的编程错误值给上位机二，若编程次数不等于0，则通过获取ROM对FLASH进行编程。

8.根据权利要求7所述的一种用于处理器芯片的程序烧录系统，其特征在于，所述处理器模块进行数据擦除的过程包括：

通过擦除指令进行数据擦除，上位机二通过JTAG匹配处理器进行密码解密，上位机二通过JTAG协议调用ROM中擦除程序并传入擦除地址，设置最大擦除次数进行死循环控制避免，判断擦除地址是否正确，若擦除地址错误，则退出擦除，并返回相应擦除错误值给上位机二，否则，进入擦除模式，判断擦除次数是否等于0，若擦除次数等于0，则退出擦除并返回相应擦除错误值给上位机二，若擦除次数不等于0且擦除地址等于0，则退出擦除并返回相应擦除错误值给上位机二；

若擦除次数不等于0且擦除地址不等于0，则判断擦除地址是否为整个FLASH擦除，若擦除地址为整个FLASH擦除，即进入FLASH CHIP擦除，若擦除地址为区域擦除，则进入FLASH区域擦除，判断被擦除区域是否为全1，若是，则设置已擦除地址等于0，若被擦除区域不为全1，则擦除次数自减1，并跳转到擦除模式入口。