CN117574030A - 动态采样的谐波分量计算系统及其控制方法 - Google Patents

动态采样的谐波分量计算系统及其控制方法 Download PDF

Info

Publication number
CN117574030A
CN117574030A CN202311534692.3A CN202311534692A CN117574030A CN 117574030 A CN117574030 A CN 117574030A CN 202311534692 A CN202311534692 A CN 202311534692A CN 117574030 A CN117574030 A CN 117574030A
Authority
CN
China
Prior art keywords
frequency
module
sampling rate
calculation
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311534692.3A
Other languages
English (en)
Inventor
白洪超
徐瑞杰
彭文敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Ainuo Instrument Co ltd
Original Assignee
Qingdao Ainuo Instrument Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Ainuo Instrument Co ltd filed Critical Qingdao Ainuo Instrument Co ltd
Priority to CN202311534692.3A priority Critical patent/CN117574030A/zh
Publication of CN117574030A publication Critical patent/CN117574030A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/16—Spectrum analysis; Fourier analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/141—Discrete Fourier transforms
    • G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/40—Arrangements for reducing harmonics

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Discrete Mathematics (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明属于谐波计算领域，涉及一种动态采样的谐波分量计算系统及其控制方法。计算系统包括频率检测模块、自适应采样率生成模块、ADC采集模块、频率反馈模块和谐波计算模块，频率检测模块与自适应采样率生成模块实现数据交互，自适应采样率生成模块与ADC采集模块实现数据交互，ADC采集模块分别与频率反馈模块和谐波计算模块实现数据交互，频率反馈模块与频率检测模块实现数据交互。计算系统的控制方法，自适应采样率生成模块生成总采样点数固定、整数分频比跟随变化的自适应采样率，ADC采集模块按照自适应采样率采样后将数字电压值传输给谐波计算模块计算出谐波分量。本发明实现了不同的基波能够任意可调实时采样和计算。

Description

动态采样的谐波分量计算系统及其控制方法
技术领域
本发明属于谐波计算技术领域，具体涉及一种动态采样的谐波分量计算系统及其控制方法。
背景技术
对于采样点需要通过FFT(快速傅里叶变换)计算谐波分量的系统，前级采样点的数据采集是系统实现的关键，而对于不同的基波要想能够任意可调实时采样和计算，就不得不通过动态时钟管理器的方式产生动态采样率，才能适应该谐波分量计算系统的要求。
在Xilinx的FPGA中，时钟管理器叫做Clock Management，简称CMT，DCM/PLL/MMCM都包含在CMT中。DCM是比较早的在FPGA中使用的，比如Sparten-3和Virtex-4，后面的器件不再使用DCM了。在Virtex-4中，CMT包括一个PLL和两个DCM。DCM的核心是DLL(DelayLocked Loop)，它是一个数字模块，可以产生不同相位的时钟、分频、倍频、相位动态调整等，但精度有限。PLL就是锁相环(Phase Locked Loop)，时钟、倍频、分频、调节相位等都可以使用PLL，而且PLL是一个模拟电路，它产生的频率比DCM更加准确，抖动(jitter)也更好，但是现有的PLL不能动态调整相位，对于不同的基波无法任意可调实时采样和计算。
发明内容
为了解决上述技术问题，本发明提供一种动态采样的谐波分量计算系统及其控制方法，本发明所采用的技术方案如下：
动态采样的谐波分量计算系统，包括频率检测模块、自适应采样率生成模块、ADC采集模块、频率反馈模块和谐波计算模块，频率检测模块与自适应采样率生成模块实现数据交互，自适应采样率生成模块与ADC采集模块实现数据交互，ADC采集模块分别与频率反馈模块和谐波计算模块实现数据交互，频率反馈模块与频率检测模块实现数据交互。
如前述的动态采样的谐波分量计算系统的控制方法，包括以下步骤：
所述频率检测模块采集得到输入信号的频率，并且将输入信号的频率传输给自适应采样率生成模块，自适应采样率生成模块根据输入信号的频率生成总采样点数固定、整数分频比跟随变化的自适应采样率，并且将自适应采样率传输给ADC采集模块，ADC采集模块实现模拟电压信号采集并且转换为数字电压值，将得到的数字电压值传输给频率反馈模块，频率反馈模块通过计算过零点的时刻得到当下时刻信号频率，并且频率反馈模块将得到的当下时刻信号频率传输给频率检测模块，频率检测模块将当下时刻信号频率存储在寄存器中成为前一时刻信号频率，频率检测模块比较寄存器中的前一时刻信号频率与当前输入信号的频率，如果当前输入信号的频率与前一时刻信号频率不一致，则将输入信号的频率传输给自适应采样率生成模块调整为自适应采样率，同时ADC采集模块还按照自适应采样率采样后将数字电压值传输给谐波计算模块，谐波计算模块通过xilinx的FFT IP核实现，计算出谐波分量。
优选的，生成自适应采样率的方法是：
FS/f/a＝b (1-1)
其中，FS为固定采样率，f为输入信号的频率，a为单个信号周期采集点数，b为分频比；
先通过公式(1-1)计算得出分频比b，分频比b是一个小数，通过对b四舍五入取整后得到整数分频比b(+)；
f*a*b(+)＝FS(+) (1-2)
a＝A/T (1-3)
其中，FS(+)为自适应采样率，f为输入信号的频率，A为总采样点数，a为单个信号周期采集点数，T为信号采集周期数，b(+)为四舍五入后的整数分频比；
通过公式(1-2)计算得出自适应采样率FS(+)，整数分频比b(+)即为间隔b(+)个点取一个数进行FFT计算，经过FFT公式计算过后即为2*A个实部虚部的组合。
优选的，求得自适应采样率FS(+)后，在FPGA内部通过系统时钟10ns进行打拍，通过计数的方式，实现采样周期t(t＝1/FS(+))。
优选的，ADC采集模块在采集的过程中按照总采样点数A、整数分频比b(+)、信号采集周期数T进行采集，得到的采集数据反馈给频率反馈模块并且输送给谐波计算模块进行FFT计算。
本发明的有益效果：
本发明通过设计频率检测模块、自适应采样率生成模块和频率反馈模块，通过动态时钟管理器的方式产生动态采样率，实现了不同的基波能够任意可调实时采样和计算，适应了谐波分量计算系统的要求。
附图说明
图1是现有技术中锁相环系统的结构示意图；
图2是本发明实施例的动态采样的谐波分量计算系统的原理示意图；
图3是本发明实施例的根据不同频率得到的自适应采样率数据结果示例图；
图4是本发明实施例的将数据排列图像显示得到的合成的方波示例图；
图5是本发明实施例的将数据排列图像显示得到的方波谐波示例图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。
现在较为通用的锁相环实现方式分为两种：软件实现、硬件实现。如图1所示，是现有技术中锁相环系统的结构示意图。一个典型的通过硬件实现的锁相环系统，是由鉴相器(PD)、电压控制振荡器(VCO)和环路滤波器(LF)三个基本电路组成的。硬件实现时钟管理器借助的是锁相芯片或开关，硬件实现可以节省软件开发的成本，但锁相结构固定，无法根据基波信号的输入频率做出适当调整，对于联动和复杂的系统无法满足需求。
软件实现锁相环的方法也有很多，但是对于需要对基波信号进行实时的采集和谐波分量计算的系统，要满足谐波计算时动态调整相位的需求，目前还没有合理的方法，因此，本发明实施例中提出一种根据不同基波实现不同采样率的动态采样的谐波分量计算系统及其控制方法。
如图2所示，是本发明实施例的动态采样的谐波分量计算系统的原理示意图。本发明实施例是在FPGA平台实现的，为了满足谐波分量及IEC谐波分量计算需求而设计。
进行谐波分量计算的具体要求如下：1.谐波计算的输入信号必须为整周期信号，不可以出现由不完整周期实现的采样。2.谐波计算的输入谐波次数为2n，n为不为零的正整数。3.谐波计算的输出结果为输入信号的二倍，以实部虚部的方式输出。
所以，为了满足谐波分量计算的需求，本发明设计了通过软件控制实现的基波信号实时动态采样的谐波分量计算系统，具体实施方案如下：
动态采样的谐波分量计算系统，包括频率检测模块、自适应采样率生成模块、ADC采集模块、频率反馈模块和谐波计算模块，频率检测模块与自适应采样率生成模块实现数据交互，自适应采样率生成模块与ADC采集模块实现数据交互，ADC采集模块分别与频率反馈模块和谐波计算模块实现数据交互，频率反馈模块与频率检测模块实现数据交互；频率检测模块实际上相当于一个通过软件程序模块实现的鉴频器，用于比较数字量信号频率。
前述的动态采样的谐波分量计算系统的控制方法，包括以下步骤：
所述频率检测模块采集得到输入信号的频率f，并且将输入信号的频率f传输给自适应采样率生成模块，自适应采样率生成模块根据输入信号的频率f生成总采样点数固定、整数分频比b(+)跟随变化的自适应采样率FS(+)，并且将自适应采样率FS(+)传输给ADC采集模块进行信号采样，该ADC采集模块主要实现将模拟电压信号采集并且转换为数字电压值，将得到的数字电压值传输给频率反馈模块，频率反馈模块为数字信号模块，通过计算过零点的时刻得到当下时刻信号频率，并且频率反馈模块将得到的当下时刻信号频率传输给频率检测模块，频率检测模块将当下时刻信号频率存储在寄存器中成为前一时刻信号频率，频率检测模块比较寄存器中的前一时刻信号频率与当前输入信号的频率f，如果当前输入信号的频率f与前一时刻信号频率不一致，则将输入信号的频率f传输给自适应采样率生成模块调整为自适应采样率FS(+)。同时，ADC采集模块还按照自适应采样率FS(+)采样后将数字电压值传输给谐波计算模块，谐波计算模块通过xilinx的FFT IP核实现，计算出谐波分量。
ADC采集模块可以采用现有的采集卡中的ADC芯片实现，ADC芯片包括ADC电路及放大电路，通过采集卡采样信号特征，信号特征包含信号电压或电流的数值，通过ADC采集模块计算得到谐波输入信号并且输入至谐波计算模块，通过ADC采集模块计算得到当下时刻信号频率传输给频率检测模块。
根据经典锁相环电路，本发明针对谐波分量计算需求做出了改进。本发明中，频率检测模块通过软件方法实现，通过寄存器存储实时比较前一时刻信号频率跟当下时刻输入信号的频率与反馈信号频率，当二者有差异时将输入信号输入到自适应采样率生成模块。
经典的采样频率计算公式如下：
FS/f/a＝b (1-1)
其中，FS为固定采样率，f为输入信号的频率，a为单个信号周期采集点数，b为分频比。
本发明改进的计算公式如下：
f*a*b(+)＝FS(+) (1-2)
a＝A/T (1-3)
其中，FS(+)为自适应采样率，f为输入信号的频率，A为总采样点数，a为单个信号周期采集点数，T为信号采集周期数，b(+)为四舍五入后的整数分频比。
先通过经典公式得出分频比b，为了保证一致性且满足谐波计算需求，固定采样率FS固定，总采样点数A固定且为2n，信号采集周期数T只能为正整数，所以求得分频比b是一个小数，通过对b四舍五入取整后得到整数分频比b(+)，再经过公式反算得到最终的自适应采样率。
在程序中，整数分频比b(+)即为间隔b(+)个点取一个数进行FFT计算，规定总采样点数为A，经过FFT公式计算过后即为2*A个实部虚部的组合。
需要特别关注点在于谐波次数的提取，因为系统是做了多周期采集，在取谐波次数的时候也同样需要经过与周期数等间隔的方式。
同样，IEC谐波规定采集的信号周期数为10或12(国际规定)，所以本发明只需要更改T为10或12代入即可求得。
求得FS(+)后，在FPGA内部，通过系统时钟10ns进行打拍，通过计数的方式，实现采样周期t(t＝1/FS(+))。ADC采集模块在采集的过程中按照之前求得的总采样点数A、整数分频比b(+)、信号采集周期数T进行采集，得到的采集数据反馈给频率反馈模块并且输送给谐波计算模块进行FFT计算。
FFT计算在FPGA内部采用的IP核调用的方式，IP核是实现FFT计算的一种介质，它是一种官方打包好的协议或者API，就是硬件平台官方的内容，可以把它看成是一种流程，支持N点FFT或者IFFT计算，N为2m，m取值3～16。
对于定点输入，输入数据为N个复数向量，表示双路bx-bit二进制补码，即实部和虚部都为bx-bit二进制补码，bx＝8～34，相似地，相位因子bw也为8～34bit位宽。
对于单精度浮点输入，输入N个复数向量，表示双路32-bit浮点数据，相位因子为24或者25bit定点数。
所有的片上使用的存储器可以是RAM(BRAM)或者分布式RAM(逻辑资源实现)。FFT输入数据可以是自然序方式，输出可以选择自然序或者倒序输出。倒序输出占用的资源更多一些。
转换点数N、正向或反向转换，缩放因子和循环前缀长度都是实时可配置的，转换类型(FFT或IFFT)、缩放因子和循环前缀长度可以在帧间进行改变。改变转换点数N需要复位IP核。
提供四种可选的算法：流水线I/O、Radix-4突发I/O、Radix-2突发I/O和Radix-2Lite I/O。通过IP核即可实现FFT计算，FFT计算方法是现有技术。
以下内容为采用本发明实施例的动态采样的谐波分量计算系统及其控制方法的实验结果，根据不同频率得到的自适应采样率数据结果示例图如图3所示，图中为根据上述公式1-1、1-2、1-3得到的最终计算结果，经过公式1-1求得分频比b为小数，小数在FPGA中不能够作为分频比，四舍五入求得正整数后得到整数分频比b(+)，通过公式1-2、1-3求得最终的自适应采样率FS(+)，采样率之间相差不大，满足需求。
输出的计算结果通过matlab工具将数据排列图像显示，如图4所示，是本发明实施例的将数据排列图像显示得到的合成的方波示例图，通过matlab构造了本发明的输入数据，为一个方波信号，在信号处理领域，方波为多个正弦波叠加。
输出的计算结果通过matlab工具将数据排列图像显示，如图5所示，是本发明实施例的将数据排列图像显示得到的方波谐波示例图，从图中可以看出，经过谐波计算过后，提取得到1次谐波、3次谐波、5次谐波，并通过图3得到的不同的自适应采样率对同一方波信号进行采样计算，得到相同的三组谐波，可验证本发明可靠有效。
本发明实施例中，未详细描述的技术特征均为现有技术或者常规技术手段，在此不再赘述。
最后需要说明的是：以上实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此。本领域技术人员应该理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。

Claims (5)

1.动态采样的谐波分量计算系统，其特征在于，包括频率检测模块、自适应采样率生成模块、ADC采集模块、频率反馈模块和谐波计算模块，频率检测模块与自适应采样率生成模块实现数据交互，自适应采样率生成模块与ADC采集模块实现数据交互，ADC采集模块分别与频率反馈模块和谐波计算模块实现数据交互，频率反馈模块与频率检测模块实现数据交互。
2.如权利要求1所述的动态采样的谐波分量计算系统的控制方法，其特征在于，包括以下步骤：
所述频率检测模块采集得到输入信号的频率，并且将输入信号的频率传输给自适应采样率生成模块，自适应采样率生成模块根据输入信号的频率生成总采样点数固定、整数分频比跟随变化的自适应采样率，并且将自适应采样率传输给ADC采集模块，ADC采集模块实现模拟电压信号采集并且转换为数字电压值，将得到的数字电压值传输给频率反馈模块，频率反馈模块通过计算过零点的时刻得到当下时刻信号频率，并且频率反馈模块将得到的当下时刻信号频率传输给频率检测模块，频率检测模块将当下时刻信号频率存储在寄存器中成为前一时刻信号频率，频率检测模块比较寄存器中的前一时刻信号频率与当前输入信号的频率，如果当前输入信号的频率与前一时刻信号频率不一致，则将输入信号的频率传输给自适应采样率生成模块调整为自适应采样率，同时ADC采集模块还按照自适应采样率采样后将数字电压值传输给谐波计算模块，谐波计算模块通过xilinx的FFTIP核实现，计算出谐波分量。
3.根据权利要求2所述的动态采样的谐波分量计算系统的控制方法，其特征在于，生成自适应采样率的方法是：
FS/f/a＝b (1-1)
其中，FS为固定采样率，f为输入信号的频率，a为单个信号周期采集点数，b为分频比；
先通过公式(1-1)计算得出分频比b，分频比b是一个小数，通过对b四舍五入取整后得到整数分频比b(+)；
f*a*b(+)＝FS(+) (1-2)
a＝A/T (1-3)
其中，FS(+)为自适应采样率，f为输入信号的频率，A为总采样点数，a为单个信号周期采集点数，T为信号采集周期数，b(+)为四舍五入后的整数分频比；
通过公式(1-2)计算得出自适应采样率FS(+)，整数分频比b(+)即为间隔b(+)个点取一个数进行FFT计算，经过FFT公式计算过后即为2*A个实部虚部的组合。
4.根据权利要求3所述的动态采样的谐波分量计算系统的控制方法，其特征在于，求得自适应采样率FS(+)后，在FPGA内部通过系统时钟10ns进行打拍，通过计数的方式，实现采样周期t(t＝1/FS(+))。
5.根据权利要求4所述的动态采样的谐波分量计算系统的控制方法，其特征在于，ADC采集模块在采集的过程中按照总采样点数A、整数分频比b(+)、信号采集周期数T进行采集，得到的采集数据反馈给频率反馈模块并且输送给谐波计算模块进行FFT计算。
CN202311534692.3A 2023-11-17 2023-11-17 动态采样的谐波分量计算系统及其控制方法 Pending CN117574030A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311534692.3A CN117574030A (zh) 2023-11-17 2023-11-17 动态采样的谐波分量计算系统及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311534692.3A CN117574030A (zh) 2023-11-17 2023-11-17 动态采样的谐波分量计算系统及其控制方法

Publications (1)

Publication Number Publication Date
CN117574030A true CN117574030A (zh) 2024-02-20

Family

ID=89861922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311534692.3A Pending CN117574030A (zh) 2023-11-17 2023-11-17 动态采样的谐波分量计算系统及其控制方法

Country Status (1)

Country Link
CN (1) CN117574030A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006098287A (ja) * 2004-09-30 2006-04-13 Yokogawa Electric Corp 高調波成分測定装置
CN109725200A (zh) * 2019-01-25 2019-05-07 江苏大学 一种自适应谐波分析系统及其分析方法
CN113608023A (zh) * 2021-08-18 2021-11-05 国网湖南省电力有限公司 采样频率自适应的谐波检测方法及系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006098287A (ja) * 2004-09-30 2006-04-13 Yokogawa Electric Corp 高調波成分測定装置
CN109725200A (zh) * 2019-01-25 2019-05-07 江苏大学 一种自适应谐波分析系统及其分析方法
CN113608023A (zh) * 2021-08-18 2021-11-05 国网湖南省电力有限公司 采样频率自适应的谐波检测方法及系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
林申力: "频率动态过程中基于FFT的电力谐波测量研究", 《中国优秀硕士学位论文全文数据库 工程科技Ⅱ辑》, no. 2017, 31 July 2017 (2017-07-31) *

Similar Documents

Publication Publication Date Title
Perrott Fast and accurate behavioral simulation of fractional-N frequency synthesizers and other PLL/DLL circuits
KR102434815B1 (ko) 주파수 조절기 및 그 주파수 조절 방법, 및 전자 디바이스
CN101701985B (zh) 定频变点电网谐波检测方法及其测量仪
US8332200B2 (en) Method and simulator for generating phase noise in system with phase-locked loop
CN104391464A (zh) 一种基于fpga的硬件等效同步采样装置
El-Shennawy et al. Fractional-N PLL optimization for highly linear wideband chirp generation for FMCW radars
CN117574030A (zh) 动态采样的谐波分量计算系统及其控制方法
CN107436619B (zh) 一种高精度低代价数字正弦波发生装置
CN207884576U (zh) 一种数字倍频器
Perišić et al. Time Recursive Frequency Locked Loop for the tracking applications
US11652488B2 (en) Phase coherent frequency synthesis
CN108055006A (zh) 一种数字倍频器
Brandonisio et al. An all-digital PLL with a first order noise shaping time-to-digital converter
Shan et al. Design and implementation of a FPGA-based direct digital synthesizer
Park et al. A low power DLL based clock and data recovery circuit with wide range anti-harmonic lock
CN113933613B (zh) 一种北斗卫星测控装备中的高性能相位噪声测量芯片
CN102468830B (zh) 一种利用多相位信号提高频率比较器精度的方法和电路
Pontikakis et al. A low-complexity high-speed clock generator for dynamic frequency scaling of FPGA and standard-cell based designs
Winstead et al. Reducing clock jitter by using muller-c elements
Zhang et al. The implementation and analysis of a new self-sampling PI control all digital phase-locked loop
Li All-digital 2-channel parallel undersampling and reconstruction of band-limited signals
Mannino et al. A new ADPLL architecture dedicated to program clock references synchronization
Vamvakos et al. Discrete-time, cyclostationary phase-locked loop model for jitter analysis
Moorthi et al. Low jitter adpll based clock generator for high speed soc applications
Öztürk et al. A Dual Entropy-Based Digital Random Number Generator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination