CN117558312A - 一种铁电随机存取存储器阵列及其控制方法 - Google Patents

一种铁电随机存取存储器阵列及其控制方法 Download PDF

Info

Publication number
CN117558312A
CN117558312A CN202311533540.1A CN202311533540A CN117558312A CN 117558312 A CN117558312 A CN 117558312A CN 202311533540 A CN202311533540 A CN 202311533540A CN 117558312 A CN117558312 A CN 117558312A
Authority
CN
China
Prior art keywords
voltage
ferroelectric
selected row
applying
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311533540.1A
Other languages
English (en)
Inventor
黄芊芊
王凯枫
黄如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202311533540.1A priority Critical patent/CN117558312A/zh
Publication of CN117558312A publication Critical patent/CN117558312A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

本发明公开了一种铁电随机存取存储器阵列及其控制方法，属于半导体存储器技术领域。该阵列由铁电随机存取存储器单元重复排列构成，存储器单元包括一个铪基铁电电容作为铁电存储单元和一个P型MOSFET器件作为该铁电存储单元的选择管，该P型MOSFET器件包括一个源电极、一个漏电极、一个栅电极和一个体电极，阵列中同一行的存储器单元共用一条字线和一条板线，同一列的存储器单元共用一条位线，字线与板线互相平行，字线与位线互相垂直，所有体电极连接到同一个固定电压源。其控制方法包括保持、写0、写1、读取和重写步骤，使铁电存储器的操作电压是P型MOSFET器件电源电压的两倍，使选择管不再限制铁电存储器单元的尺寸微缩。

Description

一种铁电随机存取存储器阵列及其控制方法
技术领域
本发明属于半导体存储器技术领域，具体涉及一种铁电随机存取存储器阵列及其控制方法。
背景技术
存储器是电子信息处理系统中不可或缺的组成部分。在过去，依靠CMOS工艺的不断进步，存储器的性能得以不断提高。但近年来，一方面，尺寸微缩导致的晶体管漏电问题越来越严重，在增大存储器功耗的同时，恶化了存储单元的保持特性，存储器的发展遇到较为明显的瓶颈；另一方面，人工智能和物联网等领域的快速发展又对存储器的容量、速度以及功耗等性能指标提出了更高的要求。在这样的背景下，由于嵌入式铁电随机存取存储器(Embedded Ferroelectric Random Access Memory，eFeRAM)具有非易失、高密度、低功耗以及读取速度快等特点，可提高系统的整体性能，因此，嵌入式铁电随机存取存储器在近年来备受关注。
铁电存储器有两种不同的极化状态，且两种极化状态均可在电压激励撤去后保持。给铁电存储器施加外加电压激励，两种不同极化状态的响应电荷量不同。定义两种不同极化状态分别代表“0”和“1”，可以实现数据的非易失性存储。如果将铁电存储器集成在阵列上，通过给不同极化状态的铁电存储器施加电压，并收集响应电荷带来的电压变化，可以以很低的代价、很高的速度来实现存储功能。
但是，用于控制铁电存储器的N型MOSFET器件存在阈值损失问题，使得铁电存储器两端电压小于MOSFET器件的电源电压，使得铁电极化的翻转程度变小。随着工艺节点的不断缩小，CMOS器件的电源电压不断降低，该问题将更加明显。当工艺节点缩小到130nm节点以下时，传统铁电材料无法继续微缩，只能用铪基铁电材料制备铁电随机存取存储器。而铪基铁电存储器的操作电压高于130nm节点以下的CMOS逻辑器件的电源电压，此时若选择大面积的高压CMOS器件作为选择管，则会限制铁电存储器单元的面积微缩。进一步地，当工艺节点缩小到14nm及以下时，铪基铁电存储器的操作电压高于大面积的高压CMOS器件的电源电压，将会面临没有合适的晶体管可以控制铪基铁电存储器的问题。因此，如何让铁电存储器与低电压CMOS器件适配成为了一个急需解决的问题。
发明内容
为了解决现有技术存在的问题，本发明提出了一种铁电随机存取存储器阵列及其控制方法，组成该存储器阵列的存储器单元采用P型MOSFET器件作为铁电存储器的选择管，并配备其独有的控制方法，使得铁电存储器的操作电压是P型MOSFET器件电源电压的两倍，从而达到高电压需求的铁电存储器与低电压CMOS器件适配的目的，使得选择管不再限制铁电存储器单元的尺寸微缩。
为达到上述发明目的，本发明提出了一种铁电随机存取存储器阵列，由所有铁电随机存取存储器单元沿纵向、横向重复排列构成，所述铁电随机存取存储器单元包括一个铪基铁电电容作为铁电存储单元和一个P型MOSFET器件作为该铁电存储单元的选择管，其中，所述P型MOSFET器件包括一个源电极、一个漏电极、一个栅电极和一个体电极，所述铪基铁电电容包括一个上电极和一个下电极，所述P型MOSFET器件的栅电极与多条字线中的任意一条相连接，其漏电极与多条位线中的任意一条相连接，其源电极与铪基铁电电容器的上电极相连接，其体电极连接到一个固定电压源，所述铪基铁电电容的下电极与多条板线中的任意一条相连接；该阵列中，同一行的铁电存储器单元共用一条字线和一条板线，同一列的铁电存储器单元共用一条位线，字线与板线互相平行，字线与位线互相垂直，所有体电极连接到同一个固定电压源。
一种铁电随机存取存储器阵列的控制方法，具体地，写入信息时先对被选择行中需要写0的铁电存储器单元写0，再对需要写1的铁电存储器单元写1，读出信息时先读出被选择行中所有铁电存储器单元的信息，再将读出的信息重写进对应的铁电存储器单元中，没有读写操作时，将所有铁电存储器单元置于保持状态；其中，保持、写0、写1、读取和重写五个步骤，具体如下：
所述保持的步骤为：对所述铁电随机存取存储器阵列中所有的位线和板线施加第一个电压，对所述铁电随机存取存储器阵列中所有的字线和体电极施加第二个电压；
所述写0的步骤为：对被选择行的字线施加第三个电压，同时对其他行的字线施加第一个电压，再对需要写0的铁电存储器单元对应的位线施加第三个电压，对其他列的位线施加第一个电压，然后对被选择行的板线施加第二个电压，对其他行的板线施加第一个电压，此时被选择行中需要写0的铁电存储器单元发生铁电极化翻转，铁电极化方向从下极板指向上极板，完成信息0的写入；写入完毕以后，所有板线电压保持不变，对需要写0的铁电存储器单元对应的位线施加第一个电压，其他列的位线电压保持不变，对被选择行的字线施加第一个电压，同时对其他行的字线施加第二个电压；
所述写1的步骤为：对需要写1的铁电存储器单元对应的位线施加第二个电压，其他列的位线电压保持不变，再对被选择行的板线施加第四个电压，其他行的板线电压保持不变，所有字线电压保持不变，此时被选择行中需要写1的铁电存储器单元发生铁电极化翻转，铁电极化方向从上极板指向下极板，完成信息1的写入；写入完毕以后，对被选择行的板线施加第一个电压，对需要写1的铁电存储器单元对应的位线施加第一个电压，对被选择行的字线施加第三个电压以后，再施加第二个电压，其余板线、位线和字线电压保持不变；
所述读取的步骤为：对所有字线施加第一个电压，然后对所有位线施加第三个电压，然后将所有位线置于浮置状态，再对被选择行的字线施加第三个电压，然后对被选择行的板线施加第二个电压，其他字线和板线电压保持不变，此时被选择行中的所有铁电存储器单元均发生了铁电极化翻转，使得位线电压抬升，存1的铁电存储器单元对应的位线电压高于存0的铁电存储器单元对应的位线电压，基于所述位线电压变化量的大小，存储在所述铁电随机存取存储器中的数据被读取；
所述重写的步骤为：对存1的铁电存储器单元对应的位线施加第一个电压，对存0的铁电存储器单元对应的位线施加第三个电压，其余电压保持不变，此时存0的铁电存储器单元发生铁电极化翻转，存储信息被重写为0，再对存0的铁电存储器单元对应的位线施加第一个电压，然后对被选择行的字线施加第一个电压，同时对其他行的字线施加第二个电压，然后对存1的铁电存储器单元对应的位线施加第二个电压，对被选择行的板线施加第四个电压，此时存1的铁电存储器单元发生铁电极化翻转，存储信息被重写为1；重写完毕以后，对被选择行的板线施加第一个电压，对存1的铁电存储器单元对应的位线施加第一个电压，对被选择行的字线施加第三个电压，然后施加第二个电压。
进一步地，所述第一个电压是P型MOSFET器件的电源电压VDD，范围为0V到5V；所述第二个电压是所述第一个电压的两倍，即2VDD；所述第三个电压为0V；所述第四个电压为P型MOSFET器件阈值电压的绝对值VTH，范围为0V到5V。
本发明所述的一种铁电随机存取存储器阵列及其控制方法，采用P型MOSFET器件作为铁电存储器的选择管，并配备其独有的控制方法，使得铁电存储器的操作电压是P型MOSFET器件电源电压的两倍，从而达到高电压需求的铁电存储器与低电压CMOS器件适配的目的，使得选择管不再限制铁电存储器单元的尺寸微缩。
附图说明
图1为本发明提供的一种铁电随机存取存储器单元结构的概要等效电路图；
图2为本发明提供的一种铁电随机存取存储器阵列结构的概要等效电路图；
图3-图8为本发明提供的所述铁电随机存取存储器阵列结构的控制方法实施例示意图，其中：
图3为保持状态时的等效电路图；
图4为写0的等效电路图；
图5为写1的等效电路图；
图6为读取的等效电路图；
图7为重写0的等效电路图；
图8为重写1的等效电路图；
图中：
1——铪基铁电电容；2——P型MOSFET器件。
具体实施方式
下面将参照附图对本发明的一个示例性实施方式做进一步说明。需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。
图1为本发明提供的一种铁电随机存取存储器单元结构的概要等效电路图，由铪基铁电电容器1和P型MOSFET器件2组成。与字线WL相连的是P型MOSFET器件的栅电极，与位线BL相连的是P型MOSFET器件的漏电极，与铪基铁电电容器1的上电极相连的是P型MOSFET器件的源极，Bulk指的是P型MOSFET器件的体电极。铪基铁电电容器1的下电极与板线PL相连。
将图1中的铁电随机存取存储器单元结构重复排列，可以组成图2所示的阵列结构。阵列中同一行的铁电存储器单元共用一条字线和一条板线，同一列的铁电存储器单元共用一条位线，字线与板线互相平行，字线与位线互相垂直，所有体电极连接到同一个固定电压源。
可以采用本发明提出的控制方法对图2所示的铁电随机存取存储器阵列结构进行操作，此处展示一个实施例，图3-图8为示意图，具体步骤如下：
首先，如图3所示，将存储器阵列置于保持状态。对WL0、WL1、WL2和Bulk施加电压2VDD，对BL0、BL1、BL2、BL3、PL0、PL1和PL2施加电压VDD。
其次，如图4所示，选中存储器阵列中的第一行，并对该行中的第一个和第三个单元写0。对WL0施加电压0V，对WL1和WL2施加电压VDD。对BL0和BL2施加电压0V，对BL1和BL3施加电压VDD。对PL0施加电压2VDD，对PL1和PL2施加电压VDD。Bulk始终保持2VDD不变。此时第一行的第一个单元和第三个单元发生铁电极化翻转，铁电极化方向从下极板指向上极板，完成信息0的写入。写入完毕以后，所有板线电压保持不变，对BL0和BL2施加电压VDD，其他列的位线电压保持不变，对WL0施加电压VDD，同时对WL1和WL2施加电压2VDD。
接下来，如图5所示，继续选中存储器阵列中的第一行，并对该行中的第二个和第四个单元写1。对BL1和BL3施加电压2VDD，对PL0施加电压VTH，其余电压偏置保持不变。此时第一行的第二个单元和第四个单元发生铁电极化翻转，铁电极化方向从上极板指向下极板，完成信息1的写入。写入完毕以后，对PL0施加电压VDD，对BL1和BL3施加电压VDD，对WL0施加电压0V以后，再施加电压2VDD。其余电压偏置保持不变。
接下来，如图6所示，继续选中存储器阵列中的第一行，并读取该行中所有单元的存储信息。对WL0、WL1和WL2施加电压VDD，然后对BL0、BL1、BL2和BL3施加电压0V，然后将所有位线置于浮置状态。对WL0施加电压0V，然后对PL0施加电压2VDD，其他字线和板线电压保持不变。此时第一行中的所有铁电存储器单元均发生了铁电极化翻转，使得位线电压抬升，BL1和BL3的电压高于BL0和BL2的电压，基于所述位线电压变化量的大小,存储在所述铁电随机存取存储器中的数据被读取。
接下来，如图7所示，继续选中存储器阵列中的第一行，并根据该行中的读取结果进行重写0的操作。对BL1和BL3施加电压VDD，对BL0和BL2施加电压0V，其余电压保持不变。此时第一行的第一个和第三个单元发生铁电极化翻转，存储信息被重写为0。
接下来，如图8所示，继续选中存储器阵列中的第一行，并根据该行中的读取结果进行重写1的操作。对BL0和BL2施加电压VDD，然后对WL0施加电压VDD，同时对WL1和WL2施加电压2VDD，然后对BL1和BL3施加电压2VDD，对PL0施加电压VTH。此时第一行的第二个和第四个单元发生铁电极化翻转，存储信息被重写为1。重写完毕以后，对PL0施加电压VDD，对BL1和BL3施加电压VDD，对WL0施加电压0V以后，然后施加电压2VDD。由此重新将存储阵列恢复至保持状态。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (3)

1.一种铁电随机存取存储器阵列，其特征在于，由所有铁电随机存取存储器单元沿纵向、横向重复排列构成，所述铁电随机存取存储器单元包括一个铪基铁电电容作为铁电存储单元和一个P型MOSFET器件作为该铁电存储单元的选择管，其中，所述P型MOSFET器件包括一个源电极、一个漏电极、一个栅电极和一个体电极，所述铪基铁电电容包括一个上电极和一个下电极，所述P型MOSFET器件的栅电极与多条字线中的任意一条相连接，其漏电极与多条位线中的任意一条相连接，其源电极与铪基铁电电容器的上电极相连接，其体电极连接到一个固定电压源，所述铪基铁电电容的下电极与多条板线中的任意一条相连接；该阵列中，同一行的铁电存储器单元共用一条字线和一条板线，同一列的铁电存储器单元共用一条位线，字线与板线互相平行，字线与位线互相垂直，所有体电极连接到同一个固定电压源。
2.一种控制如权利要求1所述铁电随机存取存储器阵列的方法，其特征在于，写入信息时先对被选择行中需要写0的铁电存储器单元写0，再对需要写1的铁电存储器单元写1，读出信息时先读出被选择行中所有存储器单元的信息，再将读出的信息重写进对应的存储器单元中，没有读写操作时，将所有存储器单元置于保持状态；其中，保持、写0、写1、读取和重写五个步骤，具体如下：
所述保持的步骤为：对所述铁电随机存取存储器阵列中所有的位线和板线施加第一个电压，对所述铁电随机存取存储器阵列中所有的字线和体电极施加第二个电压；
所述写0的步骤为：对被选择行的字线施加第三个电压，同时对其他行的字线施加第一个电压，再对需要写0的铁电存储器单元对应的位线施加第三个电压，对其他列的位线施加第一个电压，然后对被选择行的板线施加第二个电压，对其他行的板线施加第一个电压，此时被选择行中需要写0的铁电存储器单元发生铁电极化翻转，铁电极化方向从下极板指向上极板，完成信息0的写入；写入完毕以后，所有板线电压保持不变，对需要写0的铁电存储器单元对应的位线施加第一个电压，其他列的位线电压保持不变，对被选择行的字线施加第一个电压，同时对其他行的字线施加第二个电压；
所述写1的步骤为：对需要写1的铁电存储器单元对应的位线施加第二个电压，其他列的位线电压保持不变，再对被选择行的板线施加第四个电压，其他行的板线电压保持不变，所有字线电压保持不变，此时被选择行中需要写1的铁电存储器单元发生铁电极化翻转，铁电极化方向从上极板指向下极板，完成信息1的写入；写入完毕以后，对被选择行的板线施加第一个电压，对需要写1的铁电存储器单元对应的位线施加第一个电压，对被选择行的字线施加第三个电压以后，再施加第二个电压，其余板线、位线和字线电压保持不变；
所述读取的步骤为：对所有字线施加第一个电压，然后对所有位线施加第三个电压，然后将所有位线置于浮置状态，再对被选择行的字线施加第三个电压，然后对被选择行的板线施加第二个电压，其他字线和板线电压保持不变，此时被选择行中的所有铁电存储器单元均发生了铁电极化翻转，使得位线电压抬升，存1的铁电存储器单元对应的位线电压高于存0的铁电存储器单元对应的位线电压，基于所述位线电压变化量的大小，存储在所述铁电随机存取存储器中的数据被读取；
所述重写的步骤为：对存1的铁电存储器单元对应的位线施加第一个电压，对存0的铁电存储器单元对应的位线施加第三个电压，其余电压保持不变，此时存0的铁电存储器单元发生铁电极化翻转，存储信息被重写为0，再对存0的铁电存储器单元对应的位线施加第一个电压，然后对被选择行的字线施加第一个电压，同时对其他行的字线施加第二个电压，然后对存1的铁电存储器单元对应的位线施加第二个电压，对被选择行的板线施加第四个电压，此时存1的铁电存储器单元发生铁电极化翻转，存储信息被重写为1；重写完毕以后，对被选择行的板线施加第一个电压，对存1的铁电存储器单元对应的位线施加第一个电压，对被选择行的字线施加第三个电压，然后施加第二个电压。
3.如权利要求2所述的控制方法，其特征在于，所述第一个电压是P型MOSFET器件的电源电压VDD，范围为0V到5V；所述第二个电压是所述第一个电压的两倍，即2VDD；所述第三个电压为0V；所述第四个电压为P型MOSFET器件阈值电压的绝对值VTH，范围为0V到5V。
CN202311533540.1A 2023-11-17 2023-11-17 一种铁电随机存取存储器阵列及其控制方法 Pending CN117558312A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311533540.1A CN117558312A (zh) 2023-11-17 2023-11-17 一种铁电随机存取存储器阵列及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311533540.1A CN117558312A (zh) 2023-11-17 2023-11-17 一种铁电随机存取存储器阵列及其控制方法

Publications (1)

Publication Number Publication Date
CN117558312A true CN117558312A (zh) 2024-02-13

Family

ID=89812310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311533540.1A Pending CN117558312A (zh) 2023-11-17 2023-11-17 一种铁电随机存取存储器阵列及其控制方法

Country Status (1)

Country Link
CN (1) CN117558312A (zh)

Similar Documents

Publication Publication Date Title
KR100297874B1 (ko) 강유전체랜덤액세스메모리장치
US5640030A (en) Double dense ferroelectric capacitor cell memory
US7295456B2 (en) Chain ferroelectric random access memory (CFRAM) having an intrinsic transistor connected in parallel with a ferroelectric capacitor
EP0364813A2 (en) Semiconductor memory device with memory cells including ferroelectric capacitors
US7426130B2 (en) Ferroelectric RAM device and driving method
US11742013B2 (en) Apparatus and method for controlling erasing data in ferroelectric memory cells
KR100234877B1 (ko) 강유전체 랜덤 억세스 반도체 메모리 장치 및 그 동작 방법
EP1308959A2 (en) Ferroelectric semiconductor memory
JP2003045174A (ja) 半導体記憶装置
CN115019850A (zh) 存储器区段内经由区段独立的并行存取技术
EP0811982A2 (en) Non-volatile ferroelectric memory device for storing data bits restored upon power-on and intermittently refreshed
CN100541659C (zh) 具有2t存储器单元的存储器阵列
US6438020B1 (en) Ferroelectric memory device having an internal supply voltage, which is lower than the external supply voltage, supplied to the memory cells
EP0944092B1 (en) Non-volatile semiconductor memory device
Hirano et al. 2-V/100-ns 1T/1C nonvolatile ferroelectric memory architecture with bitline-driven read scheme and nonrelaxation reference cell
US6785155B2 (en) Ferroelectric memory and operating method therefor
CN117558312A (zh) 一种铁电随机存取存储器阵列及其控制方法
CN102842340B (zh) 基于pnpn结构的sram电路及其读写方法
KR100449070B1 (ko) 강유전체 메모리 셀 어레이 및 그를 이용한 데이터 저장방법
JP4024049B2 (ja) 強誘電体メモリ
KR100449940B1 (ko) 강유전성 메모리 장치
US20240206187A1 (en) Non-volatile memory device and its operating method
CN117672288A (zh) 一种铁电随机存取存储器阵列及其控制方法
US11929115B2 (en) Memory device with SRAM cells assisted by non-volatile memory cells and operation method thereof
Alam et al. A Novel Scalable Array Design for III-V Compound Semiconductor-based Nonvolatile Memory (UltraRAM) with Separate Read-Write Paths

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination