CN117558239A - 一种像素电路及其驱动方法、显示面板 - Google Patents

Abstract

本发明公开了一种像素电路及其驱动方法、显示面板。像素电路至少包括：串联连接的驱动模块、第一发光控制模块和发光模块，驱动模块具有栅极节点，第一发光控制模块具有控制节点，第一数据写入模块，耦接于全局信号线和栅极节点之间，响应于第一控制信号的有效电位，将全局信号线上的全局数据电压耦合至栅极节点，第二数据写入模块，耦接于数据线和控制节点之间，并被配置为响应于第二控制信号的有效电位，将数据线上的控制电压写入控制节点，以使控制节点具有控制电位，以解决低频显示下屏体闪烁的问题，提高低频显示的显示效果。

Description

一种像素电路及其驱动方法、显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板。

背景技术

主动式矩阵有机发光二极体显示装置应用越来越广泛，主动式矩阵有机发光二极体显示装置通过电流驱动的方式进行发光。

显示装置包括多个发光器件以及多个像素电路，像素电路与发光器件对应连接，像素电路用于根据数据电压产生驱动电流驱动发光器件发光。但是，现有的像素电路中，在低频显示时，容易出现屏体闪烁的问题，导致显示面板显示效果较差，无法实现低频显示。

发明内容

本发明提供了一种像素电路及其驱动方法、显示面板，以解决低频显示下屏体闪烁的问题，提高低频显示的显示效果。

根据本发明的一方面，提供了一种像素电路，包括：

依次串联连接的驱动模块、第一发光控制模块和发光模块，所述驱动模块具有栅极节点，所述第一发光控制模块具有控制节点；

第一数据写入模块，耦接于全局信号线和所述栅极节点之间，并被配置为响应于第一控制信号的有效电位，将所述全局信号线上的全局数据电压耦合至所述栅极节点；

第二数据写入模块，耦接于数据线和所述控制节点之间，并被配置为响应于第二控制信号的有效电位，将所述数据线上的控制电压写入所述控制节点，以使所述控制节点具有控制电位。

可选的，一个显示周期包括至少一个写入帧，所述第二数据写入模块用于在所述写入帧中，响应于所述第二控制信号的有效电位，将所述数据线上的控制电压写入所述控制节点，以使所述控制节点具有控制电位；

可选的，一个所述显示周期还包括至少一个保持帧，所述第二数据写入模块还用于在所述保持帧中，将所述控制节点的电位维持在所述控制电位；

可选的，所述第一发光控制模块受所述控制电压的控制而导通或关断。

可选的，所述驱动模块还具有源极节点和漏极节点，所述源极节点耦接第一电源电压线，所述像素电路还包括：

补偿模块，耦接于所述栅极节点和所述漏极节点之间，并被配置为在阈值补偿阶段，响应于第三控制信号的有效电位，将所述第一电源电压线上的第一电源电压和所述驱动模块中的驱动晶体管的阈值电压写入所述栅极节点；

可选的，一个显示周期包括一个写入帧和多个保持帧，所述阈值补偿阶段被配置于在所述写入帧和至少一个保持帧中；

或者，一个显示周期包括多个写入帧，所述阈值补偿阶段被配置于每一所述写入帧中；

可选的，所述显示周期还包括开机复位阶段，所述开机复位阶段位于所述写入帧之前，其中，在开机复位阶段，所述补偿模块被配置为响应于第三控制信号的有效电位，将第一电源电压线上的电压向所述栅极节点写入。

可选的，所述第一数据写入模块包括第一数据写入单元和耦合单元，所述第一数据写入模块具有耦合节点，其中：

所述第一数据写入单元耦接于所述全局信号线和所述耦合节点之间，并被配置为在数据写入阶段，响应于第一控制信号的有效电位，将所述全局数据电压写入所述耦合节点；

所述耦合单元耦接于所述耦合节点和所述驱动模块之间，并被配置为在所述数据写入阶段，将所述全局数据电压耦合至所述栅极节点；

可选的，一个显示周期包括一个写入帧和多个保持帧，所述数据写入阶段被配置于所述写入帧和至少一个保持帧中，或者，

一个显示周期包括多个写入帧，所述数据写入阶段被配置于每一所述写入帧中；

可选的，所述耦合单元包括耦合电容。

可选的，所述像素电路还包括第一复位模块和第二复位模块，所述发光模块包括阳极节点，其中：

所述第一复位模块耦接于第一复位信号线和所述耦合节点之间，并被配置为在第一复位阶段，响应于第四控制信号的有效电位，将所述第一复位信号线上的第一复位电压写入所述耦合节点；

所述第二复位模块耦接于第二复位信号线和所述阳极节点之间，并被配置为在第二复位阶段，响应于第五控制信号的有效电位，将所述第二复位信号线上的第二复位电压写入所述阳极节点；

可选的，一个显示周期包括一个写入帧和多个保持帧，所述第一复位阶段和所述第二复位阶段被配置于所述写入帧和至少一个保持帧中，或者，

一个显示周期包括多个写入帧，所述第一复位阶段和所述第二复位阶段被配置于每一所述写入帧中；

可选的，所述第一复位阶段还包括所述第二复位阶段；

可选的，所述驱动模块还具有源极节点和漏极节点，所述源极节点耦接第一电源电压线，所述像素电路还包括补偿模块，所述补偿模块耦接于所述栅极节点和所述漏极节点之间，并被配置为在阈值补偿阶段，响应于第三控制信号的有效电位，将所述第一电源电压线上的第一电源电压和所述驱动模块中的驱动晶体管的阈值电压写入所述栅极节点；

所述第一复位阶段或所述第二复位阶段还包括所述阈值补偿阶段；

所述第三控制信号被复用为所述第四控制信号或所述第五控制信号；

可选的，所述第四控制信号被复用为所述第五控制信号。

可选的，所述第二数据写入模块包括第二数据写入单元和存储单元；

所述第二数据写入单元耦接于所述数据线和所述控制节点之间，并被配置为在控制电位写入阶段，响应于第二控制信号的有效电位，将所述控制电压写入所述控制节点；

所述存储单元被配置为耦接于固定电压线和所述控制节点之间，并被配置为在所述控制电位写入阶段，维持所述控制节点的电位为所述控制电位；

可选的，所述第一数据写入模块包括第一数据写入单元和耦合单元，所述第一数据写入模块具有耦合节点，其中：所述第一数据写入单元耦接于所述全局信号线和所述耦合节点之间，并被配置为在数据写入阶段，响应于第一控制信号的有效电位，将所述全局数据电压写入所述耦合节点；所述耦合单元耦接于所述耦合节点和所述驱动模块之间，并被配置为在所述数据写入阶段，将所述全局数据电压耦合至所述栅极节点；

所述控制电位写入阶段还包括所述数据写入阶段。

一个显示周期包括多个写入帧时：

所述第一数据写入模块被配置为在所述写入帧，响应于所述第一控制信号的有效电位，将所述全局数据电压耦合至所述栅极节点；

所述第二数据写入模块被配置为在所述写入帧，响应于所述第二控制信号的有效电位，将所述控制电压写入所述控制节点，以使所述控制节点具有所述控制电位；

可选的，一个显示周期包括多个写入帧时：

所述第一控制信号的有效电位和所述第二控制信号的有效电位被配置为在每一所述写入帧中产生；

可选的，在显示周期包括一个写入帧和多个保持帧时：

所述第一控制信号的有效电位被配置为在所述写入帧和至少一个所述保持帧产生，所述第二控制信号的有效电位被配置为在所述写入帧和每一所述保持帧中产生；

可选的，一个所述显示周期包括一个写入帧和多个保持帧时，或者，一个所述显示周期包括多个写入帧时，所述全局数据电压与显示亮度等级对应，所述显示亮度等级相同时，所述全局数据电压的电压值相同，所述显示亮度等级不同时，所述全局数据电压的电压值不同；

可选的，所述控制电压具有第一电位和第二电位，其中，所述第一电位被配置为使所述第一发光控制模块导通，所述第二电位被配置为使所述第一发光控制模块关断；

可选的，所述第一发光控制模块包括第一发光控制晶体管，所述第一电位被配置为使所述第一发光控制模块导通，且使所述第一发光控制模块导通时，所述第一发光控制晶体管工作于线性区。

可选的，所述像素电路，还包括第二发光控制模块；

所述第二发光控制模块被配置为在发光阶段，在所述第一发光控制模块导通时，响应第六控制信号的有效电位，控制所述驱动模块、所述第一发光控制模块和所述发光模块所在支路导通；

可选的，一个显示周期包括一个写入帧和多个保持帧，所述发光阶段被配置于所述写入帧和至少一个所述保持帧中，或者，

一个显示周期包括多个写入帧，所述发光阶段被配置于每一所述写入帧中。

根据本发明的另一方面，提供了一种像素电路的驱动方法，用于对上述任一项所述的像素电路进行驱动，所述驱动方法包括：

第一数据写入模块响应于第一控制信号的有效电位，将全局信号线上的全局数据电压耦合至所述栅极节点；

所述第二数据写入模块响应于第二控制信号的有效电位，将所述数据线上的控制电压写入所述控制节点，以使所述控制节点具有控制电位。

根据本发明的另一方面，提供了一种显示面板，包括：

多个如上述所述的像素电路，多个所述像素电路排布成多列；以及，

多条如上述任一项所述的多条全局信号线和多条数据线，相同颜色的各所述像素电路中的所述第一数据写入模块耦接同一所述全局信号线，同一列的各所述像素电路中的所述第二数据写入模块耦接同一所述数据线，不同所述全局信号线被配置电压值不同的所述全局数据电压，不同所述数据线被配置对应的所述控制电压，所述控制电压与所述显示面板的显示画面相对应。

本实施例的像素电路在低频下的保持帧中，第一数据写入模块依然响应于第一控制信号的有效电位导通，将全局数据电压继续写入像素电路中，写入数据的频率提高，相邻两次全局数据电压的写入时间间隔缩短，使得栅极节点G的电压保持率提高，栅极节点G的电位变化较小，保证栅极节点G的电位可以被较好的保持，进而在同一显示画面下驱动电流的变化较小，改善低频下屏体闪烁的问题，提高低频下的显示效果。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一种像素电路的结构示意图；

图2为本发明实施例提供的一种像素电路的结构示意图；

图3为本发明实施例提供的另一种像素电路的结构示意图；

图4是对图3所示的像素电路在显示周期的写入帧的驱动时序图；

图5是对图3所示的像素电路在显示周期的保持帧的一种驱动时序图；

图6为本发明实施例提供的另一种像素电路的结构示意图；

图7是本发明实施例提供的一种像素电路的驱动方法的流程图；

图8是是本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

正如背景技术所述，低频下显示面板容易出现闪烁的现象，经发明人研究发现，其原因在于，低频下，驱动晶体管的栅极电压保持率较低，使得在低频下，驱动电流的保持率低。图1为一种像素电路的结构示意图，图1中仅示出了像素电路的一部分，图1中，像素电路包括驱动晶体管T1、数据写入晶体管T2、补偿晶体管T3和存储电容Cst，存储电容Cst连接于驱动晶体管T1的栅极和第一电源电压线VDD之间，补偿晶体管T3连接于驱动晶体管T1的第一极与驱动晶体管T1的栅极之间，数据写入晶体管T2连接于数据线Vdata与驱动晶体管T1的第二极之间，数据写入晶体管T2和补偿晶体管T3的栅极均连接扫描线S0。驱动晶体管T1的栅极存在漏电流，驱动晶体管T1的栅极电压不稳定，在低频下，扫描线SO输出的信号为低频信号，相邻两次数据电压写入的时间间隔较长，导致栅极电压的保持率降低，出现屏体闪烁的现象，影响显示面板在低频显示下的显示效果。

针对上述技术问题，本发明提供了一种新型的像素电路以提高低频显示的显示效果。图2为本发明实施例提供的一种像素电路的结构示意图，参考图2，像素电路包括：

依次串联连接的驱动模块10、第一发光控制模块11和发光模块12，驱动模块10具有栅极节点G，第一发光控制模块11具有控制节点B；

第一数据写入模块13，耦接于全局信号线VDH和栅极节点G之间，并被配置为响应于第一控制信号EMB1的有效电位，将全局信号线VDH上的全局数据电压耦合至栅极节点G；

第二数据写入模块14，耦接于数据线Vdata和控制节点B之间，并被配置为响应于第二控制信号EMB2的有效电位，将数据线Vdata上的控制电压写入控制节点B，以使控制节点B具有控制电位。

串联连接的驱动模块10、第一发光控制模块11和发光模块12连接于第一电源电压线VDD和第二电源电压线VSS之间，以形成发光路径。依次串联连接的驱动模块10、第一发光控制模块11和发光模块12可以构成驱动支路。第一数据写入模块13、第一发光控制模块11和第二数据写入模块14均为开关模块，导通后可将模块两端之间连通。驱动模块10包括驱动晶体管，驱动模块10根据栅极节点G处的电压生成驱动电流，驱动发光模块12发光。发光模块12可以包括发光器件，该发光器件可以是有机发光器件(例如OLED)或无机发光器件(例如Micro-LED)，本实施例在此不做具体限定。第一控制信号EMB1的有效电位为控制第一数据写入模块13导通的电位，第二控制信号EMB2的有效电位为控制第二数据写入模块14导通的电位。

本实施例中的像素电路可以以较低的频率如1HZ进行驱动，也可以以较高的频率如60HZ进行驱动。可选的，一个显示周期包括至少一个写入帧，第二数据写入模块14用于在写入帧中，响应于第二控制信号EMB2的有效电位，将数据线Vdata上的控制电压写入控制节点B，以使控制节点B具有控制电位。在低频下，一个显示周期包括一个写入帧，高频下，一个显示周期包括多个写入帧，因此，无论是在低频还是高频的写入帧中，第二数据写入模块14响应于第二控制信号EMB2的有效电位导通，将数据线Vdata上的控制电压写入控制节点B。

可选的，一个显示周期还包括至少一个保持帧，第二数据写入模块14还用于在保持帧中，将控制节点B的电位维持在控制电位。在低频下，一个显示周期包括多个保持帧，在较高频率下如40HZ下，一个显示周期可以包括几个保持帧，而在更高的频率下如60HZ下，一个显示周期可以仅包括写入帧。在低频下或者具有保持帧的高频下的保持帧，第二数据写入模块14将控制节点B的电位维持在控制电位。其中，第一发光控制模块11受控制电压的控制而导通或关断。控制电压具有控制第一发光控制模块11导通的电位，以及控制第一发光控制模块11关断的电位，像素电路中需要发光的像素电路所连接的数据线Vdata向第一发光控制模块11写入控制发光控制模块11导通的电位，无需发光的像素电路所连接的数据线Vdata向第一发光控制模块11写入控制发光控制模块11关断的电位。

在低频下或高频下的写入帧中，第一数据写入模块13响应于第一控制信号EMB1的有效电位导通，导通的第一数据写入模块13将全局信号线VDH上的全局数据电压耦合至栅极节点G。而后，第二数据写入模块14响应第二控制信号EMB2的有效电位导通，导通的第二数据写入模块14将数据线Vdata上的控制电压写入第一发光控制模块11的控制节点B以控制第一发光控制模块11导通或关断。现有技术的像素电路中，不同像素电路写入的灰阶数据电压不同，而本实施例中，全局数据电压可以对应显示面板中的多个像素电路，相同颜色的像素电路对应的全局数据电压相同，在发光阶段，第一发光控制模块11响应于控制节点B的电压导通，驱动模块10根据全局数据电压产生的驱动电流驱动发光模块12发光。在低频下的保持帧或具备保持帧的高频下的保持帧，第一数据写入模块13继续响应于第一控制信号EMB1的有效电位导通，以将全局数据电压直接或间接的向栅极节点G传输。而后，第二数据写入模块14响应于第二控制信号EMB2关断，以使控制节点B的电位保持在写入帧时的电位，第一发光控制模块11受控制电压的控制而导通或关断。若在写入帧，第二数据写入模块14将使第一发光控制模块11导通的电压写入到控制节点B，则在写入帧第一发光控制模块11导通；同时由于在保持帧中，第二数据写入模块14可以维持写入帧控制节点B被写入的控制电位，使得在保持帧，第一发光控制模块11也导通。相反的，若在写入帧，第二数据写入模块14将使第一发光控制模块11关断的电压写入到控制节点B，则在写入帧第一发光控制模块11关断；同时由于在保持帧中，第二数据写入模块14可以维持写入帧控制节点B被写入的控制电位，使得在保持帧，第一发光控制模块11也关断。也即在一组写入帧和保持帧(其中一组写入帧和保持帧为一个写入帧和该写入帧与下一个写入帧之间的保持帧)中，同一像素电路中第一发光控制模块11的导通状态保持不变，像素电路中发光模块12的发光状态保持不变，相应的，显示画面不发生改变。其中，第一发光控制模块11导通时，在驱动模块10与发光模块12所在支路中其他模块也导通时，发光模块12发光；第一发光控制模块11关断时，驱动模块12不发光。

示例性的，控制电压与显示面板的显示画面对应。若一组写入帧和保持帧(记为第一组写入帧和保持帧)与下一组写入帧和保持帧(记为第二组写入帧和保持帧)，显示画面不同，即显示画面需要改变。则在第二组写入帧和保持帧相对于第一组写入帧和保持帧中，同一像素中的各子像素对应的像素电路中第一发光控制模块11的导通状态可能发生改变。示例性的，在第一组写入帧和保持帧中，同一像素中的各子像素对应的像素电路的控制节点B被写入导通控制电位，则同一像素中的各子像素对应的像素电路中第一发光控制模块11导通，在第二组写入帧和保持帧中，同一像素中的各子像素对应的像素电路的控制节点B被写入关断控制电位，同一像素中的各子像素对应的像素电路中第一发光控制模块11关断。

在保持帧中，第一数据写入模块13依然向驱动模块10的栅极节点G耦合全局数据电压，使得在第一画面刷新下，写入数据的频率提高，相邻两次全局数据电压的写入时间间隔缩短，使得栅极节点G的电压保持率提高，栅极节点G的电位变化较小，保证栅极节点G的电位可以被较好的保持。其中在一次画面刷新的写入帧和保持帧中，全局数据电压保持不变。

本实施例的像素电路在较低刷新频率下的保持帧中，第一数据写入模块依然响应于第一控制信号的有效电位导通，将全局数据电压继续耦合至像素电路中，写入数据的频率提高，相邻两次全局数据电压的写入时间间隔缩短，使得栅极节点G的电压保持率提高，栅极节点G的电位变化较小，保证栅极节点G的电位可以被较好的保持，进而在同一显示画面下驱动电流的变化较小，改善低频下屏体闪烁的问题，提高低频下的显示效果。

继续参考图1，可选的，在显示周期包括一个写入帧和多个保持帧时：

第一控制信号EMB1的有效电位被配置为在写入帧和至少一个保持帧产生，第二控制信号EMB2的有效电位被配置为在写入帧和每一保持帧中产生。

在低频下，显示周期包括一个写入帧和多个保持帧。第一控制信号EMB1被配置为在写入帧存在有效电位以及在至少一个保持帧存在有效电位。可选的，在显示周期包括一个写入帧和多个保持帧，也即低频刷新下，第一控制信号EMB1的有效电位被配置为在写入帧和每个保持帧中产生，相较于现有技术中，第一控制信号EMB1的有效电位仅被配置为在写入帧中存在有效电位，本实施例中，第一控制信号EMB1的有效电位的配置频率提高，可以提高全局数据电压写入的频率，使得在较低频率下的画面刷新中，相邻两次全局数据电压写入的时间间隔较短，使得栅极节点G处电压的保持率更高，有利于改善屏体闪烁的问题。

继续参考图2，可选的，在一个显示周期包括多个写入帧时：

第一数据写入模块13被配置为在写入帧，响应于第一控制信号EMB1的有效电位，将全局数据电压耦合至控制栅极节点G；

第二数据写入模块14被配置为在写入帧，响应于第二控制信号EMB2的有效电位，将控制电压写入控制节点B，以使控制节点B具有控制电位。

在较高的刷新频率下，一个显示周期包括多个写入帧。在较高的刷新频率下的写入帧，第一数据写入模块13响应于第一控制信号EMB1的有效电位导通，以将全局数据电压直接或间接的向栅极节点G传输，使得栅极节点G的电位与全局数据电压相关。第二数据写入模块14响应第二控制信号EMB2的有效电位导通，导通的第二数据写入模块14将数据线Vdata上的控制电压写入第一发光控制模块11的控制节点B，以控制第一发光控制模块11导通或关断。以在发光阶段发光的像素为例，在发光阶段，需要发光的像素所连接的像素电路的第一发光控制模块11响应控制节点B的电压导通，以导通发光路径。

继续参考图2，可选的，在一个显示周期包括多个写入帧时，第一控制信号EMB1的有效电位和第二控制信号EMB2的有效电位均被配置为在每一写入帧中产生。每一写入帧中均配置第一控制信号EMB1的有效电位和第二控制信号EMB2的有效电位，以在每一帧中均进行全局数据电压的写入和控制电压的写入，实现对像素电路的高频驱动。

继续参考图2，可选的，在一个显示周期包括一个写入帧和多个保持帧时，或者，一个显示周期包括多个写入帧时，全局数据电压与显示亮度等级对应，显示亮度等级相同时，全局数据电压的电压值相同，显示亮度等级不同时，全局数据电压的电压值不同。

无论较低频率的画面刷新还是较高频率的画面刷新中，本实施例中全局数据电压均与显示亮度等级对应，相应的，画面的显示亮度由显示亮度等级决定，在同一显示亮度等级下，发光模块12只有亮态或暗态之分。示例性的，在全局数据电压等于对应的显示亮度等级下设定灰阶对应的灰阶数据电压时，在本实施例中，在每个显示亮度等级下，发光模块12的发光亮度仅包括设定灰阶对应的亮度(亮态)以及0灰阶(暗态)对应的亮度两种情况。此种情况下，在像素包括红色子像素、绿色子像素和蓝色子像素时，显示面板可以显示红色(仅红色子像素点亮)，绿色(仅绿色子像素点亮)，蓝色(仅蓝色子像素点亮)，白色(红色子像素、绿色子像素和蓝色子像素均点亮)，黄色(仅红色子像素和绿色子像素点亮)，紫色(仅红色子像素和蓝色子像素点亮)，青色(仅绿色子像素和蓝色子像素点亮)，黑色(红色子像素、绿色子像素和蓝色子像素均不点亮)，共8种颜色的显示。

继续参考图2，可选的，控制电压具有第一电位和第二电位，其中，第一电位被配置为使第一发光控制模块11导通，第二电位被配置为使第一发光控制模块11关断。

具体的，在控制电压为第一电位时，控制电压控制第一发光控制模块11导通，在控制电压具有第二电位时，控制电压控制第一发光控制模块11关断。

继续参考图2，可选的，第一发光控制模块11包括第一发光控制晶体管，第一电位被配置为使第一发光控制模块11导通，且使第一发光控制模块11导通时，第一发光控制晶体管工作于线性区。

第一发光控制晶体管为开关晶体管，第一发光控制晶体管工作于线性区时，第一发光控制晶体管的栅极电位的微小变化对流过第一发光控制晶体管的电流无影响。第一发光控制晶体管工作于线性区，在低频下，即使控制节点B的电位不能被较好地保持而发生微小变化时，流过第一发光控制晶体管的电流仍可以与写入帧保持一致，仍可以改善低频画面刷新时的闪烁问题。

继续参考图2，可选的，第一数据写入模块13包括第一数据写入单元131和耦合单元132，第一数据写入模块13具有耦合节点N，其中：

第一数据写入单元131耦接于全局信号线VDH和耦合节点N之间，并被配置为在数据写入阶段，响应于第一控制信号EMB1的有效电位，将全局数据电压写入耦合节点N；

耦合单元132耦接于耦合节点N和驱动模块10之间，并被配置为在数据写入阶段，将全局数据电压耦合至栅极节点G。

第一数据写入单元131为开关单元，导通后将单元两端连通，具体的，第一数据写入单元131在数据写入阶段，响应于第一控制信号EMB1的有效电位导通，将全局数据线VDH和耦合节点N连通，进而将全局数据电压传输至耦合节点N处。耦合单元132包括耦合电容，耦合电容在一端电位跳变时，可将跳变量耦合至另一端，因此，在数据写入阶段，耦合单元132可以将全局数据电压耦合至与耦合单元132连接的栅极节点G。通过第一数据写入单元131和耦合单元132，实现将全局数据线VDH提供的全局数据电压耦合至栅极节点G。可选的，一个显示周期包括一个写入帧和多个保持帧，数据写入阶段被配置于写入帧和至少一个保持帧中，或者，一个显示周期包括多个写入帧，数据写入阶段被配置于每一写入帧中。可选的，在一个显示周期包括一个写入帧和多个保持帧，数据写入阶段被配置于写入帧和每一个保持帧中，也即在写入帧和每一个保持帧均进行一次全局数据电压的写入，相较于现有技术中，仅在写入帧配置数据写入阶段，可以使得在低频下，第一数据写入模块13向栅极节点G耦合全局数据电压的频率提高，使得两次向栅极节点G写入数据的时间缩短，保证低频显示时栅极节点G的电位变化减小，提升显示质量。

继续参考图2，可选的，驱动模块还具有源极节点S和漏极节点D，源极节点S耦接第一电源电压线VDD，像素电路还包括：

补偿模块17，耦接于栅极节点G和漏极节点D之间，并被配置为在阈值补偿阶段，响应于第三控制信号EMB3的有效电位，将第一电源电压线VDD上的第一电源电压和驱动模块10中的驱动晶体管的阈值电压写入栅极节点G。

补偿模块17为开关模块，响应于第三控制信号EMB3的电位导通或关断，并在导通时，将第一电源电压和驱动模块10包括的驱动晶体管的阈值电压写入栅极节点G，实现对驱动晶体管的阈值电压的补偿。在阈值补偿阶段，补偿模块17导通进行阈值补偿后，栅极节点G的电位VG＝Vd+Vth，其中，Vd为第一电源电压，Vth为驱动晶体管的阈值电压。数据写入阶段后，耦合节点N处的电位变化量△VN＝Vh-Vi，其中，Vh为全局数据电压，Vi数据写入阶段前耦合节点N处的电压。数据写入阶段，栅极节点G的电位VG＝Vd+Vth+Vh-Vi，发光阶段，驱动电流 其中，μ为电子迁移率，C_ox为单位面积沟道电容，/>为驱动晶体管的宽长比。驱动电流I的大小与驱动晶体管T1的阈值电压Vth的大小无关，实现驱动晶体管T1的阈值电压的补偿。同时，驱动电流的大小与第一电源电压无关，避免在信号线传输第一电源电压的过程中，因信号线中的电阻的损耗，导致传输至不同像素电路中的第一电源电压不同，避免IR Drop的影响，提高显示均一性。

可选的，一个显示周期包括一个写入帧和多个保持帧，阈值补偿阶段被配置于写入帧和至少一个保持帧中，或者，一个显示周期包括多个写入帧，阈值补偿阶段被配置于每一写入帧中。示例性的，在一个显示周期包括一个写入帧和多个保持帧时，写入帧和每一保持帧均被配置阈值补偿阶段，也即在写入帧和每一个保持帧均进行一次阈值电压的补偿，可以使得阈值补偿的效果更好，提升显示效果。

继续参考图2，可选的，显示周期还包括开机复位阶段，开机复位阶段位于写入帧之前，其中，在开机复位阶段，补偿模块17被配置为响应于第三控制信号EMB3的有效电位，将第一电源电压线VDD上的第一电源电压向栅极节点G写入。

因像素电路中除驱动模块10的驱动晶体管以外，其他模块包括的晶体管均为开关晶体管，驱动晶体管的沟道长度比开关晶体管的沟道长度长，驱动晶体管的等效电阻最大，所以驱动晶体管的栅极节点G电位VG<Vd+Vth，进而保证在后续进行画面刷新时，阈值补偿阶段，驱动晶体管可以导通，以将驱动晶体管的阈值电压写入栅极节点G。

继续参考图2，可选的，像素电路还包第一复位模块16和第二复位模块19，发光模块12包括阳极节点A，其中：

第一复位模块16耦接于第一复位信号线Vref1和耦合节点N之间，并被配置为，在第一复位阶段，响应于第四控制信号EMB4的有效电位，将第一复位信号线Vref1上的第一复位电压写入耦合节点N。

第二复位模块19耦接于第二复位信号线Vref2和阳极节点A之间，并被配置为在第二复位阶段，响应于第五控制信号EMB5的有效电位，将第二复位信号线Vref2上的第二复位电压写入阳极节点A。

第一复位模块16和第二复位模块19均为开关模块，以第一复位模块16为例，第一复位模块16受第四控制信号EMB4的控制导通后，将第一复位模块16的两端连通，也即将第一复位信号线Vref1和耦合节点N连通。在第一复位阶段，第四控制信号EMB4上的信号为有效电位，控制第一复位模块16导通，导通后的第一复位模块16将第一复位信号线Vref1上的第一复位电压写入耦合节点N，实现对耦合单元132的复位。在第二复位阶段，第五控制信号EMB5为有效电位，控制第二复位模块19导通，导通后的第二复位模块19将第二复位信号线Vref2上的第二复位电压写入阳极节点A，实现对阳极节点A的复位，避免上一帧阳极节点A残留的电荷对本帧发光亮度的影响。

可选的，一个显示周期包括一个写入帧和多个保持帧，第一复位阶段和第二复位阶段被配置于写入帧和至少一个保持帧中，或者，一个显示周期包括多个写入帧，第一复位阶段和第二复位阶段被配置于每一写入帧中。示例性的，在低频下，写入帧和每一保持帧均被配置第一复位阶段和第二复位阶段，也即，在写入帧和每一保持帧，均进行耦合节点N和阳极节点A的复位，提高复位效果。

可选的，第一复位阶段还包括第二复位阶段。第一复位阶段还包括第二复位阶段后，在同一阶段进行耦合节点N和阳极节点A的复位，减少一帧内阶段的个数，使得在每一写入帧的时长固定的情况下，数据写入阶段的时长可以较长，使得全局数据电压的写入更为充分。

在上述实施例的基础上，像素电路包括补偿模块17时，第一复位阶段或第二复位阶段被复用为阈值补偿阶段。第一复位阶段或第二复位阶段还包括阈值补偿阶段，在同一阶段进行耦合节点N的复位和驱动模块10的阈值补偿，或者在同一阶段进行阳极节点A和驱动模块10的阈值补偿，减少一帧内阶段的个数，使得在每一写入帧的时长固定的情况下，数据写入阶段的时长可以较长，使得全局数据电压的写入更为充分。可选的，第一复位阶段还包括第二复位阶段，第一复位阶段还包括阈值补偿阶段，在同一阶段内，同时进行耦合节点N和阳极节点A的复位以及驱动模块10的阈值补偿，进一步减少一帧内阶段的个数，使得在每一写入帧的时长固定的情况下，数据写入阶段的时长可以较长。

继续参考图2，可选的，第三控制信号EMB3被复用为第四控制信号EMB4或第五控制信号EMB5，减少像素电路接入信号的类型，进而减少像素电路所连接的信号线的数量，节省版图空间，简化显示面板的布线结构。可选的，第四控制信号EMB4被复用为第五控制信号EMB5，减少像素电路接入信号的类型，进而减少像素电路所连接的信号线的数量，节省版图空间，简化显示面板的布线结构。

续参考图2，可选的，第二数据写入模块14包括第二数据写入单元141和存储单元142；

第二数据写入单元141耦接于数据线Vdata和控制节点B之间，并被配置为在控制电位写入阶段，响应于第二控制信号EMB2的有效电位，将控制电压写入控制节点B；

存储单元142被配置为耦接于固定电压线和控制节点之间，并被配置为在控制电位写入阶段，维持控制节点B的电位为控制电位。

可选的，连接驱动模块10的第一电源电压线VDD复用为固定电压线，以节约信号线的数量，简化面板结构设计。

第二数据写入单元141用于响应第二控制信号EMB2导通或关断，并在导通时将数据线Vdata上的控制电压写入控制节点B。存储单元142用于保持控制节点B的电位。

在上述实施例的基础上，第一数据写入模块13包括第一数据写入单元131和耦合单元13时，具体连接关系参照上述，控制电位写入阶段还包括数据写入阶段。在同一阶段内，同时进行控制电压的写入和全局数据电压的写入，减少一帧内阶段的个数，使得在每一写入帧的时长固定的情况下，数据写入阶段的时长可以较长，使得全局数据电压的写入更为充分。

继续参考图2，可选的，像素电路还包括第二发光控制模块18，第二发光控制模块被配置为在发光阶段，在第一发光控制模块11导通时，响应于第六控制信号EMB6的有效电位，控制驱动模块10、第一发光控制模块11和发光模块12所在支路也即驱动支路导通。

第二发光控制模块18为开关模块，响应于第六控制信号EMB6的电位导通或关断。第二发光控制模块18可串联连接于驱动支路上，与第一发光控制模块11共同控制发光模块12是否发光。第六控制信号EMB6的有效电位为控制第二发光控制模块18导通的信号。在发光阶段，需要发光的像素电路中的第一发光控制模块11响应于控制节点B的第一电位导通，第二发光控制模块18响应于第六发光控制信号EMB6的有效电位导通，进而使得驱动支路导通，驱动模块10产生的驱动电流驱动发光模块12发光。在发光阶段，不需要发光的像素所连接的像素电路中的第一发光控制模块11响应于控制节点B的第二电位关断，第二发光控制模块18响应于第六发光控制信号EMB6的有效电位导通，进而使得驱动支路关断，发光模块12不发光。可选的，一个显示周期包括一个写入帧和多个保持帧，发光阶段被配置于写入帧和至少一个保持帧中，或者，一个显示周期包括多个写入帧，发光阶段被配置于每一写入帧中。示例性的，发光阶段被配置于写入帧和每一保持帧中。

在上述各实施例的基础上，继续参考图2，可选的，驱动模块10、第二发光控制模块18、第一发光控制模块11和发光模块12串联连接于第一电源电压线VDD和第二电源电压线VSS之间。

具体的，驱动模块10的漏极D与第二发光控制模块18的第一端连接，第二发光控制模块18的第二端与第一发光控制模块11的第一端连接，第二发光控制模块18的控制端接入第六发光控制信号EMB6。第一发光控制模块11的第二端与发光模块12的阳极连接，第一发光控制模块11的控制端与控制节点B连接。本实施例中，示例性示出第一发光控制模块11连接于第二发光控制模块18和阳极节点A之间，在其他可选实施例中，第一发光控制模块11可连接于驱动模块10的漏极D与第二发光控制模块18之间。

图3为本发明实施例提供的另一种像素电路的结构示意图，图3为图2所示像素电路的一种具体结构，参考图3，可选的，驱动模块10包括驱动晶体管T1，第一发光控制模块11包括第一发光控制晶体管T2，第一数据写入模块13中的第一数据写入单元131包括第一数据写入晶体管T3，第二数据写入模块14中的第二数据写入单元141包括第二数据写入晶体管T4，补偿模块17包括补偿晶体管T5，第二发光控制模块18包括第二发光控制晶体管T6，第一复位模块16包括第一复位晶体管T7，第二复位模块19包括第二复位晶体管T8，第一数据写入模块13中的耦合单元132包括耦合电容Cst0，第二数据写入模块14中的存储单元142包括存储电容Cst1。各个晶体管可以为N型晶体管，可以为P型晶体管，本实施例中示例性示出各个晶体管均为P型晶体管。

图4是对图3所示的像素电路在显示周期的写入帧的驱动时序图，图5是图3所示的像素电路在显示周期的保持帧的一种驱动时序图。

参考图3和图4，图4所示的驱动时序为第一显示周期包括一个写入帧和多个保持帧时，或者一个显示周期包括多个写入帧时的写入帧的驱动时序，也即对应于低频或高频下的写入帧的驱动时序。图5所示的驱动时序可以为一个显示周期包括一个写入帧和多个保持帧时的保持帧的驱动时序，也即对应于低频下的保持帧的驱动时序。在低频下的写入帧，以及高频下的写入帧，像素电路的工作过程包括第一复位阶段t1、第二复位阶段t2、数据写入阶段t3、阈值补偿阶段t4、控制电位写入阶段t5和发光阶段t6。其中，第一复位模块16被配置为在低频或高频下的第一复位阶段t1，将第一复位电压写入耦合节点N。第二复位模块19被配置为在低频或高频下的第二复位阶段t2，将第二复位电压写入阳极节点A。在本发明部分可选实施例中，第一复位阶段t1还包括为第二复位阶段t2，同时，为节约信号线的数量，第四控制信号EMB4被复用为第五控制信号EMB5。补偿模块17被配置为在低频或高频下的阈值补偿阶段t4，将第一电源电压和驱动晶体管T1的阈值电压写入栅极节点G。第一复位阶段t1可以包括阈值补偿阶段t4，同时，为节约信号线的数量，第三控制信号EMB3被复用为第四控制信号EMB4。在本发明部分可选实施例中，阈值补偿阶段t4还包括为第二复位阶段t2，同时第三控制信号EMB3被复用为第五控制信号EMB5。第一数据写入模块13被配置为在低频或高频下的数据写入阶段t3，将全局数据电压耦合至栅极节点G。第二数据写入模块14被配置为在低频或高频下的控制电位写入阶段t5，将控制电压写入控制节点B。在本发明部分可选实施例中，控制电位写入阶段t5还包括数据写入阶段t3。

在图3所示的像素电路中，第三控制信号EMB3、第四控制信号EMB4和第五控制信号EMB5由同一条信号线提供，也即第一复位阶段t1、阈值补偿阶段t4和第二复位阶段t2对应于同一阶段。

在第一复位阶段t1(第二复位阶段t2或阈值补偿阶段t4)，第三控制信号EMB3、第四控制信号EMB4和第五控制信号EMB5均为有效电位，分别控制第一复位模块16(第一复位晶体管T7)、补偿模块17(补偿晶体管T5)和第二复位模块19(第二复位晶体管T8)导通，导通的第一复位模块16将第一复位电压Vint写入耦合节点N。导通的补偿模块17将第一电源电压Vd以及驱动晶体管T1的阈值电压Vth写入栅极节点G，直至栅极节点G的电位为Vd+Vth。导通的第二复位模块19将第二复位电压写入阳极节点A，实现对阳极节点A的复位。可选的，第一电源电压线VDD可以复用为第一复位信号线Vref1，从而节省信号线的数量，简化显示面板的布线结构。

在数据写入阶段t3(控制电位写入阶段t5)，第一控制信号EMB1为有效电位，控制第一数据写入单元131(第一数据写入晶体管T3)导通，以将全局数据电压Vh写入耦合节点N。耦合单元132将耦合节点N的电压跳变量耦合至栅极节点G，使得栅极节点的电位VG＝Vd+Vth+Vh-Vint。第二控制信号EMB2为有效电位，控制第二数据写入单元141(第二数据写入晶体管T4)导通，以将数据线Vdata上的控制电压向控制节点B传输。

在发光阶段t6，第六控制信号EMB6为有效电位，控制第二发光控制模块18(第二发光控制晶体管T6)导通，若在控制电位写入阶段t5，控制节点B被写入的控制电位为第一电位VGL，则在发光阶段t6，第一发光控制模块11(第一发光控制晶体管T2)导通，驱动模块10(驱动晶体管T1)根据全局数据电压产生的驱动电流传输至发光模块12，发光模块12被点亮。若在控制电位写入阶段t5，控制节点B被写入的控制电位为第二电位VGH，则在发光阶段t6，第一发光控制模块11(第一发光控制晶体管T2)关断，驱动模块10(驱动晶体管T1)根据全局数据电压产生的驱动电流无法传输至发光模块11，发光模块11不被点亮。驱动电流 驱动电流I的大小与驱动晶体管T1的阈值电压Vth的大小无关，实现驱动晶体管T1的阈值电压的补偿。

参考图3和图5，在低频下的保持帧，像素电路的工作过程包括第一复位阶段t1、第二复位阶段t2、数据写入阶段t3、阈值补偿阶段t4和发光阶段t6。可选的，第一复位阶段t1、阈值补偿阶段t4和第二复位阶段t2对应于同一阶段。

保持帧的第一复位阶段t1(第二复位阶段t2或阈值补偿阶段t4)与写入帧的第一复位阶段t1的工作过程相同，在此不再赘述。

与写入帧的工作过程不同的是，在保持帧中，像素电路的工作过程不包括控制电位写入阶段，也即在保持帧中，第二控制信号EMB2维持为无效电位，在保持帧中，控制节点B的控制电位由存储单元142(存储电容Cst1)存储保持。

保持帧的发光阶段t6与写入帧的发光阶段t6相同，在此不再赘述。

在上述各实施例的基础上，继续参考图2或图3，可选的，第三控制信号EMB3分别被复用为第四控制信号EMB4和第五控制信号EMB5，第一控制信号EMB1和第三控制信号EMB3由同一组栅极驱动电路产生，第一控制信号EMB1、第二控制信号EMB2和第三控制信号EMB3分别由不同的栅极驱动电路产生。具体的，第一控制信号EMB1和第三控制信号EMB3由同一组栅极驱动电路产生，可以减少栅极驱动电路的数量，有利于显示面板窄边框设计。在低频驱动或高频驱动下，第一控制信号EMB1、第三控制信号EMB3和第六控制信号EMB6的频率均为高频，也即三者的频率相同，因此，可选的，产生第六控制信号EMB6的栅极驱动电路中的时钟信号复用为产生第一控制信号EMB1和/或第三控制信号EMB3的栅极驱动电路中的时钟信号，进而可以减少显示面板边框区域的信号线，有利于实现窄边框设计。

图6为本发明实施例提供的另一种像素电路的结构示意图，图6可以为图2所示像素电路的另一种具体结构，图6与图3所示的像素电路的区别在于，数据写入单元141包括的第二数据写入晶体管T4为双栅晶体管，具体的，第二数据写入晶体管T4包括第一双栅晶体管，第一双栅晶体管的栅极接入第二控制信号EMB2，第一双栅晶体管的源极耦接于数据线Vdata，第一双栅晶体管的漏极耦接于控制节点B，第双栅晶体管包括中间节点C，第二数据写入模块14包括两个存储单元，两个存储单元分别为第一存储单元142和第二存储单元143，第二存储单元143被配置为连接于固定电压线和中间节点C之间。第一存储单元142被配置于连接于控制节点B和固定电压线之间。第一存储单元142包括第一存储电容Cst1，第二存储单元143包括第二存储电容Cst2，第一存储电容Cst1的电容值和第二存储电容Cst2的电容值相等，使得两个存储电容的存储能力相同，第二数据写入晶体管T4为双栅晶体管，使得在第二数据写入晶体管T4关闭后，控制节点B和中间节点C的电压相近，进而使得第二数据写入晶体管T4在关态下的源极和漏极的电压差较小，降低漏电流的大小，保持控制电位B的稳定。

继续参考图6，可选的，补偿模块17包括的补偿晶体管T5为双栅晶体管，具体的，补偿晶体管T5包括第二双栅晶体管，第二双栅晶体管的栅极接入第三控制信号EMB3，第二双栅晶体管耦接于驱动晶体管T1的漏极和栅极之间。设置补偿模块17包括第二双栅晶体管，可以减小补偿模块17的漏电流，有利于提升显示效果。本发明实施例还提供了一种像素电路的驱动方法，该像素电路的驱动方法用于驱动本发明上述任意实施例的像素电路。图7是本发明实施例提供的一种像素电路的驱动方法的流程图，参考图7，该像素电路的驱动方法包括：

S10：第一数据写入模块响应于第一控制信号的有效电位，将全局信号线上的全局数据电压耦合至栅极节点。

S10：第二数据写入模块响应于第二控制信号的有效电位，将数据线上的控制电压写入控制节点，以使控制节点具有控制电位。

本实施例的像素电路的驱动方法，用于驱动本发明上述任意实施例的像素电路，具备本发明上述任意实施例的像素电路的有益效果，在此不再赘述

本发明实施例还提供了一种显示面板，图8是本发明实施例提供的一种显示面板的结构示意图，参考图8，该显示面板1包括：

多个如本发明上述任意实施例的像素电路100，多个像素电路100排布成多列；以及，多条全局信号线VDH和多条数据线Vdata，相同颜色的各像素电路100中的第一数据写入模块耦接同一全局信号线VDH，同一列的各像素电路100中的第二数据写入模块耦接同一数据线Vdata，不同全局信号线VDH被配置电压值不同的全局数据电压，不同数据线Vdata被配置对应的控制电压，控制电压与显示面板1的显示画面相对应。

不同的像素电路中的发光模块可发出不同颜色的光，示例性的，显示面板1可包括发红光的像素电路101、发蓝光的像素电路102以及发绿光的像素电路103。本实施例中，示例性示出，同一列的像素电路100的颜色相同。发红光的像素电路101中的第一数据写入模块耦接于红光全局信号线VDH1，发蓝光的像素电路102的第一数据写入模块120耦接于蓝光全局信号线VDH2，发绿光的像素电路103耦接于绿光全局信号线VDH3。因不同发光颜色的发光模块的发光效率不同，在同一显示灰阶下对应的驱动电流也不同。全局数据电压与显示亮度等级对应，具体可以对应于显示亮度等级下设定灰阶对应的灰阶数据电压。本实施例中，相同颜色的各像素电路100中的第一数据写入模块耦接同一全局信号线VDH，使得相同颜色的像素电路100被提供相同的全局数据电压，不同颜色的各像素电路100中的第一数据写入模块耦接不同的全局信号线VDH，使得不同颜色的像素电路100的第一数据写入模块被提供不同的全局数据电压，保证流过不同发光颜色的发光模块对应于同一显示亮度等级的驱动电流不同，进而使得不同发光颜色的发光模块均可以达到显示亮度等级下设定灰阶对应的目标亮度，提升显示效果。

在第一画面刷新中，若相对于第一组写入帧和保持帧，在第二组写入帧和保持帧显示面板的显示画面不需要改变时，像素电路对应的控制电压不改变，相应的，像素电路中第一发光控制模块11的导通状态不改变，像素电路中发光模块12的发光状态不改变；若相对于第一组写入帧和保持帧，第二组写入帧和保持帧在显示画面需要改变时，像素电路对应的控制电压可能需要改变，相应的，像素电路中第一发光控制模块11的导通状态改变，像素电路中发光模块12的发光状态改变；实现控制电压与显示面板的显示画面相对应。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种像素电路，其特征在于，包括：

依次串联连接的驱动模块、第一发光控制模块和发光模块，所述驱动模块具有栅极节点，所述第一发光控制模块具有控制节点；

第一数据写入模块，耦接于全局信号线和所述栅极节点之间，并被配置为响应于第一控制信号的有效电位，将所述全局信号线上的全局数据电压耦合至所述栅极节点；

第二数据写入模块，耦接于数据线和所述控制节点之间，并被配置为响应于第二控制信号的有效电位，将所述数据线上的控制电压写入所述控制节点，以使所述控制节点具有控制电位。

2.根据权利要求1所述的像素电路，其特征在于，一个显示周期包括至少一个写入帧，所述第二数据写入模块用于在所述写入帧中，响应于所述第二控制信号的有效电位，将所述数据线上的控制电压写入所述控制节点，以使所述控制节点具有控制电位；

优选的，一个所述显示周期还包括至少一个保持帧，所述第二数据写入模块还用于在所述保持帧中，将所述控制节点的电位维持在所述控制电位；

优选的，所述第一发光控制模块受所述控制电压的控制而导通或关断。

3.根据权利要求1所述的像素电路，其特征在于，所述驱动模块还具有源极节点和漏极节点，所述源极节点耦接第一电源电压线，所述像素电路还包括：

补偿模块，耦接于所述栅极节点和所述漏极节点之间，并被配置为在阈值补偿阶段，响应于第三控制信号的有效电位，将所述第一电源电压线上的第一电源电压和所述驱动模块中的驱动晶体管的阈值电压写入所述栅极节点；

优选的，一个显示周期包括一个写入帧和多个保持帧，所述阈值补偿阶段被配置于在所述写入帧和至少一个保持帧中；

或者，一个显示周期包括多个写入帧，所述阈值补偿阶段被配置于每一所述写入帧中；

优选的，所述显示周期还包括开机复位阶段，所述开机复位阶段位于所述写入帧之前，其中，在开机复位阶段，所述补偿模块被配置为响应于第三控制信号的有效电位，将第一电源电压线上的电压向所述栅极节点写入。

4.根据权利要求1所述的像素电路，其特征在于，所述第一数据写入模块包括第一数据写入单元和耦合单元，所述第一数据写入模块具有耦合节点，其中：

所述第一数据写入单元耦接于所述全局信号线和所述耦合节点之间，并被配置为在数据写入阶段，响应于第一控制信号的有效电位，将所述全局数据电压写入所述耦合节点；

所述耦合单元耦接于所述耦合节点和所述驱动模块之间，并被配置为在所述数据写入阶段，将所述全局数据电压耦合至所述栅极节点；

优选的，一个显示周期包括一个写入帧和多个保持帧，所述数据写入阶段被配置于所述写入帧和至少一个保持帧中，或者，

一个显示周期包括多个写入帧，所述数据写入阶段被配置于每一所述写入帧中；

优选的，所述耦合单元包括耦合电容。

5.根据权利要求4所述的像素电路，其特征在于，所述像素电路还包括第一复位模块和第二复位模块，所述发光模块包括阳极节点，其中：

所述第一复位模块耦接于第一复位信号线和所述耦合节点之间，并被配置为在第一复位阶段，响应于第四控制信号的有效电位，将所述第一复位信号线上的第一复位电压写入所述耦合节点；

所述第二复位模块耦接于第二复位信号线和所述阳极节点之间，并被配置为在第二复位阶段，响应于第五控制信号的有效电位，将所述第二复位信号线上的第二复位电压写入所述阳极节点；

优选的，一个显示周期包括一个写入帧和多个保持帧，所述第一复位阶段和所述第二复位阶段被配置于所述写入帧和至少一个保持帧中，或者，

一个显示周期包括多个写入帧，所述第一复位阶段和所述第二复位阶段被配置于每一所述写入帧中；

优选的，所述第一复位阶段还包括所述第二复位阶段；

优选的，所述驱动模块还具有源极节点和漏极节点，所述源极节点耦接第一电源电压线，所述像素电路还包括补偿模块，所述补偿模块耦接于所述栅极节点和所述漏极节点之间，并被配置为在阈值补偿阶段，响应于第三控制信号的有效电位，将所述第一电源电压线上的第一电源电压和所述驱动模块中的驱动晶体管的阈值电压写入所述栅极节点；

所述第一复位阶段或所述第二复位阶段还包括所述阈值补偿阶段；

所述第三控制信号被复用为所述第四控制信号或所述第五控制信号；

优选的，所述第四控制信号被复用为所述第五控制信号。

6.根据权利要求1所述的像素电路，其特征在于，所述第二数据写入模块包括第二数据写入单元和存储单元；

所述第二数据写入单元耦接于所述数据线和所述控制节点之间，并被配置为在控制电位写入阶段，响应于第二控制信号的有效电位，将所述控制电压写入所述控制节点；

所述存储单元被配置为耦接于固定电压线和所述控制节点之间，并被配置为在所述控制电位写入阶段，维持所述控制节点的电位为所述控制电位；

优选的，所述第一数据写入模块包括第一数据写入单元和耦合单元，所述第一数据写入模块具有耦合节点，其中：所述第一数据写入单元耦接于所述全局信号线和所述耦合节点之间，并被配置为在数据写入阶段，响应于第一控制信号的有效电位，将所述全局数据电压写入所述耦合节点；所述耦合单元耦接于所述耦合节点和所述驱动模块之间，并被配置为在所述数据写入阶段，将所述全局数据电压耦合至所述栅极节点；

所述控制电位写入阶段还包括所述数据写入阶段。

7.根据权利要求1所述的像素电路，其特征在于，一个显示周期包括多个写入帧时：

所述第一数据写入模块被配置为在所述写入帧，响应于所述第一控制信号的有效电位，将所述全局数据电压耦合至所述栅极节点；

所述第二数据写入模块被配置为在所述写入帧，响应于所述第二控制信号的有效电位，将所述控制电压写入所述控制节点，以使所述控制节点具有所述控制电位；

优选的，一个显示周期包括多个写入帧时：

所述第一控制信号的有效电位和所述第二控制信号的有效电位被配置为在每一所述写入帧中产生；

优选的，在显示周期包括一个写入帧和多个保持帧时：

所述第一控制信号的有效电位被配置为在所述写入帧和至少一个所述保持帧产生，所述第二控制信号的有效电位被配置为在所述写入帧和每一所述保持帧中产生；

优选的，一个所述显示周期包括一个写入帧和多个保持帧时，或者，一个显示周期包括多个写入帧时，所述全局数据电压与显示亮度等级对应，所述显示亮度等级相同时，所述全局数据电压的电压值相同，所述显示亮度等级不同时，所述全局数据电压的电压值不同；

优选的，所述控制电压具有第一电位和第二电位，其中，所述第一电位被配置为使所述第一发光控制模块导通，所述第二电位被配置为使所述第一发光控制模块关断；

优选的，所述第一发光控制模块包括第一发光控制晶体管，所述第一电位被配置为使所述第一发光控制模块导通，且使所述第一发光控制模块导通时，所述第一发光控制晶体管工作于线性区。

8.根据权利要求1所述的像素电路，其特征在于，还包括第二发光控制模块；

所述第二发光控制模块被配置为在发光阶段，在所述第一发光控制模块导通时，响应第六控制信号的有效电位，控制所述驱动模块、所述第一发光控制模块和所述发光模块所在支路导通；

优选的，一个显示周期包括一个写入帧和多个保持帧，所述发光阶段被配置于所述写入帧和至少一个所述保持帧中，或者，

一个显示周期包括多个写入帧，所述发光阶段被配置于每一所述写入帧中。

9.一种像素电路的驱动方法，其特征在于，用于对权利要求1-8任一项所述的像素电路进行驱动，所述驱动方法包括：

第一数据写入模块响应于第一控制信号的有效电位，将全局信号线上的全局数据电压耦合至栅极节点；

第二数据写入模块响应于第二控制信号的有效电位，将数据线上的控制电压写入控制节点，以使所述控制节点具有控制电位。

10.一种显示面板，其特征在于，包括：

多个如权利要求1-8任一项所述的像素电路，多个所述像素电路排布成多列；以及，

多条如权利要求1-8任一项所述的多条全局信号线和多条数据线，相同颜色的各所述像素电路中的所述第一数据写入模块耦接同一所述全局信号线，同一列的各所述像素电路中的所述第二数据写入模块耦接同一所述数据线，不同所述全局信号线被配置电压值不同的所述全局数据电压，不同所述数据线被配置对应的所述控制电压，所述控制电压与所述显示面板的显示画面相对应。