CN117546409A - 两级差分放大器中的分离米勒补偿 - Google Patents

两级差分放大器中的分离米勒补偿 Download PDF

Info

Publication number
CN117546409A
CN117546409A CN202280042491.9A CN202280042491A CN117546409A CN 117546409 A CN117546409 A CN 117546409A CN 202280042491 A CN202280042491 A CN 202280042491A CN 117546409 A CN117546409 A CN 117546409A
Authority
CN
China
Prior art keywords
amplifier
coupled
input
output
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280042491.9A
Other languages
English (en)
Inventor
C·帕克斯特
G·E·德拉克鲁斯赫尔南德斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN117546409A publication Critical patent/CN117546409A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45269—Complementary non-cross coupled types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/261—Amplifier which being suitable for instrumentation applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45418—Indexing scheme relating to differential amplifiers the CMCL comprising a resistor addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45692—Indexing scheme relating to differential amplifiers the LC comprising one or more resistors in series with a capacitor coupled to the LC by feedback

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

两级差分放大器(300)包括接收差分输入电压(VINP、VINM)并呈现第一和第二中间输出(V1P、V1M)的第一放大器级(304P、306P)。该放大器进一步包括具有第一支路(324、326N)和第二支路(334、336N)的第二放大器级，第一支路具有耦合到第二中间输出(V1M)的输入，第二支路具有耦合到第一中间输出(V1P)的输入。为第二放大器级的每个支路提供补偿电容器(330、340)，每个补偿电容器耦合在该放大器支路的输出(VOUTM、VOUTP)与其输入之间。第一交叉耦合电容器(335)耦合在第一放大器支路的输出与第二放大器支路的输入之间，并且第二交叉耦合电容器(345)耦合在第二放大器支路的输出与第一放大器支路的输入之间。

Description

两级差分放大器中的分离米勒补偿
技术领域
本申请涉及放大器电路，并且更具体地涉及多级差分放大器。
背景技术
差分放大器是许多电子电路和系统(包括许多模拟和混合信号集成电路)中的常见电路元件。作为本领域的基础，差分放大器放大跨其一对输入的差分电压，同时抑制两个输入共用的电压(即“共模”电压)。差分放大器可以被实现为依赖于负反馈的运算放大器和其他放大器布置、恒定电流源、具有有源负载的电流镜，以及诸如通信和仪表的接口应用以及许多其他应用。在这些应用中的一些应用中，差分放大器通过两个或更多个放大器级来实施。
一种类型的两级差分放大器被称为仪表放大器(INA)。通常，INA接收差分信号，并且被实施为电压反馈放大器(VFA)或电流反馈放大器(CFA)，在这两种情况下均由差分信号馈送。响应于跨其两个输入的差分信号，INA在其两个输出处以正相信号和负相信号的形式产生输出差分信号。常规INA可以包括两个放大器、两个反馈电阻器以及增益电阻器，其中每个放大器通常包括至少两个场效应晶体管(FET)(诸如p沟道金属氧化物半导体场效应(PMOS)晶体管)和补偿电容器。INA被广泛用于调节驱动比较器或模数转换器(ADC)的信号。在此类ADC实施方式中，INA的增益可以是可调的，以将其输出信号与ADC的输入动态范围相匹配，并因此最大化ADC在其采样中使用的位数。
另一种类型的两级差分放大器是全差分放大器(FDA)。FDA进行操作以放大差分输入信号以提供差分输出信号。两级FDA通常用于在其差分输出处提供最大电压摆幅，理想情况下接近电源电压，并且因此在以低电源电压运行的应用中是有用的。常规两级FDA使用第一放大器级向差分输入信号施加高增益，然后使用第二放大器级将放大的差分信号驱动至期望电压摆幅。
本文描述的实施例正是在这种情境下提出的。
发明内容
根据一个方面，一种差分放大器被构造为具有接收差分输入电压并呈现第一中间输出和第二中间输出的第一放大器电路系统。该放大器进一步包括具有第一支路和第二支路的第二放大器级，第一支路具有耦合到第一放大器电路系统的第二中间输出的输入，第二支路具有耦合到第一放大器电路系统的第一中间输出的输入。为第二放大器级的每个支路提供补偿电容器，每个补偿电容器耦合在该放大器支路的输出和其输入之间。第一交叉耦合电容器耦合在第二放大器级中的第一放大器支路的输出与第二放大器级中的第二放大器支路的输入(其位于第一中间输出处)之间，并且第二交叉耦合电容器耦合在第二放大器级中的第二放大器支路的输出和第二放大器级中的第一放大器支路的输入(其位于第二中间输出处)之间。
根据另一方面，差分放大器可以被构造为全差分放大器。
根据另一方面，差分放大器可以被构造为仪表放大器。
由这些方面中的一个或多个实现的技术优势包括差模增益带宽积的改善，而不会对共模稳定性产生不利影响。
通过参考以下说明书及其附图，本领域普通技术人员将清楚所公开的各个方面所实现的其他技术优点。
附图说明
图1A和图1B分别是常规仪表放大器(INA)的示意图和框图形式的电气图。
图2是常规全差分放大器(FDA)的示意图形式的电气图。
图3A是根据示例实施例的FDA的示意图形式的电气图。
图3B是根据另一示例实施例的FDA的示意图形式的电气图。
图4是根据图3A的示例实施例的FDA的小信号模型的示意图形式的电气图。
图5A、图5B和图5C是说明根据图3A的示例实施例的FDA的性能与常规FDA的性能相比的图表。
图6A和图6B分别是根据示例实施例的INA的示意图和框图形式的电气图。
图6C是根据另一示例实施例的INA的一个级的示意图形式的电气图。
图7A、图7B和图7C是说明根据图6A和图6B的示例实施例的INA的性能与常规INA的性能相比的图表。
图8A和图8B分别是根据另一示例实施例的INA的示意图和框图形式的电气图。
附图中使用相同的附图标记来说明(在功能和/或结构上)相同或相似的特征。
具体实施方式
本说明书中描述的一个或多个实施例被实施为两级差分放大器，诸如仪表放大器(INA)和全差分放大器(FDA)，因为预期此类实施方式在该情境中是特别有利的。然而，还预期这些实施例的各个方面可以应用于多于两级的差分放大器，并且应用于可类似地受益于这些方面的其他应用。因此，应当理解，以下描述仅以示例的方式提供，并不旨在限制所要求保护的本发明的真实范围。
图1A示出可以在常规仪表放大器(INA)中使用的常规两级差分放大器100的构造。在放大器100的第一级中，电流源102通过两个并联支路提供从VDD电源电压到接地(VSS)的偏置电流I0，其中一个支路包括p沟道金属氧化物半导体场效应(PMOS)晶体管104P，其源极/漏极路径与n沟道金属氧化物半导体场效应(NMOS)晶体管108N的源极/漏极路径串联连接，而另一支路包括PMOS晶体管106P和NMOS晶体管110N，它们的源极/漏极路径串联连接。一个支路中的PMOS晶体管104P的栅极接收差分输入VINP，并且另一支路中的PMOS晶体管106P的栅极接收差分输入VINM。在该示例中，输入VINP、VINM也可以被分别称为放大器100的非反相输入和反相输入。NMOS晶体管108N和110N的栅极以电流镜方式连接在一起并且连接到晶体管104P和108N的公共漏极节点。放大器100的该第一级进行操作以在晶体管106P和110N的公共漏极节点处(即在图1A中的中间输出节点V1处)产生从跨输入VINP和VINM的差分电压放大且反相的电压。中间输出节点V1处的电压被施加到差分放大器100的第二级中的NMOS晶体管126N的栅极。在该第二级中，电流源122通过晶体管126N的源极/漏极路径提供从VDD到VSS的偏置电流I2。出现在晶体管126N的漏极(即节点VOUT)处的放大器的输出构成两级放大器100的输出电压。
图1B示出基于两个两级差分放大器100A、100B的布置的常规仪表放大器(INA)150，每个放大器都如图1A所示构造。在该常规布置中，放大器100A在其非反相输入(图1A的VINP)处接收输入IN1，并且在其反相输入(图1B的VINM)处经由电阻器130A接收来自其输出OUT1的反馈。类似地，放大器100B在其非反相输入(图1A的VINP)处接收输入IN2，并且在其反相输入(图1B的VINM)处经由电阻器130A接收来自其输出OUT1的反馈。反馈电阻器130A、130B通过电阻器132彼此串联耦合在输出OUT1、OUT2之间。在ADC应用中，跨输出OUT1、OUT2的差分电压成为ADC的输入电压。
根据众所周知的米勒(Miller)效应，放大器的输入和输出之间的寄生电容通过放大器的增益被有效地增加，从而相应地增加放大器的输入电容。由于米勒效应，未补偿的两级放大器的频率响应通常具有低于单位增益频率的两个极点，这可能导致显著的不稳定性。为了解决这种不稳定性，包括差分放大器在内的常规放大器通常包括耦合在放大器的输出和输入之间的附加电容器以补偿米勒电容。返回参考图1A，放大器100包括连接在输出VOUT和中间输出节点V1之间的这种补偿电容器130。该补偿电容器130具有将放大器响应的低频极点移动到更低频率并且将下一个较高频率极点移动到更高频率的效果。这种“极点分离”可以改善放大器的稳定性和阶跃响应。
一种类型的仪表放大器(INA)的构造的进一步细节在2017年2月14日发布的题为“Reducing Common Mode Transconductance in Instrumentation Amplifiers(减少仪表放大器中的共模跨导)”的美国专利第9,571,051号中提供，该专利与本文被共同转让并通过引用完全并入本文。
然而，随着INA的增益增加，INA的带宽减小，从而导致较高增益下的性能下降。此限制通常被表达为放大器的增益带宽积，并且是任何电压反馈放大器(诸如INA150)的一阶限制。虽然可以随着增益增加而对放大器进行去补偿以相应地增加带宽，但这种去补偿创建了与共模电压相关的另一稳定性问题。参考图1B，INA 150的反馈网络中的共享电阻器130A、130B、132导致INA150对于共模电压具有单位增益，而不管其差模增益和去补偿如何。由两个放大器100A、100B拾取的共模信号的这种单位增益可以触发INA 150的振荡。换言之，随着增益增加而对INA 150进行的去补偿可能会降低INA 150的相位裕度，从而使其潜在地不稳定。这种相位裕度的偏移和共模信号的潜在不稳定性限制了INA150可用的最大增益带宽积(GBP)。
图2示出具有常规米勒补偿的常规两级全差分放大器(FDA)200的构造。放大器200的第一级被构造成与INA 150中的放大器100的第一级类似，其中电流源202提供从VDD到并联PMOS晶体管204P、206P的源极节点的偏置电流I0，这些晶体管的漏极分别连接到NMOS晶体管208N、210N的源极/漏极路径。PMOS晶体管204P的栅极接收非反相差分输入VINP，而PMOS晶体管206P的栅极接收反相差分输入VINM。NMOS晶体管208N和210N的栅极连接在一起并连接到共模误差放大器250的输出。如同在放大器100中，晶体管206P和210N的公共漏极节点处(中间输出节点V1P处)的电压是与跨输入VINP和VINM的差分电压相对应的经放大且反相的电压。因为放大器200是FDA，所以晶体管204P和208N的公共漏极节点处(中间输出节点V1M处)的电压是与跨输入VINP和VINM的输入差分电压相对应的经放大且非反相的电压。放大器200的第二级具有两个并联支路，每个支路均被耦合以接收第一级的两个中间输出V1P、V1M。在该示例中，中间输出节点V1P连接到NMOS晶体管236N的栅极，NMOS晶体管236N的源极处于VSS并且其漏极连接到PMOS偏置晶体管234的栅极，PMOS偏置晶体管234的源极处于VDD。类似地，中间输出节点V1M连接到NMOS晶体管226N的栅极，NMOS晶体管226N的源极处于VSS并且其漏极连接到PMOS偏置晶体管224的栅极，PMOS偏置晶体管224的源极处于VDD。偏置晶体管224、234的栅极处于参考电压VREF，其设置通过放大器200的第二级的期望电流。放大器200的差分输出跨晶体管234和236N的公共漏极节点处的输出VOUTP和晶体管224和226N的公共漏极节点处的输出VOUTM而建立。
共模误差放大器250在一个输入处接收来自电阻器251、253之间的节点的共模电压，电阻器251、253串联连接在差分输出VOUTP、VOUTM之间。共模误差放大器250的第二输入接收外部共模控制信号VOCM。这样一来，共模误差放大器250的输出根据FDA200的输出处的共模电压与控制信号VOCM的期望电平之间的差来控制晶体管208N、210N的栅极电压，并且因此进行操作以将输出VOUTP、VOUTM的共模电压设置在期望电平。
在图2的这种常规布置中，FDA200的分离第二级的每个支路具有其自己的米勒补偿电容器。补偿电容器230连接在输出VOUTM和节点V1M之间，并且补偿电容器240连接在输出VOUTP和节点V1P之间。补偿电容器230、240在这里起到与放大器100中的电容器130类似的作用，实施“极点分离”以改善放大器的稳定性和阶跃响应。
然而，如图2所示的FDA形式的放大器200在其反馈环路中表现出共模单位增益。随着放大器增益增加，可以通过减少米勒补偿(即去补偿)来减少由这种共模反馈引起的不稳定性。然而，与放大器100的情况一样，由于共模反馈，放大器200可用的去补偿的量存在限制，使得去补偿趋向于减小共模相位裕度。
根据一个或多个实施例，米勒补偿的实施方式在诸如INA和FDA的两级放大器中以这样一种方式被修改，即使得可以在不降低共模稳定性的情况下增加放大器的差分增益带宽积。更具体地，一个或多个实施例进行操作以减少差模补偿，同时维持对共模的相同有效补偿。这使得放大器能够以更高的差分增益进行操作而不影响稳定性，从而增加放大器的增益带宽积(GBP)。
图3A示出根据示例实施例的具有米勒补偿的两级全差分放大器(FDA)300的构造。放大器300的第一级被构造为与图2的FDA200的第一级类似，其中电流源302通过两个并联支路提供来自VDD电源的偏置电流I0。该第一级中的一个支路包括PMOS晶体管304P和NMOS晶体管308N，它们的源极/漏极路径串联连接在电流源302和接地VSS之间，而另一支路包括PMOS晶体管306P和NMOS晶体管310N，它们的源极/漏极路径串联连接在电流源302和公共电位VSS(例如接地)之间。PMOS晶体管304P和306P的栅极分别接收非反相差分输入VINP和反相差分输入VINM。NMOS晶体管308N和310N的栅极连接在一起并连接到共模误差放大器350的输出，使得该第一级中的两个支路传导相等的电流。FDA 300的该第一级呈现跨晶体管304P、308N的公共漏极节点处的节点V1P和晶体管306P、310N的公共漏极节点处的节点V1M的差分输出。跨节点V1P、V1M的该差分电压相对于跨输入VINP和VINM的输入差分电压被放大和反相。
如上面关于图2的FDA 200所描述，放大器300的第二级包括两个放大器支路，一个放大器支路具有耦合到节点V1P的输入，而另一放大器支路具有耦合到节点V1M的输入。在该示例中，节点V1P连接到NMOS晶体管326N的栅极，NMOS晶体管326N的源极/漏极路径与PMOS偏置晶体管324的源极/漏极路径串联连接在VDD和接地VSS之间。类似地，节点V1M连接到NMOS晶体管336N的栅极，NMOS晶体管336N的源极/漏极路径与PMOS偏置晶体管334的源极/漏极路径串联连接在VDD和接地VSS之间。偏置晶体管324、334的栅极处于例如由电压参考电路(未示出)生成的参考电压VREF，以设置通过FDA 300的第二级的期望电流。FDA 300的差分输出是跨晶体管334和336N的公共漏极节点处的输出VOUTP和晶体管324和326N的公共漏极节点处的输出VOUTM建立的。
如图2的FDA 200中那样，共模误差放大器350在一个输入处接收来自串联连接在差分输出VOUTP、VOUTM之间的电阻器351、353之间的节点的共模电压，并在其另一输入处接收外部共模控制信号VOCM。共模误差放大器350对FDA 300的第一级中的晶体管308N、310N的栅极电压进行偏置以控制共模输出电压。
根据该示例实施例，FDA 300的第二级的两个支路中的每一个中的米勒补偿在补偿电容被实施为并联电容器的意义上是“分离的”。如图3A所示，补偿电容器330连接在一个第二级支路(包括NMOS晶体管336N的支路)的放大器输出VOUTM和连接到该相同支路的输入的第一级输出节点V1M之间。类似地，补偿电容器340连接在另一第二级支路(包括NMOS晶体管326N的支路)的放大器输出VOUTP和连接到该相同支路的输入的第一级输出节点V1P之间。因此，补偿电容器330、340起到与图2的常规FDA 200中的补偿电容器230、240类似的作用。然而，根据该示例实施例，交叉耦合补偿电容器335连接在一个第二级支路(NMOS 326N支路)的放大器输出VOUTM和在相对的第二级支路(NMOS 336N支路)的输入处的第一级输出节点V1P之间。类似地，交叉耦合补偿电容器345连接在另一第二级支路(NMOS 336N支路)的放大器输出VOUTP和在相对的第二级支路(NMOS 326N支路)的输入处的第一级输出节点V1M之间。因此，电容器335、345在各自将FDA 300的第二级中的一个支路的输出耦合到FDA 300的第二级中的相对支路的输入的意义上是交叉耦合的。相反，补偿电容器330、340各自将FDA 300的第二级中的支路的输出耦合到同一第二级支路的输入。在该示例中，补偿电容器330和340具有标称电容C0，并且交叉耦合补偿电容器335和345各自具有小于电容C0的标称电容C1。如现在将描述的，根据该实施方式的FDA 300中的交叉耦合补偿电容器335和345的存在提供了较高差模增益下的差模去补偿，同时维持共模补偿并且因此维持共模稳定性。
如图4所示，使用FDA 300的小信号模型最佳地描述根据该示例实施例的该交叉耦合补偿方案的分析。在该小信号表征中，输入电压Vin对应于跨输入INP、INM的差分电压，并且图4的输入电阻Rin对应于FDA 300的第一级的输入电阻。输入电压Vin被FDA 300的第一级以跨导gm1放大(如图4的小信号模型所示)以驱动差分电压V1＝gm1Vin。电阻R1对应于FDA300的该第一级的输出电阻。FDA 300的第二级以跨导gm2放大电压V1以跨输出电阻R2产生输出电压Vout＝gm2V1。考虑到FDA 300的每个级都是反相的，在图4的该模型中，跨导gm1、gm2都是负的。
FDA 300的分离补偿电容器在图4的小信号模型中通过其标称电容C0和C1来图示说明。电容C0连接在节点VOUTP和V1P之间，并且电容C0连接在节点VOUTM和V1M之间。交叉耦合电容C1连接在节点VOUTP和V1M之间，并且交叉耦合电容C1连接在节点VOUTM和V1P之间。从图4的模型中，可以通过常规电路分析技术得出FDA 300在拉普拉斯(Laplace)域中的小信号传递特性
该传递特性呈现两个极点P1和P2以及一个零点Z1：
在常规放大器(诸如图2的FDA 200)中，节点VOUTP和V1M之间或者节点VOUTM和V1P之间不存在交叉耦合补偿电容C1。换句话说，电容C0表示常规放大器中的补偿电容，而图2的常规FDA 200中的电容C1的值为零。相比之下，对于具有图4的小信号模型的图3的FDA 300，等式[2]到[4]表明存在交叉耦合补偿电容C1(如以减法(C0–C1)所表示)将FDA 300的传递特性中的极点P1、P2和零点Z1从常规布置偏移，以便在不牺牲稳定性的情况下提供其带宽的改善。如从等式[2]至[4]明显看出的，交叉耦合电容C1应小于补偿电容C0，其中电容C0、C1的数值根据期望增益和传递特性来选择，并且这些电容之间的差根据传递特性中的极点的期望布置来选择。电容值的范围可能变化很大，具体取决于电路实施方式。例如，可预期的是电容差(C0–C1)可以从电容C0的约5％至约95％变化。在一些示例中，补偿电容C0可以具有从0.25pF到10pf变化的值，为此，交叉耦合电容C1可以具有从0.237pf到9.5pf变化的值。当然，具体的电容值将取决于诸如放大器的工作电压和阈值电压、放大器的工作频率、设备尺寸和包括寄生电容的特性以及放大器级的增益等因素。
返回参考图3A，该示例实施例中的交叉耦合补偿电容器335、345因此被实施为各自具有小于补偿电容器330、340的电容C0的电容C1。已经观察到该交叉耦合补偿相对于常规FDA(诸如图2中的FDA 200)改善了FDA 300的性能，而不会明显降低共模稳定性。例如，如果电容器330、335的电容C0和C1之和与图2的常规FDA 200中的单个补偿电容器230的电容近似相同，则该示例实施方式的FDA 300中的这些电容C0和C1的分离意味着减少差模补偿(仅对电容C0)，同时维持某一水平的共模补偿(通过电容C1)。相反，常规FDA 200中通过减小补偿电容器230的电容而进行的去补偿将具有减小对差模和共模二者的补偿的效果，从而在给定两级放大器的共模单位增益的情况下威胁到共模稳定性。
图5A示出与如图2所示构造的常规FDA 200的示例相比，根据该实施方式的FDA300的示例的开环增益(AOL)和相位裕度随频率的变化，这两者都针对12db的增益被去补偿。在图5A的该示例中，FDA 300中的电容器330、335的电容C0和C1之和与常规FDA 200中的单个补偿电容器230的电容大约相同。在图5A中，图表500表示常规FDA 200的环路增益，而图表510表示根据图3A的示例实施方式的FDA 300的开环增益。从图表500、510的比较可以明显看出，FDA 300中的分离交叉耦合补偿电容器330、335导致增益为12dB时的带宽的改善ΔBW，并且因此导致增益带宽积的显著增加。增益带宽积的这种增加是在不使FDA 300不稳定的情况下获得的。图5A的图表520示出图2的常规FDA 200的相位裕度随频率的变化，而图表530示出根据该示例实施例的FDA 300的相位裕度。从图5A可以明显看出，虽然相对于图表520所示的常规FDA 200的相位裕度，图表530示出FDA300的相位裕度在12dB增益频率处稍微降低，但在该12dB增益频率处的相位裕度对于良好的稳定性来说仍然是相当充足的，处于约75°。
图5B示出与常规FDA200相比，根据该示例实施方式的在具有分离交叉耦合补偿的FDA300的响应中改善的性能的示例，同样这两者都针对12dB的增益被去补偿。图5B的图表540示出跨FDA200、300的输入INP、INM出现的差分电压的转变(视情况而定)。图表550示出图2的常规FDA 200响应于图表540中的转变的响应，而图表560示出根据图3A的示例实施例的FDA 300在输出OUTP、OUTM处的响应，同样针对FDA300中的每对交叉耦合电容器的电容C0和C1之和与常规FDA200中的单个补偿电容器的电容大约相同的示例。FDA300与FDA200相比改善的增益带宽积表现为：与图表550所示的响应相比，图表560对图表540的输入转变的改善的响应性上。在共模性能几乎没有变化的情况下提供了这种改善的性能。图5C分别示出常规FDA 200和根据该示例实施例的FDA 300的共模开环增益随频率变化的图表570、580；从这些彼此重叠的图表570、580可以明显看出，两个放大器之间的共模开环增益没有区别。类似地，图5C的图表575、585分别示出常规FDA 200和根据该示例实施例的FDA 300的共模相位裕度。同样，这些图表575、585彼此重叠，表明两个放大器之间的共模相位裕度没有区别。
图5A至图5C的图表清楚地示出根据该示例实施方式的FDA 300中包含的分离交叉耦合电容器使得能够改善增益带宽积，并且因此在FDA 300的响应中具有良好的差模稳定性，不会对放大器的共模增益或稳定性产生不利影响。
图3B示出根据替代示例实施方式的FDA 380的构造。在图3B中关于FDA 380使用相同的附图标记来图示与图3A中关于FDA 300的相同的特征。在根据该示例实施方式的FDA380的第二级的一个支路中，电阻器332连接到输出VOUTM并分别与并联补偿电容器330、335串联连接在输出VOUTM和第一级输出节点VIM、VIP之间。类似地，在FDA380的第二级的另一支路中，电阻器342连接到输出VOUTP并且分别与并联补偿电容器340、345串联连接在输出VOUTP和第一级输出节点VIP、VIM之间。在该替代实施方式中，提供附加电阻器332、342以在FDA 380的频率响应中插入附加的零点(相对于FDA 300的频率响应)，并且因此进一步改善相位裕度。因此，在根据该替代实施方式的FDA 380中，实现了增益带宽积的增加并因此实现了性能的对应改善，同时还由于存在如该示例中的串联电阻器332、342而提供了附加相位裕度。
现在参考图6A，具有米勒补偿的两级差分放大器600的构造可以用在根据示例实施方式的仪表放大器(INA)中。放大器600的第一级被构造为与上面关于图1A描述的放大器100的第一级类似，其中电流源602提供从VDD到并联PMOS晶体管604P、606P的源极节点的偏置电流I0，这些晶体管的栅极分别通过NMOS晶体管608N、610N的源极/漏极路径连接到接地(VSS)。NMOS晶体管608N和610N的栅极以电流镜的方式连接在一起并且连接到晶体管608N的漏极。PMOS晶体管604P的栅极接收非反相差分输入VINP，并且PMOS晶体管606P的栅极接收反相差分输入VINM。如在放大器100中那样，晶体管606P和610N的公共漏极节点处(节点V1处)的电压是与跨输入VINP和VINM的差分电压相对应的经放大且反相的电压。并且如在上述放大器100中那样，放大器600的第二级包括NMOS晶体管626N，该NMOS晶体管626N的源极/漏极路径与电流源622串联连接(传导偏置电流I2)，并且其栅极连接到放大器600的第一级的输出处的节点Vl。放大器600的输出被提供在NMOS晶体管626N的漏极处(如图6A所示的节点VOUT处)。
该示例实施方式中的放大器600包括通过分离交叉耦合电容器630、635进行的米勒补偿。如图6A中所示，补偿电容器630连接在放大器输出VOUT和在放大器600的第二级的输入处的第一级输出节点V1之间。连接补偿电容器630的节点V1也连接到端子COUT。并联补偿电容器635连接在放大器输出VOUT和另一端子CIN之间。如下文将描述的，放大器600的端子CIN将连接到INA中的第二放大器的端子COUT，并且类似地，放大器600的端子COUT将连接到该第二放大器的端子CIN。在放大器600的该示例中，补偿电容器630具有标称电容C0并且交叉耦合补偿电容器635具有小于电容器630的电容C0的标称电容C1。
根据该示例实施例，放大器600被实施为仪表放大器中的一个放大器。图6B示出根据该示例实施例的INA 650的布置。INA 650包括两个放大器600A、600B，每个放大器被构造为图6A的放大器600。与上面关于图1B描述的INA 150类似，放大器600A在其非反相输入(VINP)处接收输入IN1，并且在其反相输入(VINM)处经由电阻器680A接收来自其输出OUT1的反馈。类似地，放大器600B在其非反相输入(VINP)处接收输入IN2并且在其反相输入(VINM)处经由电阻器680B接收来自其输出OUT2的反馈。反馈电阻器680A、680B通过在输出OUT1、OUT2之间串联的电阻器682彼此耦合。然而，在INA 650中，放大器600A、600B中的每一个包括分别耦合到端子COUT、CIN的补偿电容器630、635，如上所述。这些补偿电容器的交叉耦合在INA 650中通过放大器600A的端子CIN至放大器600B的端子COUT以及放大器600A的端子COUT至放大器600B的端子CIN的交叉耦合连接来实施。
由于放大器600A、600B的端子CIN、COUT彼此交叉耦合，放大器600A的电容器635连接在放大器600A本身的输出端子VOUT与放大器600B的第一级输出节点V1之间。类似地，放大器600B的电容器635连接在放大器600B本身的端子VOUT与放大器600A的第一级输出节点V1之间。如上所述，放大器600A、600B的输入IN1、IN2构成INA650的差分输入。因此，放大器600A、600B中的每一个的电容器635与放大器600A、600B中的另一个中的第一级输出节点V1的交叉耦合连接维持INA 650中的共模补偿，同时允许经由放大器600A、600B中的每一个中的补偿电容器630针对差模操作对INA 650进行去补偿。因此，INA 650针对差模操作在增加增益的情况下进行去补偿，同时维持共模补偿，并且因此维持共模稳定性。
参考根据该实施方式的INA 650的示例的开环增益(AOL)和相位裕度随频率的变化，与如图1B所示构造的常规FDA 150的示例相比，图7A示出通过在放大器600A、600B中包含交叉耦合补偿电容器635而实现的INA 650的性能的改善。如图7A所示，对于INA 650的示例，其中电容器630、635的电容C0和C1之和与常规INA150中的单个补偿电容器130的电容大约相同。在该示例中，INA650针对69.5dB的增益进行去补偿。在图7A中，图表700表示常规INA 150的开环增益，而图表710表示根据图6A的示例实施方式的INA 650的开环增益。从图表700和710的比较可以明显看出，INA650的放大器600A、600B中的分离交叉耦合补偿电容器330、335导致增益为69.5dB时的带宽的改善ΔBW，因此表现出增益带宽积的显著增加。增益带宽积的这种增加是在不使INA 650不稳定的情况下获得的。图7A的图表720示出图1B的常规INA 150的相位裕度随频率的变化，而图表730示出根据该示例实施例的INA 650的相位裕度。从图7A可以明显看出，在接近69.5dB的增益的频率下，INA 650的相位裕度与图表720所示的常规INA 150的相位裕度非常匹配，处于接近90°的极好相位裕度，并且实际上表现出相位裕度在较低频率下的改善。
图7B示出与常规INA150相比，根据该示例实施方式的具有分离交叉耦合补偿的INA650的响应中的性能改善的示例，两者均针对69.5dB的增益进行去补偿。图7B示出INA150和INA 650响应于跨输入IN1、IN2出现的差分电压的阶跃函数转变(图7B中未示出)的时域响应。图表750示出图1B的常规INA 150响应于该输入转变的响应，而图表760示出INA650在输出OUT1、OUT2处的响应。在该示例中，INA650中的电容器630、635的电容C0和C1之和与常规INA150中的单个补偿电容器630的电容大约相同。与常规INA 150相比，INA650的改善的增益带宽积被反映在与图表750所示的响应相比图表760所示的改善的响应性上。在共模性能几乎没有变化的情况下提供了这种改善的性能。图7C分别示出根据该示例实施例的INA 650和常规INA 150的共模开环增益随频率的变化的图表770、780。从彼此重叠的图表770、780可以明显看出，两个放大器之间的共模开环增益没有区别。类似地，图7C的图表775、785分别示出常规INA150和根据该示例实施例的INA650的共模相位裕度。同样，从彼此重叠的图表775、785可以明显看出，两个放大器之间的共模相位裕度没有区别。
图7A至图7C的图表清楚地示出根据该示例实施方式的INA 650中包含的分离交叉耦合电容器能够改善增益带宽积，并且因此改善INA650的响应，具有良好的稳定性，同时实际改善了放大器的共模稳定性。
图6C示出根据替代示例实施方式的放大器680的构造。在图6C中关于放大器680使用相同的附图标记来图示与图6A中关于放大器600的相同特征。在根据该示例实施方式的放大器680的第二级中，电阻器632连接到输出VOUT并且分别与并联补偿电容器630、635串联连接在输出VOUT与第一级输出节点V1和端子CIN之间。在该替代实施方式中，提供附加电阻器632以在放大器680的频率响应中插入附加零点(相对于放大器600的频率响应)，并且因此进一步改善相位裕度。因此，在根据该替代实施方式的放大器680中，实现了增益带宽积的增加并且因此实现了性能的相应改善，同时还由于存在如该示例中的串联电阻器632而提供了附加相位裕度。关于图6B的INA650，在一些示例实施例中，使用放大器600和/或放大器680来实施放大器600A和/或600B。
图8A示出根据另一示例实施方式的可在仪表放大器(INA)中使用的具有米勒补偿的两级差分放大器800的构造。更具体地，虽然上面结合图6A描述的差分放大器600是电压反馈放大器(VFA)，但是图8A的放大器800是电流反馈放大器(CFA)类型的放大器。在该示例中，放大器800的第一级包括单位增益非反相缓冲器802，该缓冲器具有接收非反相(正)差分输入VINP的输入和接收反相(负)差分输入VINM的输出。缓冲器802在电流镜的第一支路中被偏置。缓冲器802的正偏置输入耦合到PMOS晶体管804P的漏极和栅极，PMOS晶体管804P的源极位于VDD处，并且缓冲器802的负偏置输入耦合到NMOS晶体管808N的漏极和栅极，NMOS晶体管808N的源极连接到VSS(例如接地)。PMOS晶体管806P的源极位于VDD，并且其栅极连接到PMOS晶体管804P的栅极和漏极；类似地，NMOS晶体管810N的栅极连接到NMOS晶体管808N的栅极和漏极，并且其源极连接到VSS(例如，接地)。晶体管806P、810N各自交叉耦合成第二电流镜。具体地，PMOS晶体管806P的漏极连接到NMOS晶体管8016N的栅极和漏极，NMOS晶体管8016N的源极位于接地处，并且晶体管810N的漏极连接到PMOS晶体管814P的栅极和漏极。在该第二电流镜中，PMOS晶体管816P的源极位于VDD处，其漏极位于中间节点V1处，并且其栅极连接到PMOS晶体管814P的栅极和漏极。NMOS晶体管820N的漏极连接到中间节点V1，其栅极位于NMOS晶体管816N的栅极和漏极处，并且其源极位于接地处。
在放大器800的第二级中，反相放大器825具有连接到中间节点V1的输入，并且在其输出处驱动放大器输出VOUT。在操作中，输入INP、INM之间的差分电压被反映在放大器800的第一级中的不平衡电流中。通过交叉耦合电流镜的操作，该不平衡电流被反映在中间节点V1处的电压中，该电压被反相放大器825放大以在放大器输出VOUT处产生输出电压。
该示例实施方式中的放大器800包括通过分离交叉耦合电容器830、835进行的米勒补偿。如图8A中所示，补偿电容器830连接在放大器输出VOUT和在放大器800的第二级的输入处的第一级输出节点V1之间。米勒补偿电容器830耦合在放大器输出VOUT和中间节点V1之间。与在上述放大器600中一样，中间节点V1也连接到端子COUT。并联补偿电容器835连接在放大器输出VOUT和另一端子CIN之间。如下文将描述的，放大器800的端子CIN将连接到INA中的第二放大器的端子COUT，并且类似地，放大器800的端子COUT将连接到该第二放大器的端子CIN。如同放大器600的情况，补偿电容器830具有标称电容C0并且交叉耦合补偿电容器835具有小于电容器830的电容C0的标称电容C1。
根据该示例实施例，放大器800被实施为仪表放大器中的一个放大器。图8B示出根据该示例实施例的INA 850的布置。INA 850包括两个放大器800A、800B，每个放大器被构造为图8A的放大器800。如上面结合图6B的INA 650所描述的，放大器800A在其非反相输入(VINP)处接收输入IN1并且在其反相输入(VINM)处经由电阻器880A接收来自其输出OUT1的反馈。类似地，放大器800B在其非反相输入(VINP)处接收输入IN2并且在其反相输入(VINM)处经由电阻器880B接收来自其输出OUT2的反馈。反馈电阻器880A、880B通过在输出OUT1、OUT2之间串联的电阻器682彼此耦合。在INA850的这种布置中，因为放大器800A、800B中的每一个包括分别耦合到端子COUT、CIN的补偿电容器830、835，所以它们通过放大器800A的端子CIN与放大器800B的端子COUT的连接以及放大器800A的端子COUT与放大器800B的端子CIN的连接进行交叉耦合。
如上所述，放大器800A、800B的端子CIN、COUT彼此的交叉耦合将放大器800A的电容器835连接在放大器800A本身的输出端子VOUT和放大器600B的第一级输出节点V1之间。类似地，放大器800B的电容器835连接在放大器800B本身的端子VOUT与放大器800A的第一级输出节点V1之间。由于放大器800A、800B中的每一个中的电容器835与放大器800A、800B中的另一个中的第一级输出节点V1的这种交叉耦合连接，在电流反馈放大器(CFA)类型的INA850中维持共模补偿，同时允许经由放大器800A、800B中的每一个中的补偿电容器630针对差模操作对INA850进行去补偿。因此，针对差模操作在增加增益的情况下对INA850进行去补偿，同时维持共模补偿，并且因此维持共模稳定性。这种交叉耦合可以提供增益带宽积的改善，并且因此在INA 850的响应中具有良好的稳定性，同时实际上改善了放大器的共模稳定性。
在图6A和图6B的该替代实施方式中，其中CFA类型的放大器利用交叉耦合补偿电容器，附加电阻器可以连接在放大器输出VOUT和两个并联补偿电容器830、835之间以在放大器800的频率响应中插入附加零点，并且因此进一步改善相位裕度，如上所述。
如本文所用，术语“端子”、“节点”、“互连”和“引脚”可互换使用。除非明确相反地说明，否则这些术语通常用于意味着设备元件、电路元件、集成电路、设备或其他电子或半导体部件之间的互连或其末端。
在整个说明书中使用了术语“耦合”。该术语可以涵盖实现与本描述一致的功能关系的连接、通信或信号路径。例如，如果设备A提供信号来控制设备B执行动作，则在第一示例中，设备A耦合到设备B，或者在第二示例中，如果中间部件C不会实质上改变设备A和设备B之间的功能关系，则设备A通过中间部件C耦合到设备B，使得设备B由设备A通过设备A提供的控制信号来控制。
被“配置为”执行任务或功能的设备可以在制造时由制造商配置(例如，编程和/或硬连线)以执行该功能和/或可以在制造后由用户可配置(或可重新配置)以执行该功能和/或其他附加或替代功能。
本文中描述为包括某些部件的电路或设备可以改为适于耦合到那些部件以形成所描述的电路系统或设备。例如，被描述为包括一个或多个半导体元件(诸如晶体管)、一个或多个无源元件(诸如电阻器、电容器和/或电感器)和/或一个或多个源(例如电压源和/或电流源)的结构可以改为在单个物理设备(例如，半导体管芯和/或集成电路(IC)封装件)内仅包括半导体元件，并且可以适合于在制造时或制造后(例如，由最终用户和/或第三方)耦合到无源元件和/或源中的至少一些以形成所描述的结构。
虽然本文描述了特定晶体管的使用，但是可以改为使用其他晶体管(或等效设备)。例如，可以使用p型金属氧化物硅FET(“MOSFET”)来代替n型MOSFET，而对电路几乎没有改变或没有改变。此外，可以使用其他类型的晶体管(诸如双极结型晶体管(BJT))。
本文描述的电路可重新配置为包括替换的部件，以提供与部件替换之前可用的功能至少部分相似的功能。除非另有说明，否则示为电阻器的部件通常表示串联和/或并联耦合以提供由所示电阻器表示的阻抗量的任何一个或多个元件。例如，本文中作为单个部件示出和描述的电阻器或电容器可以改为分别是在相同节点之间并联耦合的多个电阻器或电容器。例如，本文中作为单个部件示出和描述的电阻器或电容器可以改为分别是串联耦合在与单个电阻器或电容器相同的两个节点之间的多个电阻器或电容器。
上文描述中使用的短语“接地”包括机壳接地、大地接地、浮置接地、虚拟接地、数字接地、公共接地和/或适用于或适合于本说明书的教导的任何其他形式的接地连接。
除非另有说明，数值前面的“大约”、“近似”或“基本上”表示所述数值+/-10％。在权利要求的范围内，在所描述的示例中进行修改是可能的，并且其他示例也是可能的。
虽然在本说明书中已经描述了一个或多个实施例，但是当然可以预期对这些实施例的修改和替代对于已经参考本说明书及其附图的本领域普通技术人员来说将是显而易见的，这些修改和替代能够获得这些实施例的一个或多个技术效果。预期这样的修改和替代在本文提出的权利要求的范围内。

Claims (20)

1.一种差分放大器，其包括：
第一放大器电路系统，其具有用于接收差分输入电压的一对输入，并且具有第一中间输出和第二中间输出；以及
第二放大器电路系统，其包括：
第一放大器，其具有耦合到所述第一放大器电路系统的所述第一中间输出的输入，并且具有输出；
第二放大器，其具有耦合到所述第一放大器电路系统的所述第二中间输出的输入，并且具有输出；
第一补偿电容器，其耦合在所述第一放大器支路的所述输出和所述第一放大器支路的所述输入之间；
第二补偿电容器，其耦合在所述第二放大器支路的所述输出和所述第二放大器支路的所述输入之间；
第一交叉耦合电容器，其耦合在所述第一放大器支路的所述输出和所述第二放大器支路的所述输入之间；以及
第二交叉耦合电容器，其耦合在所述第二放大器支路的所述输出和所述第一放大器支路的所述输入之间。
2.根据权利要求1所述的放大器，其中所述第一交叉耦合电容器具有比所述第一补偿电容器的电容小的电容；
并且其中所述第二交叉耦合电容器具有比所述第二补偿电容器的电容小的电容。
3.根据权利要求2所述的放大器，其中所述第一放大器电路系统包括：
第一电流源；
第一输入晶体管，其具有耦合到所述第一电流源的传导路径，并且具有耦合到所述一对输入的第一差分输入的控制端子；
第一偏置晶体管，其具有在所述第二中间输出处连接到所述第一输入晶体管的所述传导路径的传导路径，并且具有接收偏置电平的控制端子；
第二输入晶体管，其具有耦合到所述第一电流源的传导路径，并且具有耦合到所述一对输入的第二差分输入的控制端子；以及
第二偏置晶体管，其具有在所述第一中间输出处连接到所述第二输入晶体管的所述传导路径的传导路径，并且具有接收所述偏置电平的控制端子。
4.根据权利要求3所述的放大器，其中所述第二放大器电路系统的所述第一放大器包括：
第三偏置晶体管，其具有耦合到电源电压的传导路径，并且具有接收偏置电平的控制端子；
第三放大器晶体管，其具有在所述第一放大器的所述输出处与所述第三偏置晶体管的所述传导路径串联连接的传导路径，并且具有耦合到所述第一中间输出的控制端子；
并且其中所述第二级的所述第二放大器支路包括：
第四偏置晶体管，其具有耦合到电源电压的传导路径，并且具有接收偏置电平的控制端子；
第四放大器晶体管，其具有在所述第二放大器支路的所述输出处与所述第四偏置晶体管的所述传导路径串联连接的传导路径，并且具有耦合到所述第二中间输出的控制端子。
5.根据权利要求2所述的放大器，其中所述第一放大器电路系统包括：
第一输入级，其被构造为在第一中间输出处产生与跨第一输入和第二输入的差分电压相对应的电压；以及
第二输入级，其被构造为在第二中间输出处产生与跨第三输入和第四输入的差分电压相对应的电压。
6.根据权利要求5所述的放大器，其中所述第一输入级包括：
第一电流源；
第一电流镜，其具有第一电流镜晶体管和第二电流镜晶体管；
第一输入晶体管，其具有耦合在所述电流源和所述第一电流镜晶体管之间的传导路径，并且具有耦合到第一差分输入的控制端子；以及
第二输入晶体管，其具有耦合在所述电流源和所述第二电流镜晶体管之间的传导路径，并且具有耦合到第一反馈输入的控制端子，所述第一中间输出位于所述第二输入晶体管的所述传导路径和所述第二电流镜晶体管之间的节点处；以及
并且其中所述第二输入级包括：
第二电流源；
第二电流镜，其具有第三电流镜晶体管和第四电流镜晶体管；
第三输入晶体管，其具有耦合在所述第二电流源和所述第三电流镜晶体管之间的传导路径，并且具有耦合到第二差分输入的控制端子；以及第四输入晶体管，其具有耦合在所述第二电流源和所述第四电流镜晶体管之间的传导路径，并且具有耦合到第二反馈输入的控制端子，所述第二中间输出位于所述第四输入晶体管的所述传导路径和所述第四电流镜晶体管之间的节点处。
7.根据权利要求6所述的放大器，其中所述第二放大器电路系统的所述第一放大器包括：
第三电流源；以及
第三放大器晶体管，其具有在第一放大器输出处耦合到所述第三电流源的传导路径，并且具有耦合到所述第一中间输出的控制端子；
并且其中所述第二放大器电路系统的所述第二放大器包括：
第四电流源；以及
第四放大器晶体管，其具有在第二放大器输出处耦合到所述第四电流源的传导路径，并且具有耦合到所述第二中间输出的控制端子。
8.根据权利要求7所述的放大器，其进一步包括：
反馈网络，其耦合在所述第一放大器输出和所述第二放大器输出之间，并且耦合到所述第一差分放大器和所述第二差分放大器的所述第一反馈输入和所述第二反馈输入。
9.根据权利要求5所述的放大器，其中所述第一输入级包括：
第一缓冲器，其具有耦合到第一差分输入的输入和耦合到第一反馈输入的输出；以及
第一交叉耦合电流镜和第二交叉耦合电流镜，其中所述缓冲器耦合在所述第一电流镜的第一支路中，并且第一中间输出位于所述第二交叉耦合电流镜的第二支路中的节点处；
其中所述第二放大器电路系统的所述第一放大器包括：
第一反相放大器，其具有耦合到所述第一中间输出的输入和耦合到第一放大器输出的输出；
其中所述第二输入级包括：
第二缓冲器，其具有耦合到第二差分输入的输入和耦合到第二反馈输入的输出；以及
第三交叉耦合电流镜和第四交叉耦合电流镜，其中所述缓冲器耦合在所述第三电流镜的第一支路中，并且第二中间输出位于所述第四交叉耦合电流镜的第二支路中的节点处；
并且其中所述第二放大器电路系统的所述第二放大器包括：
第二反相放大器，其具有耦合到所述第二中间输出的输入和耦合到第一放大器输出的输出。
10.根据权利要求9所述的放大器，其进一步包括：
反馈网络，其耦合在所述第一放大器输出和所述第二放大器输出之间，并且耦合到所述第一差分放大器和所述第二差分放大器的所述第一反馈输入和所述第二反馈输入。
11.根据权利要求2所述的放大器，其进一步包括：
第一电阻器，其在一侧耦合到所述第一放大器支路的所述输出，并且在另一侧耦合到所述第一补偿电容器和所述第一交叉耦合电容器；以及
第二电阻器，其在一侧耦合到所述第二放大器支路的所述输出，并且在另一侧耦合到所述第二补偿电容器和所述第二交叉耦合电容器。
12.一种差分放大器，其包括：
第一放大器级，其包括：
电流源；
第一输入晶体管，其具有耦合到所述电流源的传导路径，并且具有耦合到第一差分输入的控制端子；
第一偏置晶体管，其具有在第一中间输出处连接到所述第一输入晶体管的所述传导路径的传导路径，并且具有控制端子；
第二输入晶体管，其具有耦合到所述电流源的传导路径，并且具有耦合到第二差分输入的控制端子；以及
第二偏置晶体管，其具有在第二中间输出处连接到所述第二输入晶体管的所述传导路径的传导路径，并且具有耦合到所述第一偏置晶体管的所述控制端子的控制端子；以及
第二放大器级，其包括：
第三偏置晶体管，其具有耦合到电源电压的传导路径，并且具有控制端子；
第三放大器晶体管，其具有在第一放大器输出处与所述第三偏置晶体管的所述传导路径串联连接的传导路径，并且具有耦合到所述第一中间输出的控制端子；
第一补偿电容器，其耦合在所述第一放大器输出和所述第一中间输出之间；
第四偏置晶体管，其具有耦合到所述电源电压的传导路径，并且具有耦合到所述第三偏置晶体管的所述控制端子的控制端子；以及
第四放大器晶体管，其具有在第二放大器输出处与所述第四偏置晶体管的所述传导路径串联连接的传导路径，并且具有耦合到所述第二中间输出的控制端子；
第二补偿电容器，其耦合在所述第二放大器输出和所述第二中间输出之间；
第一交叉耦合电容器，其耦合在所述第一放大器输出和所述第二中间输出之间；以及
第二交叉耦合电容器，其耦合在所述第二放大器输出和所述第一中间输出之间。
13.根据权利要求12所述的差分放大器，其中所述第一交叉耦合电容器具有比所述第一补偿电容器的电容小的电容；
并且其中所述第二交叉耦合电容器具有比所述第二补偿电容器的电容小的电容。
14.根据权利要求13所述的差分放大器，进一步包括：
第一电阻器，其在一侧耦合到所述第一放大器输出支路，并且在另一侧耦合到所述第一补偿电容器和所述第一交叉耦合电容器；以及
第二电阻器，其在一侧耦合到所述第二放大器输出，并且在另一侧耦合到所述第二补偿电容器和所述第二交叉耦合电容器。
15.一种仪表放大器，其包括：
第一差分放大器，其包括：
第一输入级，其被配置为在第一中间输出处产生与跨第一输入和第二输入的差分电压相对应的电压；
第一放大器，其具有耦合到所述第一中间输出的输入以及耦合到第一放大器输出的输出；
第一补偿电容器，其耦合在所述第一放大器输出和所述第一中间输出之间；
所述第一差分放大器的第一端子，其连接到所述第一中间输出；以及
第一交叉耦合电容器，其耦合在所述第一放大器输出和所述第一差分放大器的第二端子之间；以及
第二差分放大器，其包括：
第二输入级，其被配置为在第二中间输出处产生与跨第三输入和第四输入的差分电压相对应的电压；
第二放大器，其具有耦合到所述第二中间输出的输入以及耦合到第二放大器输出的输出；
第二补偿电容器，其耦合在所述第二放大器输出和所述第二中间输出之间；
所述第二差分放大器的第一端子，其耦合到所述第二中间输出；以及
第二交叉耦合电容器，其耦合在所述第二放大器输出和所述第二差分放大器的第二端子之间；
其中所述第一差分放大器的所述第一端子耦合到所述第二差分放大器的所述第二端子；
并且其中所述第二差分放大器的所述第一端子耦合到所述第一差分放大器的所述第二端子。
16.根据权利要求15所述的仪表放大器，其中所述第一放大器包括：
第一放大器晶体管，其具有耦合到所述第一中间输出的控制端子，以及耦合到第一放大器输出的传导路径；
并且其中所述第二放大器包括：
第二放大器晶体管，其具有耦合到所述第二中间输出的控制端子，以及耦合到第二放大器输出的传导路径。
17.根据权利要求16所述的仪表放大器，其进一步包括：
反馈网络，其耦合在所述第一放大器输出和所述第二放大器输出之间，并且耦合到所述第一差分放大器的所述第二输入和所述第二差分放大器的所述第四输入。
18.根据权利要求16所述的仪表放大器，其中所述第一交叉耦合电容器具有比所述第一补偿电容器的电容小的电容；
并且其中所述第二交叉耦合电容器具有比所述第二补偿电容器的电容小的电容。
19.根据权利要求18所述的仪表放大器，其中所述第一差分放大器进一步包括第一电阻器，所述第一电阻器在一侧耦合到所述第一放大器输出并且在另一侧耦合到所述第一补偿电容器和所述第一交叉耦合电容器；
并且其中所述第二差分放大器进一步包括第二电阻器，所述第二电阻器在一侧耦合到所述第二放大器输出并且在另一侧耦合到所述第二补偿电容器和所述第二交叉耦合电容器。
20.根据权利要求16所述的仪表放大器，其中所述第一输入级包括：
第一电流源；
第一电流镜，其具有第一电流镜晶体管和第二电流镜晶体管；
第一输入晶体管，其具有耦合在所述电流源和所述第一电流镜晶体管之间的传导路径，并且具有耦合到第一差分输入的控制端子；以及
第二输入晶体管，其具有耦合在所述电流源和所述第二电流镜晶体管之间的传导路径，并且具有耦合到第一反馈输入的控制端子，所述第一中间输出位于所述第二输入晶体管的所述传导路径和所述第二电流镜晶体管之间的节点处；以及
并且其中所述第二输入级包括：
第二电流源；
第二电流镜，其具有第三电流镜晶体管和第四电流镜晶体管；
第三输入晶体管，其具有耦合在所述第二电流源和所述第三电流镜晶体管之间的传导路径，并且具有耦合到第二差分输入的控制端子；以及第四输入晶体管，其具有耦合在所述第二电流源和所述第四电流镜晶体管之间的传导路径，并且具有耦合到第二反馈输入的控制端子，所述第二中间输出位于所述第四输入晶体管的所述传导路径和所述第四电流镜晶体管之间的节点处。
CN202280042491.9A 2021-06-17 2022-06-13 两级差分放大器中的分离米勒补偿 Pending CN117546409A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/350,817 2021-06-17
US17/350,817 US11658626B2 (en) 2021-06-17 2021-06-17 Split miller compensation in two-stage differential amplifiers
PCT/US2022/033195 WO2022265963A1 (en) 2021-06-17 2022-06-13 Split miller compensation in two-stage differential amplifiers

Publications (1)

Publication Number Publication Date
CN117546409A true CN117546409A (zh) 2024-02-09

Family

ID=82361377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280042491.9A Pending CN117546409A (zh) 2021-06-17 2022-06-13 两级差分放大器中的分离米勒补偿

Country Status (3)

Country Link
US (1) US11658626B2 (zh)
CN (1) CN117546409A (zh)
WO (1) WO2022265963A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116629186B (zh) * 2023-05-23 2024-02-06 广东匠芯创科技有限公司 两级全差分运算放大器的版图设计方法和版图布局结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6731163B2 (en) 2002-03-08 2004-05-04 Texas Instruments Incorporated Miller de-compensation for differential input, differential output amplifier
US8536939B2 (en) * 2011-11-09 2013-09-17 Analog Devices, Inc. Cross-coupled multipath feedforward operational amplifiers
CN103259553A (zh) * 2012-02-17 2013-08-21 Imec公司 一种用于无线电设备的前端系统
US9571051B2 (en) 2014-04-02 2017-02-14 Texas Instruments Incorporated Reducing common mode transconductance in instrumentation amplifiers

Also Published As

Publication number Publication date
US11658626B2 (en) 2023-05-23
WO2022265963A1 (en) 2022-12-22
US20220407480A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
US5187448A (en) Differential amplifier with common-mode stability enhancement
US7298210B2 (en) Fast settling, low noise, low offset operational amplifier and method
US7312660B2 (en) Differential amplifier and active load for the same
US5789981A (en) High-gain operational transconductance amplifier offering improved bandwidth
US9716470B2 (en) Apparatus and methods for compensating an operational amplifier
US7782142B2 (en) High speed differential to single ended converting circuit
JP5085656B2 (ja) 信号調整回路、そのような調整回路を含むコンパレータ、およびそのような回路を含む逐次近似変換器
US6833760B1 (en) Low power differential amplifier powered by multiple unequal power supply voltages
US6642788B1 (en) Differential cascode amplifier
CN117546409A (zh) 两级差分放大器中的分离米勒补偿
US10574200B2 (en) Transconductance amplifier
US6538513B2 (en) Common mode output current control circuit and method
US7315210B2 (en) Differential operational amplifier
US6509858B2 (en) Differential voltage reference buffer
US6777984B2 (en) Differential amplifying method and apparatus capable of responding to a wide input voltage range
US11942907B2 (en) Amplifier
US6937100B2 (en) Amplifier circuit with common mode feedback
US7202746B1 (en) Multiple-stage operational amplifier and methods and systems utilizing the same
US7956690B2 (en) Operational amplification circuit
Nieminen et al. Single and two-stage OTAs for high-speed CMOS pipelined ADCs
CN112511110A (zh) 一种高线性度可编程增益放大器
JP4572481B2 (ja) トランスコンダクタ回路
US20210250006A1 (en) Output pole-compensated operational amplifier
Farsi et al. A low voltage recycling folded cascode OTA based on novel CMRR magnifier
US10250211B1 (en) Beta equalization to reduce non-linear distortions of bipolar transistor amplifiers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication