CN117546300A - 鳍式双极结型晶体管及其制备方法、电子设备 - Google Patents

鳍式双极结型晶体管及其制备方法、电子设备 Download PDF

Info

Publication number
CN117546300A
CN117546300A CN202180099628.XA CN202180099628A CN117546300A CN 117546300 A CN117546300 A CN 117546300A CN 202180099628 A CN202180099628 A CN 202180099628A CN 117546300 A CN117546300 A CN 117546300A
Authority
CN
China
Prior art keywords
base
emitter
finbjt
substrate
collectors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180099628.XA
Other languages
English (en)
Inventor
田梓良
万光星
邱城波
黄威森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN117546300A publication Critical patent/CN117546300A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/60—Lateral BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/061—Manufacture or treatment of lateral BJTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H10D62/134—Emitter regions of BJTs of lateral BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H10D62/184—Base regions of bipolar transistors, e.g. BJTs or IGBTs of lateral BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/281—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/121—BJTs having built-in components

Landscapes

  • Bipolar Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请实施例提供一种鳍式双极结型晶体管及其制备方法、电子设备，涉及半导体技术领域，用于解决如何形成具有较强的驱动电流能力的FinBJT，且得到的FinBJT能够量产并应用于产品中的问题。鳍式双极结型晶体管FinBJT，包括：衬底和设置在衬底上的两个集电极、多个发射极以及至少一个基极。FinBJT中的每个集电极包括至少一个鳍，每个发射极包括至少一个鳍，每个基极包括至少一个鳍。例如，可以采用FinFET工艺形成集电极、发射极以及基极。其中，FinBJT中的多个发射极和至少一个基极均位于两个集电极之间；每个集电极与多个发射极中的一个发射极相邻，且相邻发射极之间设置有基极。通过调整发射极和基极的布局方式，来增加发射极的面积占比，以提高FinBJT的驱动电流能力。

Description

鳍式双极结型晶体管及其制备方法、电子设备 技术领域
本申请涉及半导体技术领域，尤其涉及一种鳍式双极结型晶体管及其制备方法、电子设备。
背景技术
随着半导体技术的发展，高集成度、高性能的半导体器件成为未来的主流产品。鳍式场效应晶体管(fin field-effect transistor，FinFET)是一种高性能的互补式金属氧化物半导体晶体管。FinFET的主要特点是：沟道区域是一个被栅极覆盖顶面和侧面的鳍状半导体。沿源漏方向的鳍的长度，为沟道长度。栅极包裹的结构增强了栅的控制能力，对沟道提供了更好的电学控制，从而降低了漏电流，抑制短沟道效应。由于FinFET特殊的结构设计，改进了工艺设计规则、缩小了工艺偏差，使得我们可以用更小的设计规模来实现更高的性能，同时功耗也更低。
双极结型晶体管(bipolar junction transistor，BJT)是一种性能较好的电流控制器件，因其具有较强的电流电压放大能力，而被广泛的应用于稳压电路、温度传感器等集成电路中。
基于FinFET工艺的优点，本领域技术人员试图将FinFET工艺引入BJT中，得到能够量产和商用的鳍式双极结型晶体管(fin-bipolar junction transistor，FinBJT)。但是，现有技术提出的FinBJT由于性能差或与实际工艺不兼容等因素，没有在产品中得到广泛的应用。因此，如何形成具有较强的驱动电流能力的FinBJT，且得到的FinBJT能够量产并应用于产品中，成为本领域技术人员需要继续研究的技术问题。
发明内容
本申请实施例提供一种鳍式双极结型晶体管及其制备方法、电子设备，用于解决如何形成具有较强的驱动电流能力的FinBJT，且得到的FinBJT能够量产并应用于产品中的问题。
为达到上述目的，本申请采用如下技术方案：
本申请实施例的第一方面，提供一种鳍式双极结型晶体管FinBJT，包括：衬底和设置在衬底上的两个集电极、多个发射极以及至少一个基极。根据衬底材料的不同，衬底和位于衬底上的集电极、发射极以及基极可以为一体结构，也可以不为一体结构。FinBJT中的每个集电极包括至少一个鳍(fin)，每个发射极包括至少一个鳍，每个基极包括至少一个鳍。例如，可以采用FinFET工艺形成集电极、发射极以及基极。其中，FinBJT中的两个集电极平行设置，多个发射极和至少一个基极均位于两个集电极之间；每个集电极与多个发射极中的一个发射极相邻，且相邻发射极之间设置有基极。
通过使多个发射极和至少一个基极均位于两个集电极之间，且每个集电极与多个发射极中的一个发射极相邻，将基极设置在相邻发射极之间。使得发射极更靠近集电极设置，发射极有更大的布局空间，可增加发射极的面积占比。而且发射极为多个， 基极为至少一个，发射极的数量大于基极的数量，可进一步增大发射极的面积占比。因此，在相同面积下，本示例中提供的发射极和基极的排布方式，可使发射极的面积占比达到49.1％，从而可增大FinBJT的电流驱动能力。而且，在集电极的收集能力没有达到饱和时，增大发射极的面积，可增大FinBJT的电流(beta)增益。因此，本示例提供的FinBJT的电流增益更高，FinBJT的放大特性更高。在相同的电流驱动能力和电流增益下，本示例提供的发射极和基极的排布方式，可使FinBJT的面积更小，集成度更高。
在一种可能的实施方式中，多个发射极、至少一个基极以及两个集电极平行设置；沿集电极的延伸方向，多个发射极、至少一个基极以及两个集电极的长度相等。这样一来，结构简单，可以降低工艺的变化，便于集电极、发射极以及基极的制备，且可以提高FinBJT的适配度，降低FinBJT在不同工艺中的工艺扰动(mismatch)。
在一种可能的实施方式中，每个发射极包括的鳍的数量大于每个基极包括的鳍的数量。通过增多FinBJT中发射极的数量，并增多发射极包括的鳍的数量，可增大发射极的面积占比，增大FinBJT的电流增益。
在一种可能的实施方式中，每个发射极包括至少三个鳍。本申请中集电极与发射极相邻，将基极设置在相邻发射极之间。使得发射极更靠近集电极设置，发射极有更大的布局空间。相比于将发射极设置在相邻基极之间，本申请中发射极的设置方式可使发射极中可包含的鳍的数量较多，可使发射极的面积占比较大。
在一种可能的实施方式中，FinBJT还包括：集电极线，设置在两个集电极上，与两个集电极接触连接；发射极线，设置在多个发射极上，与多个发射极接触连接；基极线，设置在至少一个基极上，与至少一个基极接触连接。
在一种可能的实施方式中，FinBJT还包括浅沟槽隔离结构，浅沟槽隔离结构设置在衬底上；浅沟槽隔离结构包裹两个集电极、多个发射极以及至少一个基极各自靠近衬底的第一部分，露出两个集电极、多个发射极以及至少一个基极各自远离衬底的第二部分。
在一种可能的实施方式中，FinBJT还包括设置于浅沟槽隔离结构上的多个第一互连结构和至少一个第二互连结构；多个第一互连结构和至少一个第二互连结构的延伸方向与集电极的延伸方向相交；每个集电极的第二部分的顶面和相对的两个侧面与至少一个第一互连结构接触；每个第二互连结构与每个发射极的第二部分的顶面和相对的两个侧面以及每个基极的第二部分的顶面和相对的两个侧面均接触。每个第二互连结构与每个发射极的第二部分的顶面和相对的两个侧面以及每个基极的第二部分的顶面和相对的两个侧面均接触，也就是说，与发射极和基极接触的互连结构连接为一体结构。在第二互连结构通电后，可以使第二互连结构下方的沟道反型，使沟道也作为发射极的有效区，从而进一步增大发射极的有效面积。
本申请实施例的第二方面，提供一种鳍式双极结型晶体管FinBJT的制备方法，包括：在基底上形成掩膜版；对基底未被掩膜版覆盖的部分进行刻蚀，形成衬底和位于衬底上的两个集电极、多个发射极以及至少一个基极；例如，可以采用FinFET工艺形成集电极、发射极以及基极。以使得每个集电极包括至少一个鳍，每个发射极包括至少一个鳍，每个基极包括至少一个鳍。其中，多个发射极和至少一个基极均位于两个 集电极之间；每个集电极与多个发射极中的一个发射极相邻；相邻发射极之间设置有基极。
本申请实施例中，FinBJT的制备过程，均采用现有的常规的工艺来制备。也就是说，本申请实施例采用常规的工艺即可制备得到FinBJT，无需复杂成本高的工艺，也无需待研发的新工艺。因此，本申请实施例提供的FinBJT的制备方法，成本较低，可用于量产FinBJT。且采用本申请实施例提供的FinBJT的制备方法制备得到的FinBJT具有较强的电流驱动能力，能够广泛的应用于各类产品中。
在一种可能的实施方式中，制备方法还包括：在衬底上形成浅沟槽隔离结构；其中，浅沟槽隔离结构包裹两个集电极、多个发射极以及至少一个基极各自靠近衬底的第一部分，露出两个集电极、多个发射极以及至少一个基极各自远离衬底的第二部分。
在一种可能的实施方式中，制备方法还包括：在浅沟槽隔离结构上形成多个第一互连结构和至少一个第二互连结构；其中，多个第一互连结构和至少一个第二互连结构的延伸方向与集电极的延伸方向相交；每个集电极的第二部分的顶面和相对的两个侧面与至少一个第一互连结构接触；每个第二互连结构与每个发射极的第二部分的顶面和相对的两个侧面以及每个基极的第二部分的顶面和相对的两个侧面均接触。每个第二互连结构与每个发射极的第二部分的顶面和相对的两个侧面以及每个基极的第二部分的顶面和相对的两个侧面均接触，也就是说，与发射极和基极接触的互连结构连接为一体结构。在第二互连结构通电后，可以使第二互连结构下方的沟道反型，使沟道也作为发射极的有效区，从而进一步增大发射极的有效面积。
在一种可能的实施方式中，形成多个第一互连结构和至少一个第二互连结构后，制备方法还包括：形成集电极线、发射极线以及基极线；其中，集电极线与两个集电极接触连接，发射极线与多个发射极接触连接，基极线与至少一个基极接触连接。
本申请实施例的第三方面，提供一种鳍式双极结型晶体管FinBJT，包括：衬底和设置在衬底上的两个集电极、至少一个发射极以及多个基极。根据衬底材料的不同，衬底和位于衬底上的集电极、发射极以及基极可以为一体结构，也可以不为一体结构。FinBJT中的每个集电极包括至少一个鳍，每个发射极包括至少一个鳍，每个基极包括至少一个鳍。例如，可以采用FinFET工艺形成集电极、发射极以及基极。其中，FinBJT中的两个集电极平行设置；至少一个发射极和多个基极均位于两个集电极之间、且沿集电极的延伸方向排布；沿集电极的延伸方向，相邻基极之间设置有发射极，且基极位于最外侧。
通过使至少一个发射极以及多个基极均位于两个集电极之间，且至少一个发射极以及多个基极沿集电极的延伸方向(第一方向)排布。这样的排布方式，使得发射极和基极的间隙位于集电极的延伸方向上，不再位于第二方向上。第二方向上除了鳍之间的间隙外，还只包括发射极(或者基极)和集电极之间的间隙，不再包括发射极和基极之间的间隙。因此，可以以不增大第一方向上的尺寸，减小第二方向上的尺寸的方式，来提高FinBJT的集成度，减小集成电路的面积。此外，本示例中这种至少一个发射极以及多个基极沿集电极的延伸方向排布的排布方式，可以增加发射极中鳍的数量，减小发射极中鳍的长度。这样一来，相当于增大发射极的宽度，减小发射极的长度，等效于将发射极的形状由长方形变为正方形。而在长宽之和固定的情况下，正方 形的面积大于长方形的面积(例如4*4大于3*5)，从而可增大发射极的面积占比。因此，在相同面积下，本示例中提供的发射极和基极的排布方式，可使发射极的面积占比达到53.2％，从而可增大FinBJT的电流驱动能力。而且，在集电极的收集能力没有达到饱和时，增大发射极的面积，可增大FinBJT的电流(beta)增益。因此，本示例提供的FinBJT的电流增益更高，FinBJT的放大特性更高。在相同的电流驱动能力和电流增益下，本示例提供的发射极和基极的排布方式，可使FinBJT的面积更小，集成度更高。
在一种可能的实施方式中，每个发射极中鳍的长度大于每个基极中鳍的长度。通过将发射极的长度设计的较大，可增大发射极的面积占比，增大FinBJT的电流增益。
在一种可能的实施方式中，FinBJT还包括：浅沟槽隔离结构，浅沟槽隔离结构设置在衬底上；浅沟槽隔离结构包裹两个集电极、至少一个发射极以及多个基极各自靠近衬底的第一部分，露出两个集电极、至少一个发射极以及多个基极各自远离衬底的第二部分。
在一种可能的实施方式中，FinBJT还包括：设置于浅沟槽隔离结构上的多个第一互连结构、至少一个第三互连结构以及多个第四互连结构；多个第一互连结构、至少一个第三互连结构以及多个第四互连结构的延伸方向与集电极的延伸方向相交；每个集电极的第二部分的顶面和相对的两个侧面与至少一个第一互连结构接触；每个发射极的第二部分的顶面和相对的两个侧面与至少一个第三互连结构接触；每个基极的第二部分的顶面和相对的两个侧面与至少一个第四互连结构接触。通过在FinBJT中设置第一互连结构、第三互连结构以及第四互连结构，第一互连结构、第三互连结构以及第四互连结构可与FinFET中的栅条同步形成，可使FinBJT和FinFET工艺兼容。
在一种可能的实施方式中，每个基极的第二部分的顶面和相对的两个侧面与一个第四互连结构接触。每在相邻集电极之间的空间固定的情况下，通过使每个基极仅与一个第四互连结构接触，以使基极的面积最小化。可将剩余的空间余留来设置发射极，以增大发射极的面积占比。
在一种可能的实施方式中，FinBJT还包括：集电极线，设置在两个集电极上，与两个集电极接触连接；发射极线，设置在至少一个发射极上，与至少一个发射极接触连接；基极线，设置在多个基极上，与多个基极接触连接。
本申请实施例的第四方面，提供一种鳍式双极结型晶体管FinBJT的制备方法，包括：在基底上形成掩膜版；对基底未被掩膜版覆盖的部分进行刻蚀，形成衬底和位于衬底上的两个集电极、至少一个发射极以及多个基极；例如，可以采用FinFET工艺形成集电极、发射极以及基极。以使得每个集电极包括至少一个鳍，每个发射极包括至少一个鳍，每个基极包括至少一个鳍。其中，至少一个发射极和多个基极均位于两个集电极之间、且沿集电极的延伸方向排布；沿集电极的延伸方向，相邻基极之间设置有发射极，且基极位于最外侧。
本申请实施例中，FinBJT的制备过程，均采用现有的常规的工艺来制备。也就是说，本申请实施例采用常规的工艺即可制备得到FinBJT，无需复杂成本高的工艺，也无需待研发的新工艺。因此，本申请实施例提供的FinBJT的制备方法，成本较低，可用于量产FinBJT。且采用本申请实施例提供的FinBJT的制备方法制备得到的FinBJT 具有较强的电流驱动能力，能够广泛的应用于各类产品中。
在一种可能的实施方式中，制备方法还包括：在衬底上形成浅沟槽隔离结构；其中，浅沟槽隔离结构包裹两个集电极、至少一个发射极以及多个基极各自靠近衬底的第一部分，露出两个集电极、至少一个发射极以及多个基极各自远离衬底的第二部分。
在一种可能的实施方式中，制备方法还包括：在浅沟槽隔离结构上形成多个第一互连结构、至少一个第三互连结构以及多个第四互连结构；其中，多个第一互连结构、至少一个第三互连结构以及多个第四互连结构的延伸方向与集电极的延伸方向相交；每个集电极的第二部分的顶面和相对的两个侧面与至少一个第一互连结构接触；每个发射极的第二部分的顶面和相对的两个侧面与至少一个第三互连结构接触；每个基极的第二部分的顶面和相对的两个侧面与至少一个第四互连结构接触。
在一种可能的实施方式中，形成多个第一互连结构、至少一个第三互连结构以及多个第四互连结构后，制备方法还包括：形成集电极线、发射极线以及基极线；其中，集电极线与两个集电极接触连接，发射极线与至少一个发射极接触连接，基极线与多个基极接触连接。
本申请实施例的第五方面，提供一种鳍式双极结型晶体管FinBJT，包括：衬底和设置在衬底上的两个集电极、多个发射极以及至少一个基极。根据衬底材料的不同，衬底和位于衬底上的集电极、发射极以及基极可以为一体结构，也可以不为一体结构。FinBJT中的每个集电极包括至少一个鳍，每个发射极包括至少一个鳍，每个基极包括至少一个鳍。例如，可以采用FinFET工艺形成集电极、发射极以及基极。其中，FinBJT中的两个集电极平行设置；多个发射极和至少一个基极均位于两个集电极之间、且沿集电极的延伸方向排布；沿集电极的延伸方向，相邻发射极之间设置有基极，且发射极位于最外侧。
通过使多个发射极以及至少一个基极均位于两个集电极之间，且多个发射极以及至少一个基极沿集电极的延伸方向(第一方向)排布。这样的排布方式，使得发射极和基极的间隙位于集电极的延伸方向上，不再位于第二方向上。第二方向上除了鳍之间的间隙外，还只包括发射极(或者基极)和集电极之间的间隙，不再包括发射极和基极之间的间隙。因此，可以以不增大第一方向上的尺寸，减小第二方向上的尺寸的方式，来提高FinBJT的集成度，减小集成电路的面积。此外，本示例中这种多个发射极以及至少一个基极沿集电极的延伸方向排布的排布方式，可以增加发射极中鳍的数量，减小发射极中鳍的长度。这样一来，相当于增大发射极的宽度，减小发射极的长度，等效于将发射极的形状由长方形变为正方形。而在长宽之和固定的情况下，正方形的面积大于长方形的面积(例如4*4大于3*5)，从而可增大发射极的面积占比。因此，在形同面积下，本示例中提供的发射极和基极的排布方式，可使发射极的面积占比达到54.6％，从而可增大FinBJT的电流驱动能力。而且，在集电极的收集能力没有达到饱和时，增大发射极的面积，可增大FinBJT的电流(beta)增益。因此，本示例提供的FinBJT的电流增益更高，FinBJT的放大特性更高。在相同的电流驱动能力和电流增益下，本示例提供的发射极和基极的排布方式，可使FinBJT的面积更小，集成度更高。
在一种可能的实施方式中，FinBJT还包括：浅沟槽隔离结构，浅沟槽隔离结构设 置在衬底上；浅沟槽隔离结构包裹两个集电极、多个发射极以及至少一个基极各自靠近衬底的第一部分，露出两个集电极、多个发射极以及至少一个基极各自远离衬底的第二部分。
在一种可能的实施方式中，每个发射极中鳍的长度大于每个基极中鳍的长度。通过将发射极的长度设计的较大，可增大发射极的面积占比，增大FinBJT的电流增益。
在一种可能的实施方式中，FinBJT还包括：设置于浅沟槽隔离结构上的多个第一互连结构、多个第三互连结构以及至少一个第四互连结构；多个第一互连结构、多个第三互连结构以及至少一个第四互连结构的延伸方向与集电极的延伸方向相交；每个集电极的第二部分的顶面和相对的两个侧面与至少一个第一互连结构接触；每个发射极的第二部分的顶面和相对的两个侧面与至少一个第三互连结构接触；每个基极的第二部分的顶面和相对的两个侧面与至少一个第四互连结构接触。
在一种可能的实施方式中，每个基极的第二部分的顶面和相对的两个侧面与一个第四互连结构接触。
在一种可能的实施方式中，FinBJT还包括：集电极线，设置在两个集电极上，与两个集电极接触连接；发射极线，设置在多个发射极上，与多个发射极接触连接；基极线，设置在至少一个基极上，与至少一个基极接触连接。
本申请实施例的第六方面，提供一种鳍式双极结型晶体管FinBJT的制备方法，包括：在基底上形成掩膜版；对基底未被掩膜版覆盖的部分进行刻蚀，形成衬底和位于衬底上的两个集电极、多个发射极以及至少一个基极；例如，可以采用FinFET工艺形成集电极、发射极以及基极。以使得每个集电极包括至少一个鳍，每个发射极包括至少一个鳍，每个基极包括至少一个鳍。其中，多个发射极和至少一个基极均位于两个集电极之间，且沿集电极的延伸方向排布；沿集电极的延伸方向，相邻发射极之间设置有基极，且发射极位于最外侧。
本申请实施例中，FinBJT的制备过程，均采用现有的常规的工艺来制备。也就是说，本申请实施例采用常规的工艺即可制备得到FinBJT，无需复杂成本高的工艺，也无需待研发的新工艺。因此，本申请实施例提供的FinBJT的制备方法，成本较低，可用于量产FinBJT。且采用本申请实施例提供的FinBJT的制备方法制备得到的FinBJT具有较强的电流驱动能力。
在一种可能的实施方式中，制备方法还包括：在衬底上形成浅沟槽隔离结构；其中，浅沟槽隔离结构包裹两个集电极、多个发射极以及至少一个基极各自靠近衬底的第一部分，露出两个集电极、多个发射极以及至少一个基极各自远离衬底的第二部分。
在一种可能的实施方式中，制备方法还包括：在浅沟槽隔离结构上形成多个第一互连结构、多个第三互连结构以及至少一个第四互连结构；其中，多个第一互连结构、多个第三互连结构以及至少一个第四互连结构的延伸方向与集电极的延伸方向相交；每个集电极的第二部分的顶面和相对的两个侧面与至少一个第一互连结构接触；每个发射极的第二部分的顶面和相对的两个侧面与至少一个第三互连结构接触；每个基极的第二部分的顶面和相对的两个侧面与至少一个第四互连结构接触。
在一种可能的实施方式中，形成多个第一互连结构、多个第三互连结构以及至少一个第四互连结构后，制备方法还包括：形成集电极线、发射极线以及基极线；其中， 集电极线与两个集电极接触连接，发射极线与多个发射极接触连接，基极线与至少一个基极接触连接。
本申请实施例的第七方面，提供一种电子设备，包括集成电路和印刷线路板，集成电路与印刷线路板电连接；集成电路包括第一方面任一项、第三方面任一项或者第五方面任一项的鳍式双极结型晶体管FinBJT。
本申请实施例提供的电子设备包括上述FinBJT，其有益效果与上述FinBJT的有益效果相同，此处不再赘述。
在一种可能的实施方式中，集成电路还包括鳍式场效应晶体管FinFET，FinFET的栅极与FinBJT的第一互连结构同层设置。
通过将FinBJT和FinFET集成在同一衬底上，可使集成电路兼具FinBJT和FinFET的特性，以提高集成电路的性能。
附图说明
图1为本申请实施例提供的一种稳压电路的示意图；
图2A为本申请实施例提供的一种FinBJT中电极的排布方式图；
图2B为图2A中沿A1-A2向的剖视图；
图3A为本申请实施例提供的另一种FinBJT中电极的排布方式图；
图3B为图3A中沿B1-B2向的剖视图；
图4为本申请实施例提供的一种FinBJT的制备方法的流程图；
图5A为本申请实施例提供的一种基底的结构示意图；
图5B为本申请实施例提供的一种掩膜版的部分制备过程示意图；
图5C为本申请实施例提供的一种掩膜版的部分制备过程示意图；
图6A为本申请实施例提供的一种电极的制备过程示意图；
图6B为本申请实施例提供的又一种FinBJT中电极的排布方式图；
图7-图13A为本申请实施例提供的FinBJT的部分制备过程示意图；
图13B为图13A沿C1-C2向的剖视图；
图13C为图13A沿D1-D2向的剖视图；
图13D为本申请实施例提供的一种FinBJT的结构示意图；
图14为本申请实施例提供的一种掩膜版的结构示意图；
图15为本申请实施例提供的又一种FinBJT中电极的排布方式图；
图16A为本申请实施例提供的又一种FinBJT中电极的排布方式图；
图16B为本申请实施例提供的又一种FinBJT中电极的排布方式图；
图17为本申请实施例提供的一种FinBJT中浅沟槽隔离结构的结构示意图；
图18A为本申请实施例提供的一种第一互连结构、第三互连结构以及第四互连结构的排布方式示意图；
图18B为图18A沿E1-E2向的剖视图；
图18C为图18A沿F1-F2向的剖视图；
图19A为本申请实施例提供的一种发射极线、基极线以及集电极线的排布方式示意图；
图19B为图19A沿G1-G2向的剖视图；
图19C为图19A沿H1-H2向的剖视图；
图20为本申请实施例提供的另一种掩膜版的结构示意图；
图21为本申请实施例提供的又一种FinBJT中电极的排布方式图；
图22A为本申请实施例提供的又一种FinBJT中电极的排布方式图；
图22B为本申请实施例提供的又一种FinBJT中电极的排布方式图；
图23A为本申请实施例提供的另一种第一互连结构、第三互连结构以及第四互连结构的排布方式示意图；
图23B为图23A沿I1-I2向的剖视图；
图24为本申请实施例提供的一种FinBJT和FinFET的集成结构示意图。
附图标记：
10-衬底；100-基底；20-浅沟槽隔离结构；31-第一互连结构；311-第一互连结构线；32-第二互连结构；321-第二互连结构线；33-第三互连结构；34-第四互连结构；40-平坦化层；41-第一过孔；E-发射极；EL-发射极线；E-1-发射极的第一部分；E-2-发射极的第二部分；B-基极；BL-基极线；B-1-基极的第一部分；B-2-基极的第二部分；C-集电极；CL-集电极线；C-1-集电极的第一部分；C-2-集电极的第二部分；S-源极；D-漏极；G-栅极；NW-N型阱区；PW-P型阱区；DNW-深N型阱区。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。
以下，本申请实施例中，术语“第一”、“第二”等仅用于描述方便，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
本申请实施例中，“上”、“下”、“左”以及“右不限于相对附图中的部件示意置放的方位来定义的，应当理解到，这些方向性术语可以是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中部件附图所放置的方位的变化而相应地发生变化。
在本申请实施例中，除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例”、“一些实施例”、“示例性实施例”、“示例性地”或“一些示例”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。
在本申请实施例中，“和/或”，仅仅是一种描述关联对象的关联关系，表示可以 存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
本申请实施例中参照作为理想化示例性附图的剖视图和/或平面图和/或等效电路图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
本申请实施例提供一种电子设备，该电子设备例如为消费性电子产品、家居式电子产品、车载式电子产品、金融终端产品。其中，消费性电子产品如为手机(mobile phone)、平板电脑(pad)、笔记本电脑、电子阅读器、个人计算机(personal computer，PC)、个人数字助理(personal digital assistant，PDA)、桌面显示器、智能穿戴产品(例如，智能手表、智能手环)、虚拟现实(virtual reality，VR)终端设备、增强现实(augmented reality，AR)终端设备、无人机等。家居式电子产品如为智能门锁、电视、遥控器、冰箱、充电家用小型电器(例如豆浆机、扫地机器人)等。车载式电子产品如为车载导航仪、车载DVD等。金融终端产品如为ATM机、自助办理业务的终端等。本申请实施例对上述电子设备的具体形式不做特殊限制。
上述电子设备可以包括集成电路和印刷电路板(printed circuit board，PCB)等元件，集成电路与印刷线路板电连接，以实现信号互通。
基于此，本申请实施例提供一种集成电路，该集成电路可以应用于上述的电子设备中。
其中，集成电路可以为用于实现单一功能的电路，集成电路也可以包括用于实现不同功能的多个电路。本申请实施例对此不做限定。集成电路封装后，即可以芯片的形态应用于电子设备中。当然，也可以不封装，直接应用于电子设备中。
通常情况下，稳压电路和温度传感器是大规模集成电路中的关键部分，而稳压电路和温度传感器中关键的电路部分是包括双极结型晶体管(bipolar junction transistor，BJT)的。
示例的，如图1所示，集成电路包括稳压电路，稳压电路的目的是产生一个与温度无关的稳定电压输出，供给其他电路模块使用。稳压电路包括双极模块(bipolar core)、放大器α、数模转换器ADC以及温度感应校准模块(scaling)。稳压电路的核心部分为双极模块，双极模块包括两组BJT，在图1中用Q1和Q2表示两组BJT。其中，Q1中包括一个BJT，其输入电流为I1，基极电压为V BE1。Q2中包括p个并联的BJT，其输入电流为p*I1，基极电压为V BE2。△VBE为V BE1与V BE2的差值，△V BE与温度成正相关，△V BE经放大器α后得到电压V PTAT。V BE1与温度成负相关，V PTAT与V BE1两者加权后，在一定范围内抵消V BE1的温度漂移特性，得到近似零温度漂移的输出电压V REF。数模转换器ADC感应出V PTAT与V REF的差异信号，输出数值信号μ，再经温度反应校准模块输出D out。产生一个与温度无关的稳定电压输出，供给其他电路模 块使用。
因此，BJT的性能，对稳压电路等集成电路的性能有着直接的影响。
由于鳍式场效应晶体管(fin field-effect transistor，FinFET)特殊的结构设计，带来了明显的效果，使得我们可以用更小的设计规模来实现更高的性能，同时功耗也更低。而且，将FinFET和BJT集成在同一集成电路中，可提高集成电路的集成度，提高集成电路的性能。
因此，随着FinFET工艺的引进，BJT的结构也由平面工艺过度到立体工艺，各种鳍式双极结型晶体管(fin-bipolar junction transistor，FinBJT)结构被提出和研究，但当前本领域技术人员提出的FinBJT结构由于性能差或与实际工艺不兼容而没有被商用。
基于此，本申请实施例提供一种FinBJT，如图2A所示，FinBJT包括：衬底10、两个集电极(collector，C)、至少一个发射极(emitter，E)以及多个基极(base，B)，集电极C、发射极E以及基极B均设置在衬底10上。
图2A和图2B(沿图2A中A1-A2向的剖视图)中以FinBJT包括两个集电极C，一个发射极E以及两个基极B，每个集电极C包括两个鳍，每个发射极E包括四个鳍，每个基极B包括两个鳍为例进行示意。
如图2A所示，两个集电极C平行设置，发射极E和基极B均位于两个集电极C之间。两个集电极C分别与基极B相邻，且相邻基极B之间设置有发射极E。集电极C、发射极E以及基极B均为条状结构，集电极C、发射极E以及基极B包括的鳍也为条状结构。
本申请实施例提供的FinBJT将常规平面的方形BJT转换成由鳍(fin)结构组成的条形BJT，而FinFET中用于作为源极和漏极的鳍也为条形。因此，本申请实施例提供的FinBJT可采用与FinFET相同的工艺来制备。
图2B所示的FinBJT结构相比于常规的BJT结构，可减小BJT的体积，降低BJT的功耗。而且，图2B所示的FinBJT结构可广泛的应用于16nm、7nm、5nm工艺节点中。因此，图2B所示的FinBJT结构因性能好，可兼容现有工艺而得到了广泛的商用。
但是，图2A和图2B所示的FinBJT，发射极E在FinBJT中的面积占比不够大，导致FinBJT的驱动电流能力较弱。
基于此，为了进一步提高发射极E在FinBJT中的面积占比，以提高FinBJT的驱动电流能力。本申请实施例还提供一种FinBJT，下面以几个示例，对本申请实施例提供的FinBJT进行示意说明。
示例一
提供一种FinBJT，如图3A和图3B(沿图3A中B1-B2向的剖视图)所示，FinBJT主要包括：衬底10、两个集电极C、多个发射极E以及至少一个基极B，两个集电极C、多个发射极E以及至少一个基极B均设置在衬底10上。
其中，图3A中以FinBJT包括两个集电极C、两个发射极E以及一个基极B，每个集电极C包括两个鳍、每个发射极E包括两个鳍、每个基极B包括两个鳍为例进行示意。下文中对FinBJT中集电极C、发射极E以及基极B的结构进行详细说明，此处暂不详述。
两个集电极C平行设置，多个发射极E和至少一个基极B均位于两个集电极C之间；每个集电极C与多个发射极E中的一个发射极E相邻，且相邻发射极E之间设置有基极B。
其中，衬底10包括N型阱(Nwell，NW)，P型阱(Pwell，PW)。以NPN型FinBJT为例，PW的两侧为NW，PW和NW的下方为深N型阱(deep Nwell，DNW)。PW的上方设置有P型重掺杂(P+)的基极B和N型重掺杂(N+)的发射极E，NW的上方设置有N型重掺杂(N+)的集电极C。
示例一种制备FinBJT的方法，如图4所示，FinBJT的制备方法包括：
S10、在基底100上形成掩膜版。
其中，此处基底100用于后续形成衬底10和位于衬底10上的集电极C、发射极E以及基极B。
在一些实施例中，如图5A所示，基底100为绝缘衬底上的硅(semiconductor on insulator，SOI)基底。
示例的，SOI基底包括半导体层110、位于半导体层110上的掩埋绝缘层120以及位于掩埋绝缘层120上的硅(Si)层130。
掩埋绝缘层120可以包括氧化物、氮化物或者氧氮化物。掩埋绝缘层120可以包括一个层或者具有相同或者不同组分的多个层。
在掩埋绝缘层120上形成有硅层130，硅层130用于经后续的光刻工艺形成作为电极用的鳍，掩埋绝缘层120为刻蚀阻挡层。即，后续形成的鳍位于掩埋绝缘层120的上方。
也就是说，半导体层110和掩埋绝缘层120，作为本申请实施例中FinBJT的衬底10，硅层130图案化后形成集电极C、发射极E以及基极B。
在另一些实施例中，如图5B所示，基底100为体硅基底。
以下，为了便于说明，以基底100为体硅基底为例，对本申请实施例提供的FinBJT及其制备方法进行说明。
示例的，步骤S10包括：
S11、如图5B所示，提供基底100。
S12、如图5B所示，在基底100上淀积氮化硅(Si 3N 4)层作为阻挡层。
其中，Si 3N 4层用于对基底100进行保护，避免在后续形成掩膜版的过程中，对基底100造成损坏。当然，步骤S12根据需要，可以执行，也可以不执行。
S13、如图5B所示，在Si 3N 4层上淀积多晶硅辅助层。
S14、如图5C所示，通过对多晶硅辅助层光刻和刻蚀，形成硬掩膜版辅助层。
其中，硬掩膜版辅助层对应基底100的待刻蚀的区域，硬掩膜版辅助层上的开口区域(也就是多晶硅辅助层中被刻蚀掉的部分)，对应后续待形成的掩膜条的区域，也就是对应后续形成集电极C、发射极E以及基极B的区域。
因此，根据待形成的集电极C、发射极E以及基极B的排布方式，对多晶硅辅助层进行图案化。集电极C、发射极E以及基极B的排布方式不同，图案化后形成的硬掩膜版辅助层的图案也不相同。
S15、如图5C所示，淀积氧化硅(SiO 2)层，对SiO 2层进行图案化，保留硬掩膜 版辅助层开口处的SiO 2，作为掩膜条。
其中，可以是采用光刻和刻蚀工艺对SiO 2层进行图案化。也可以采用研磨工艺对SiO 2层进行图案化。当然，还可以是其他工艺，本申请实施例对此不做限定。
根据待形成的集电极C、发射极E以及基极B的排布，将掩膜条分为集电极掩膜条、发射极掩膜条以及基极掩膜条。
本示例中，掩膜版包括两组集电极掩膜条、多组发射极掩膜条以及至少一组基极掩膜条。多组发射极掩膜条和至少一组基极掩膜条位于两组集电极掩膜条之间；两组集电极掩膜条分别与一组发射极掩膜条相邻，且相邻两组发射极掩膜条之间设置有一组基极掩膜条。
在一些实施例中，如图5C所示，掩膜版包括两组集电极掩膜条、两组发射极掩膜条以及一组基极掩膜条。两组发射极掩膜条位于两组集电极掩膜条之间，基极掩膜条位于两组发射极掩膜条之间。
也就是说，沿垂直于掩膜条的延伸方向，掩膜条的排布顺序为：一组集电极掩膜条、一组发射极掩膜条、一组基极掩膜条、一组发射极掩膜条、一组集电极掩膜条。
如图5C所示，根据本示例中掩膜条的排布方式，可以做到，每组集电极掩膜条包括两个集电极掩膜条，两组集电极掩膜条总共包括四个集电极掩膜条。每组发射极掩膜条包括三个发射极掩膜条，两组发射极掩膜条总共包括六个发射极掩膜条。每组基极掩膜条包括两个基极掩膜条，两组基极掩膜条总共包括四个基极掩膜条。
在一些实施例中，如图5C所示，不同类型的掩膜条之间的间隙，大于同种类型的掩膜条之间的间隙。
也就是说，相邻集电极掩膜条和发射极掩膜条之间的间隙h1，大于相邻发射极掩膜条(或者相邻集电极掩膜条，或者相邻基极掩膜条)之间的间隙h2。同理，相邻发射极掩膜条和基极掩膜条之间的间隙h3，大于相邻发射极掩膜条之间的间隙h2。
在一些实施例中，如图5C所示，相邻发射极掩膜条之间的间隙h2、相邻集电极掩膜条之间的间隙以及相邻基极掩膜条之间的间隙相等。
在一些实施例中，如图5C所示，集电极掩膜条、发射极掩膜条以及基极掩膜条相互平行。
可以理解的是，基底100中被掩膜条覆盖的部分，对应后续形成的集电极C、发射极E以及基极B中的鳍。因此，此处关于掩膜条之间的结构、位置关系的描述，也就是对应的后续形成的集电极C、发射极E以及基极B中的鳍之间的结构、位置关系。此处暂不细说，在后续制备集电极C、发射极E以及基极B的步骤中，再进行详细描述。
S16、如图5C所示，去除硬掩膜版辅助层，从而形成位于基底100上的掩膜版。
此处的掩膜版，可以理解为本领域常说的硬掩膜版。
S20、如图6A所示，对基底100未被掩膜版覆盖的部分进行刻蚀，形成衬底10和位于衬底10上的两个集电极C、多个发射极E以及至少一个基极B。
可以理解的是，如图6A所示，在形成掩膜版时，若执行了步骤S12，也就是说，在基底100与掩膜版之间形成有Si 3N 4层的情况下，在对基底100进行刻蚀时，也会对Si 3N 4层进行刻蚀，最终形成的电极和掩膜条之间也具有Si 3N 4。
如图6A所示，对基底100未被掩膜版覆盖的部分进行刻蚀后，会形成多个鳍。集电极掩膜条下方的鳍作为集电极C，发射极掩膜条下方的鳍作为发射极E，基极掩膜条下方的鳍作为基极B。图6A中对用作不同电极的鳍采用不同的填充进行区分。
也就是说，一组集电极掩膜条对应的鳍作为FinBJT的一个集电极C，一组发射极掩膜条对应的鳍作为FinBJT的一个发射极E，一组基极掩膜条对应的鳍作为FinBJT的一个基极B。
那么，两组集电极掩膜条对应的鳍作为FinBJT的两个集电极C，多组发射极掩膜条对应的鳍作为FinBJT的多个发射极E，至少一组基极掩膜条对应的鳍作为FinBJT的至少一个基极B。
其中，通过对掩膜版中掩膜条的结构进行调整，可以制备得到不同数量和不同排布方式的集电极C、发射极E以及基极B。
以本示例中的上述掩膜版(可参考上述关于图5C中掩膜版的描述)为例，可制备得到两个集电极C，多个发射极E以及至少一个基极B。
沿垂直于集电极C的延伸方向(第一方向X)，两个集电极C、多个发射极E以及至少一个基极B的排布方式为：多个发射极E和至少一个基极B均位于两个集电极C之间；每个集电极C与多个发射极E中的一个发射极E相邻，且相邻发射极E之间设置有基极B。
在一些实施例中，如图6A所示，FinBJT包括两个集电极C，两个发射极E以及一个基极B。两个集电极C之间设置有两个发射极E，两个发射极E之间设置有基极B。
示例的，在与图2A和图2B相同的工艺节点下(例如在相同面积下，总共可做12个鳍)，图2A和图2B所示的排布方式中，发射极E只能做到包括四个鳍。而本示例中，如图6A所示，每组发射极E包括三个鳍，两组发射极E总共可包括六个鳍。本示例的排布方式中，发射极E所包括的鳍数量大于图2A所示例的排布方式，从而可以增大发射极E在FinBJT中的面积占比，以提高FinBJT的驱动电流能力。
在另一些实施例中，如图6B所示，FinBJT包括两个集电极C，三个发射极E以及两个基极B。两个集电极C之间设置有三个发射极E；三个发射极E中，两两发射极E之间设置有基极B。
图6A和图6B中集电极C、发射极E以及基极B的排布方式仅为一种示意，不做任何限定。
在一些实施例中，如图6A和图6B所示，两个集电极C、多个发射极E以及至少一个基极B平行设置。沿集电极C的延伸方向(第一方向X)，两个集电极C、多个发射极E以及至少一个基极B的长度相等。
也就是说，构成集电极C、发射极E以及基极B的多个鳍平行设置且长度L(鳍延伸方向上的尺寸)相等。
这样一来，结构简单，可以降低工艺的变化，便于集电极C、发射极E以及基极B的制备。且可以提高FinBJT的适配度，降低FinBJT在不同工艺中的工艺扰动(mismatch)。
在一些实施例中，如图6A所示，构成集电极C、发射极E以及基极B的多个鳍 的宽度W(平行于衬底10，且垂直于鳍延伸方向上的尺寸)相等。这样便于鳍的制备，可简化制备工艺。
在一些实施例中，如图6A所示，构成集电极C、发射极E以及基极B的多个鳍的高度H(垂直于衬底10方向上的尺寸)相等。这样便于鳍的制备，可简化制备工艺。
在一些实施例中，每个发射极E包括的多个鳍中，相邻鳍之间的第一间隙相等。每个基极B包括的多个鳍中，相邻鳍之间的第二间隙相等。每个集电极C包括的多个鳍中，相邻鳍之间的第三间隙相等。这样便于鳍的制备，可简化制备工艺。
在一些实施例中，上述第一间隙、第二间隙、第三间隙三者相等，等于上述相邻发射极掩膜条之间的间隙h2。这样便于鳍的制备，可简化制备工艺。
在一些实施例中，相邻集电极C和发射极E之间的间隙(等于上述相邻集电极掩膜条和发射极掩膜条之间的间隙h1)，大于上述第一间隙。相邻发射极E和基极B之间的间隙(等于上述相邻发射极掩膜条和基极掩膜条之间的间隙h3)，大于上述第一间隙。
这样一来，可以防止因集电极C和相邻发射极E之间产生干扰、发射极E和基极B之间产生干扰，而影响FinBJT的性能。
在一些实施例中，FinBJT中多个发射极E的面积占比大于至少一个基极B的面积占比。
示例的，如图6A所示，每个发射极E的面积占比大于每个基极B的面积占比。或者理解为，每个发射极E包括的鳍数量，大于每个基极B包括的鳍数量。
通过使每个发射极E包括的鳍数量，大于每个基极B包括的鳍数量，可提高发射极E的面积占比。
在一些实施例中，每个发射极E包括至少三个鳍。
本申请中集电极C与发射极E相邻，将基极B设置在相邻发射极E之间。使得发射极E更靠近集电极C设置，发射极E有更大的布局空间。相比于图2A所示的将发射极E设置在相邻基极B之间，本申请中发射极E的设置方式可使发射极E中可包含的鳍的数量较多，可使发射极E的面积占比较大。
在一些实施例中，如图6A所示，FinBJT中每个发射极E包括的鳍数量相等。每个集电极C包括的鳍数量相等。这样可简化工艺难度，便于设计。
S30、如图7所示，去除位于鳍上的掩膜版和Si 3N 4。
S40、如图8所示，通过离子注入，形成衬底10中的深阱区、NW和PW。
其中，本申请实施例对形成NW和PW的方式不做限定，例如可以采用两次大角度离子注入，形成NW和PW。相关技术中，可用于形成NW和PW的工艺，均适用于本示例。深阱区可以在NW和PW之前形成。
图8中以NPN型FinBJT为例进行示意，深阱区为深N型阱(Deep Nwell，DNW)。若为PNP型FinBJT，则NW和PW互换，深阱区为深P型阱。
S50、如图9所示，形成位于衬底10上的浅沟槽隔离结构(例如STI)20。
本示例中，浅沟槽隔离结构的材料例如可以是SiO 2。
其中，形成浅沟槽隔离结构的方式，例如可以是，先通过高密度等离子体化学气相沉积(high density plasma chemical vapor deposition，HDPCVD)工艺淀积SiO 2；然 后通过化学机械抛光(chemical mechanical polishing，CMP)工艺对SiO 2进行平坦化，使SiO 2的表面与鳍的顶面平齐；然后进行回刻，通过控制回刻的时间，可控制浅沟槽隔离结构20的高度，从而控制鳍中露出于浅沟槽隔离结构20的部分的高度。
可以理解的是，衬底10上形成有鳍，在形成有鳍的衬底10上形成浅沟槽隔离结构20后，浅沟槽隔离结构20应包裹在鳍的外围。根据需要，通过调整浅沟槽隔离结构20的高度，可控制鳍中埋于浅沟槽隔离结构20的部分和露出于浅沟槽隔离结构20的部分各自的高度。
也就是说，浅沟槽隔离结构20包裹两个集电极C、多个发射极E以及至少一个基极B三者各自靠近衬底10的第一部分，浅沟槽隔离结构20露出两个集电极C、多个发射极E以及至少一个基极B三者各自远离衬底10的第二部分。
即，如图9所示，浅沟槽隔离结构20包裹每个集电极C靠近衬底10的第一部分C-1，露出每个集电极C远离衬底10的第二部分C-2。或者理解为，每个集电极C包括埋入于浅沟槽隔离结构20的第一部分C-1和露出于浅沟槽隔离结构20的第二部分C-2。也就是说，集电极C中的每个鳍包括埋入于浅沟槽隔离结构20的第一部分和露出于浅沟槽隔离结构20的第二部分。为了便于示意，图9中在集电极C的一个鳍上标出了集电极C的第一部分C-1和第二部分C-2。
浅沟槽隔离结构20包裹每个发射极E靠近衬底10的第一部分E-1，露出每个发射极E远离衬底10的第二部分E-2。或者理解为，每个发射极E包括埋入于浅沟槽隔离结构20的第一部分E-1和露出于浅沟槽隔离结构20的第二部分E-2。也就是说，发射极E中的每个鳍包括埋入于浅沟槽隔离结构20的第一部分和露出于浅沟槽隔离结构20的第二部分。为了便于示意，图9中在发射极E的一个鳍上标出了发射极E的第一部分E-1和第二部分E-2。
浅沟槽隔离结构20包裹每个基极B靠近衬底10的第一部分B-1，露出每个基极B远离衬底10的第二部分B-2。或者理解为，每个基极B包括埋入于浅沟槽隔离结构20的第一部分B-1和露出于浅沟槽隔离结构20的第二部分B-2。也就是说，基极B中的每个鳍包括埋入于浅沟槽隔离结构20的第一部分和露出于浅沟槽隔离结构20的第二部分。为了便于示意，图9中在基极B的一个鳍上标出了基极B的第一部分B-1和第二部分B-2。
通过调整浅沟槽隔离结构20的高度，可调整集电极C露出于浅沟槽隔离结构20的第二部分C-2、发射极E露出于浅沟槽隔离结构20的第二部分E-2、以及基极B露出于浅沟槽隔离结构20的第二部分B-2的高度，以满足不同需求。
S60、如图10A所示，形成位于浅沟槽隔离结构20上的多个第一互连结构31和至少一个第二互连结构32。
在一些实施例中，例如，第一互连结构31和第二互连结构32的材料为多晶硅。
例如，可以形成多晶硅层，然后采用光刻和刻蚀工艺形成多个第一互连结构31和至少一个第二互连结构32。
通过控制光刻掩膜版的图案，可实现多个第一互连结构31和至少一个第二互连结构32的延伸方向(第一方向X)均与集电极C的延伸方向相交(例如垂直)。例如，多个第一互连结构31和至少一个第二互连结构32均沿第二方向Y延伸，第二方向Y 与第一方向X相交。
如图10A所示，将多个第一互连结构31划分为两组，每个集电极C对应一组第一互连结构31。
如图10A和图10B所示，每组第一互连结构31中，第一互连结构31的个数可以根据需要合理设置，本申请实施例对此不做限定。
每组第一互连结构31中，第一互连结构31的个数可以为一个，也可以为多个。只要每个第一互连结构31均与一个集电极C的第二部分C-2的顶面和相对的两个侧面接触即可。
也就是说，如图10A所示，每个集电极C的第二部分C-2的顶面和相对的两个侧面与一组第一互连结构31接触。而一组第一互连结构31包括至少一个第一互连结构31，那么，每个集电极C的第二部分C-2的顶面和相对的两个侧面与至少一个第一互连结构31接触。
可以理解的是，如图10A所示，在每个集电极C包括多个鳍的情况下，第一互连结构31应与集电极C中每个鳍的第二部分的顶面c1和相对的两个侧面c2接触。
在一些实施例中，如图10A所示，每个第二互连结构32与每个发射极E的第二部分E-2的顶面和相对的两个侧面以及每个基极B的第二部分B-2的顶面和相对的两个侧面均接触。
可以理解的是，如图10A所示，在每个发射极E包括多个鳍的情况下，第二互连结构32应与发射极E中每个鳍的第二部分的顶面e1和相对的两个侧面e2接触。在每个基极B包括多个鳍的情况下，第二互连结构32应与基极B中每个鳍的第二部分的顶面b1和相对的两个侧面b2接触。
每个第二互连结构32与每个发射极E的第二部分E-2的顶面和相对的两个侧面以及每个基极B的第二部分B-2的顶面和相对的两个侧面均接触，也就是说，与发射极E和基极B接触的互连结构连接为一体结构。在第二互连结构32通电后，可以使第二互连结构32下方的沟道反型，使沟道也作为发射极E的有效区，从而进一步增大发射极E的有效面积。
当然，也可以是，每个发射极E的第二部分E-2的顶面和相对的两个侧面与第三互连结构接触，每个基极B的第二部分B-2的顶面和相对的两个侧面与第四互连结构接触。
也就是说，与发射极E接触的互连结构和与基极B接触的互连结构，二者不连接。
在一些实施例中，如图10A和图10B所示，第一互连结构31和第二互连结构32的延伸方向相同，且每个第二互连结构32与每组中的一个第一互连结构31位于同一延伸线上。这样一来，第一互连结构31和第二互连结构32的布局简单，可简化制备工艺。
在一些实施例中，本示例中多个第一互连结构31和至少一个第二互连结构32的对应关系为：多个第一互连结构31划分为两组，每组中的第一互连结构31和第二互连结构32的数量相同。这样一来，第一互连结构31和第二互连结构32的布局简单，可简化制备工艺。
在一些实施例中，如图10A和图10B所示，多个第一互连结构31的结构相同， 多个第二互连结构32的结构相同。这样一来，第一互连结构31和第二互连结构32的布局简单，可简化制备工艺。
在一些实施例中，如图10A和图10B所示，多个第一互连结构31和至少一个第二互连结构32沿第一方向X上的尺寸相同。这样一来，第一互连结构31和第二互连结构32的布局简单，可简化制备工艺。
在一些实施例中，在形成第一互连结构31和第二互连结构32之前，还形成介质层(图中未示出)，介质层恰好位于第一互连结构31和第二互连结构32与鳍之间。介质层例如可以与第一互连结构31和第二互连结构32在同一次光刻和刻蚀工艺中形成。
S70、如图11所示，对两个集电极C、多个发射极E以及至少一个基极B进行离子注入，以使两个集电极C、多个发射极E以及至少一个基极B由半导体转换为导体。
其中，根据待形成的FinBJT为NPN型还是PNP型，对两个集电极C、多个发射极E以及至少一个基极B进行相匹配的掺杂。
以形成的FinBJT为NPN型结构为例，可对两个集电极C进行N型重掺杂(N+)，对多个发射极E进行N型重掺杂(N+)，对至少一个基极B进行P型重掺杂(P+)。
S80、如图12所示，在浅沟槽隔离结构20上形成平坦化层40。
平坦化层40的材料，例如可以是SiO 2，可以采用淀积工艺形成平坦化层40。平坦化层40覆盖上述两个集电极C、多个发射极E、至少一个基极B、多个第一互连结构31以及至少一个第二互连结构32。
S90、如图13A所示，在平坦化层40上形成集电极线CL、发射极线EL、基极线BL、第一互连结构线311以及第二互连结构线321。
其中，集电极线CL用于传输集电极信号，发射极线EL用于传输发射极信号，基极线BL用于传输基极信号，第一互连结构线311用于防止第一互连结构311电位浮空，第二互连结构线312用于防止第二互连结构312电位浮空。
如图13B(沿图13A中C1-C2向的剖视图)所示，集电极线CL，设置在两个集电极C上方(或者理解为集电极C远离衬底10一侧)，通过平坦化层40中的第一过孔(图中未示出)与两个集电极C接触连接。
如图13B所示，发射极线EL，设置在多个发射极E上方(或者理解为发射极E远离衬底10一侧)，通过平坦化层40中的第一过孔与多个发射极E接触连接。
如图13B所示，基极线BL，设置在至少一个基极B上方(或者理解为基极B远离衬底10一侧)，通过平坦化层40中的第一过孔与至少一个基极B接触连接。需要说明的是，如图13B所示，平坦化层40中用于实现集电极线CL与集电极C接触连接的第一过孔、平坦化层40中用于实现发射极线EL与发射极E接触连接的第一过孔、以及平坦化层40中用于实现基极线BL与基极B接触连接的第一过孔均与第一互连结构31和第二互连结构32错开。也就是说，前述第一过孔在衬底10上的正投影与第一互连结构31和第二互连结构32在衬底10上的正投影无交叠。
或者理解为，集电极线CL与集电极C接触连接的位置处没有设置第一互连结构31，发射极线EL与发射极E接触连接的位置处、以及基极线BL与基极B接触连接的位置处均没有设置第二互连结构32。
其中，本申请实施例对用于实现集电极线CL与集电极C接触连接的第一过孔、实现发射极线EL与发射极E接触连接的第一过孔、以及实现基极线BL与基极B接触连接的第一过孔的数量不做限定，只要满足每个集电极C中的每个鳍均与集电极线CL接触连接、每个发射极E中的每个鳍均与发射极线EL接触连接、每个基极B中的每个鳍均与基极线BL接触连接即可。
如图13C(沿图13A中D1-D2向的剖视图)所示，第一互连结构线311设置在第一互连结构31上方，通过平坦化层40中的第二过孔与第一互连结构31接触连接。
如图13C所示，第二互连结构线321设置在第二互连结构32上方，通过平坦化层40中的第二过孔与第二互连结构32接触连接。
同理，本申请实施例对用于实现第一互连结构线311与第一互连结构线31接触连接的第二过孔、以及用于实现第二互连结构线321与第二互连结构32接触连接的第二过孔的数量不做限定，只要满足每个第一互连结构31均与第一互连结构线311接触连接，每个第二互连结构32均与第二互连结构线321接触连接即可。
其中，集电极线CL、发射极线EL、基极线BL、第一互连结构线311以及第二互连结构线321，可以是在同一次工艺(例如光刻和刻蚀)中同步形成，也可以是在不同工艺中分步形成，本申请实施例对此不做限定。
集电极线CL、发射极线EL、基极线BL、第一互连结构线311以及第二互连结构线321的材料，例如可以是金属等。
在一些实施例中，如图13A所示，FinBJT中的集电极线CL、发射极线EL、基极线BL、第一互连结构线311以及第二互连结构线321各自可以为连续的一段结构。
一段集电极线CL与两个集电极C均接触连接，一段发射极线EL与多个发射极E均接触连接，一段基极线BL与至少一个基极B中每个鳍均接触连接，一段第一互连结构线311与多个第一互连结构31均接触连接，一段第二互连结构线321与多个第二互连结构32均接触连接。
在另一些实施例中，如图13D所示，FinBJT中的集电极线CL、发射极线EL以及第一互连结构线311可以为多段结构。
每个或者多个集电极C对应设置集电极线CL中的一段，每个或者多个发射极E对应发射极线EL中的一段，每组或者多组第一互连结构31对应第一互连结构线311中的一段。
本申请实施例对集电极线CL、发射极线EL、基极线BL、第一互连结构线311以及第二互连结构线321的具体排布方式不做限定，根据需要合理设置即可。其中，集电极线CL、发射极线EL、基极线BL、第一互连结构线311以及第二互连结构线321可以同层设置，也可以异层设置。
本示例中，通过使多个发射极E和至少一个基极B均位于两个集电极C之间，且每个集电极C与多个发射极E中的一个发射极E相邻，将基极B设置在相邻发射极E之间。使得发射极E更靠近集电极C设置，发射极E有更大的布局空间，可增加发射极E的面积占比。而且发射极E为多个，基极B为至少一个，发射极E的数量大于基极B的数量，可进一步增大发射极E的面积占比。
因此，在相同面积下，本示例中提供的发射极E和基极B的排布方式，可使发射 极E的面积占比达到49.1％，从而可增大FinBJT的电流驱动能力。而且，在集电极C的收集能力没有达到饱和时，增大发射极E的面积，可增大FinBJT的电流(beta)增益。其中，电流增益为BJT对电流的放大能力，即输出电流与输入电流的比值，电流增益越大则BJT的放大特性越高。因此，本示例提供的FinBJT的电流增益更高，FinBJT的放大特性更高。在相同的电流驱动能力和电流增益下，本示例提供的发射极E和基极B的排布方式，可使FinBJT的面积更小，集成度更高。
此外，通过上述描述可知，FinBJT的制备过程，均采用现有的常规的工艺来制备。也就是说，本申请实施例采用常规的工艺即可制备得到FinBJT，无需复杂成本高的工艺，也无需待研发的新工艺。因此，本申请实施例提供的FinBJT的制备方法，成本较低，可用于量产FinBJT。且采用本申请实施例提供的FinBJT的制备方法制备得到的FinBJT具有较强的电流驱动能力。
示例二
示例二与示例一的不同之处在于：示例一中，FinBJT的多个发射极E和至少一个基极B沿垂直于集电极C的延伸方向(第二方向)排布。本示例中，FinBJT的至少一个发射极E和多个基极B沿集电极C的延伸方向(第一方向)排布。即，发射极E和基极B的数量不同，排布方式也不同。
本示例中的FinBJT，可以采用示例一中示意的FinBJT的制备方法制备。示例二和示例一的主要不同之处在于：如图14所示，步骤S10中形成的掩膜版包括：两组集电极掩膜条、至少一组发射极掩膜条以及多组基极掩膜条。
至少一组发射极掩膜条和多组基极掩膜条位于两组集电极掩膜条之间，且至少一组发射极掩膜条和多组基极掩膜条沿集电极的延伸方向排布。沿集电极掩膜条的延伸方向(第一方向X)，相邻两组基极掩膜条之间设置有一组发射极掩膜条，且最外侧为一组基极掩膜条。
其中，发射极掩膜条的长度大于基极掩膜条的长度，小于集电极掩膜条的长度。
需要说明的是，图15中为了清楚示意集电极掩膜条、发射极掩膜条以及基极掩膜条，对三者采用不同的图案进行填充，并非限定三者是不同材料，三者可以均是通过SiO 2制备得到的。
制备示例二中掩膜版的步骤，可以与示例一中相同，只是最终制备出的掩膜版的图案与示例一中不同。
基于此，在不同的掩膜版下，制备出的集电极C、发射极E以及基极B的排布方式也不同。
提供一种FinBJT，如图15所示，FinBJT主要包括：衬底10、两个集电极C、至少一个发射极E以及多个基极B。两个集电极C、至少一个发射极E以及多个基极B均设置在衬底10上。
两个集电极C平行设置，至少一个发射极E以及多个基极B均位于两个集电极C之间，且至少一个发射极E以及多个基极B沿集电极E的延伸方向(第一方向X)排布。沿集电极E的延伸方向，相邻基极B之间设置有发射极E，且基极B位于最外侧。
应当明白的是，如图15所示，通过与示例一相同的制备方法，制备得到的集电极 C、发射极E以及基极B均应包括至少一个鳍。集电极C、发射极E以及基极B中鳍的延伸方向相同，但是鳍的长度不同。
其中，图15中以FinBJT包括两个集电极C、一个发射极E以及两个基极B，每个集电极C包括两个鳍、每个发射极E包括八个鳍、每个基极B包括八个鳍为例进行示意。下文中对FinBJT中集电极C、发射极E以及基极B的结构进行详细说明，此处暂不详述。
在一些实施例中，如图15所示，发射极E中鳍的长度(沿第一方向X上的尺寸)大于基极B中鳍的长度。通过使发射极E中鳍的长度大于基极B中鳍的长度，可增大发射极E的面积占比。
在一些实施例中，如图15所示，每个发射极E中鳍的数量与每个基极B中鳍的数量相等。这样便于鳍的制备，可简化制备工艺。
在一些实施例中，如图15所示，每个发射极E中鳍的长度相等，每个基极B中鳍的长度相等，每个集电极C中鳍的长度相等。这样便于鳍的制备，可简化制备工艺。
其中，不对至少一个发射极E以及多个基极B的数量进行限定，如图16A和图16B所示，基极B的数量始终比发射极E的数量多一个即可。
在一些实施例中，如图17所示，衬底10的结构，可以与示例一中衬底10的结构相同，此处不再赘述。
在一些实施例中，如图17所示，FinBJT还包括浅沟槽隔离结构20。浅沟槽隔离结构20设置在衬底10上。
浅沟槽隔离结构20包裹两个集电极C、至少一个发射极E以及多个基极B三者各自靠近衬底10的第一部分，浅沟槽隔离结构20露出两个集电极C、至少一个发射极E以及多个基极B三者各自远离衬底10的第二部分。
即，如图17所示，浅沟槽隔离结构20包裹每个集电极C靠近衬底10的第一部分C-1，露出每个集电极C远离衬底10的第二部分C-2。或者理解为，每个集电极C包括埋入于浅沟槽隔离结构20的第一部分C-1和露出于浅沟槽隔离结构20的第二部分C-2。为了便于示意，图17中在集电极C的一个鳍上标出了集电极C的第一部分C-1和第二部分C-2。
浅沟槽隔离结构20包裹每个发射极E靠近衬底10的第一部分E-1，露出每个发射极E远离衬底10的第二部分E-2。或者理解为，每个发射极E包括埋入于浅沟槽隔离结构20的第一部分E-1和露出于浅沟槽隔离结构20的第二部分E-2。为了便于示意，图17中在发射极E的一个鳍上标出了发射极E的第一部分E-1和第二部分E-2。
浅沟槽隔离结构20包裹每个基极B靠近衬底10的第一部分B-1，露出每个基极B远离衬底10的第二部分B-2。或者理解为，每个基极B包括埋入于浅沟槽隔离结构20的第一部分B-1和露出于浅沟槽隔离结构20的第二部分B-2。为了便于示意，图17中在基极B的一个鳍上标出了基极B的第一部分B-1和第二部分B-2。
本示例中的浅沟槽隔离结构浅沟槽隔离结构20的结构，与示例一中相同，可参考上述相关描述，此处不再赘述。
在一些实施例中，如图18A所示，FinBJT还包括设置于浅沟槽隔离结构20上的多个第一互连结构31、至少一个第三互连结构33以及多个第四互连结构34。
多个第一互连结构31、至少一个第三互连结构33以及多个第四互连结构34的延伸方向与集电极E的延伸方向相交(例如垂直)。
如图18B(沿图18A中E1-E2向的剖视图)所示，每个集电极C的第二部分C-2的顶面和相对的两个侧面与至少一个第一互连结构31接触。
如图18B所示，每个发射极E的第二部分E-2的顶面和相对的两个侧面与至少一个第三互连结构33接触。
如图18C(沿图18A中F1-F2向的剖视图)所示，每个基极B的第二部分B-2的顶面和相对的两个侧面与至少一个第四互连结构34接触。
在一些实施例中，每个基极B的第二部分B-2的顶面和相对的两个侧面与一个第四互连结构34接触。
例如，如图18A所示，FinBJT包括两个基极B和两个第四互连结构34，一个基极B与一个第四互连结构34对应设置。
在相邻集电极C之间的空间固定的情况下，通过使每个基极B仅与一个第四互连结构34接触，以使基极B的面积最小化。可将剩余的空间余留来设置发射极C，以增大发射极C的面积占比。
在一些实施例中，如图19A所示，FinBJT还包括：平坦化层40和设置在平坦化层40上的集电极线CL、发射极线EL以及基极线BL。
如图19B(沿图19A中G1-G2向的剖视图)所示，集电极线CL，设置在两个集电极C上方，通过平坦化层40中的第一过孔41与两个集电极C接触连接。
如图19B所示，发射极线EL，设置在至少一个发射极E上方，通过平坦化层40中的第一过孔41与至少一个发射极E接触连接。
如图19C(沿图19A中H1-H2向的剖视图)所示，基极线BL，设置在多个基极B上方，通过平坦化层40中的第一过孔41与多个基极B接触连接。
如图19A所示，平坦化层40中用于实现集电极线CL与集电极C接触连接的第一过孔41、实现发射极线EL与发射极E接触连接的第一过孔41、实现基极线BL与基极B接触连接的第一过孔41均与第一互连结构31、第三互连结构33以及第四互连结构34错开。也就是说，前述第一过孔41在衬底10上的正投影与第一互连结构31、第三互连结构33以及第四互连结构34在衬底10上的正投影无交叠。
或者理解为，集电极线CL与集电极C接触连接的位置处没有设置第一互连结构31，发射极线EL与发射极E接触连接的位置处没有设置第三互连结构33，基极线BL与基极B接触连接的位置处没有设置第四互连结构34。
其中，本申请实施例对用于实现集电极线CL与集电极C接触连接的第一过孔41、实现发射极线EL与发射极E接触连接的第一过孔41、以及实现基极线BL与基极B接触连接的第一过孔41的数量不做限定，只要满足每个集电极C中的每个鳍均与集电极线CL接触连接、每个发射极E中的每个鳍均与发射极线EL接触连接、每个基极B中的每个鳍均与基极线BL接触连接即可。
在一些实施例中，FinBJT还包括设置在平坦化层上的第一互连结构线、第三互连结构线以及第四互连结构线。
第一互连结构线设置在第一互连结构31上方，通过平坦化层40中的第二过孔与 第一互连结构31接触连接。
第三互连结构线设置在第三互连结构33上方，通过平坦化层40中的第二过孔与第三互连结构33接触连接。
第四互连结构线设置在第四互连结构34上方，通过平坦化层40中的第二过孔与第四互连结构34接触连接。
同理，本申请实施例对用于实现第一互连结构线与第一互连结构线31接触连接的第二过孔的数量、用于实现第三互连结构线与第三互连结构接触连接的第二过孔的数量、以及用于实现第四互连结构线与第四互连结构接触连接的第二过孔的数量不做限定，只要满足每个第一互连结构31均与第一互连结构线接触连接，每个第三互连结构33均与第三互连结构线接触连接，每个第四互连结构34均与第四互连结构线接触连接即可。
本示例中，通过使至少一个发射极E以及多个基极B均位于两个集电极C之间，且至少一个发射极E以及多个基极B沿集电极E的延伸方向(第一方向X)排布。这样的排布方式，使得发射极E和基极B的间隙位于集电极E的延伸方向(第一方向X)上，不再位于第二方向Y上。第二方向Y上除了鳍之间的间隙外，还只包括发射极E(或者基极B)和集电极C之间的间隙，不再包括发射极E和基极B之间的间隙。因此，可以以不增大第一方向X上的尺寸，减小第二方向Y上的尺寸的方式，来提高FinBJT的集成度，减小集成电路的面积。
此外，本示例中这种至少一个发射极E以及多个基极B沿集电极E的延伸方向(第一方向X)排布的排布方式，可以增加发射极E中鳍的数量，减小发射极E中鳍的长度。这样一来，相当于增大发射极E的宽度，减小发射极E的长度，等效于将发射极E的形状由长方形变为正方形。而在长宽之和固定的情况下，正方形的面积大于长方形的面积(例如4*4大于3*5)，从而可增大发射极E的面积占比。示例的，两个集电极C之间设置有8个鳍，每个鳍顶面的面积为2*5＝10nm 2。若采用图2A所示的排布方式，发射极E的面积为4*10＝40nm 2。若采用本示例中图15所示的排布方式，发射极E的长度为3nm，每个基极E的长度为1nm，发射极E的面积为8*(2*3)＝48nm 2。
因此，在相同面积下，本示例中提供的发射极E和基极B的排布方式，可使发射极E的面积占比达到53.2％，从而可增大FinBJT的电流驱动能力。而且，在集电极C的收集能力没有达到饱和时，增大发射极E的面积，可增大FinBJT的电流(beta)增益。因此，本示例提供的FinBJT的电流增益更高，FinBJT的放大特性更高。在相同的电流驱动能力和电流增益下，本示例提供的发射极E和基极B的排布方式，可使FinBJT的面积更小，集成度更高。
再者，通过上述描述可知，FinBJT的制备过程，均采用现有的常规的工艺来制备。也就是说，本申请实施例采用常规的工艺即可制备得到FinBJT，无需复杂成本高的工艺，也无需待研发的新工艺。因此，本申请实施例提供的FinBJT的制备方法，成本较低，可用于量产FinBJT。且采用本申请实施例提供的FinBJT的制备方法制备得到的FinBJT具有较高的集成度和较强的电流驱动能力。
示例三
示例三与示例一的主要不同之处在于：示例一中，FinBJT的多个发射极E和至少一个基极B沿垂直于集电极C的延伸方向排布。本示例中，FinBJT的多个发射极E和至少一个基极B沿集电极C的延伸方向排布。即，发射极E和基极B的排布方式不同。
示例三与示例二的主要不同之处在于：示例二中，FinBJT包括至少一个发射极E和多个基极B。本示例中，FinBJT包括多个发射极E和至少一个基极B。即，发射极E和基极B的数量不同。
本示例中的FinBJT，可以采用示例一中示意的FinBJT的制备方法制备。示例二和示例一的主要不同之处在于：如图20所示，步骤S10中形成的掩膜版包括：两组集电极掩膜条、多组发射极掩膜条以及至少一组基极掩膜条。
多组发射极掩膜条和至少一组基极掩膜条位于两组集电极掩膜条之间，且多组发射极掩膜条和至少一组基极掩膜条沿集电极的延伸方向排布。沿集电极掩膜条的延伸方向(第一方向X)，相邻两组发射极掩膜条之间设置有一组基极掩膜条，且最外侧为一组发射极掩膜条。
其中，发射极掩膜条的长度大于基极掩膜条的长度，小于集电极掩膜条的长度。
需要说明的是，图20中为了清楚示意集电极掩膜条、发射极掩膜条以及基极掩膜条，对三者采用不同的图案进行填充，并非限定三者是不同材料，三者可以均是通过SiO 2制备得到的。
制备示例三中掩膜版的步骤，可以与示例一中相同，只是最终制备出的掩膜版的图案与示例一中不同。
基于此，在不同的掩膜版下，制备出的集电极C、发射极E以及基极B的排布方式也不同。
提供一种FinBJT，如图21所示，FinBJT主要包括：衬底10、两个集电极C、多个发射极E以及至少一个基极B。两个集电极C、多个发射极E以及至少一个基极B均设置在衬底10上。
两个集电极C平行设置，多个发射极E以及至少一个基极B均位于两个集电极C之间，且多个发射极E以及至少一个基极B沿集电极E的延伸方向(第一方向X)排布。沿集电极E的延伸方向，相邻发射极E之间设置有基极B，且发射极E位于最外侧。
应当明白的是，如图21所示，通过与示例一相同的制备方法，制备得到的集电极C、发射极E以及基极B均应包括至少一个鳍。集电极C、发射极E以及基极B中鳍的延伸方向相同，但是鳍的长度不同。
其中，图21中以FinBJT包括两个集电极C、两个发射极E以及一个基极B，每个集电极C包括两个鳍、每个发射极E包括八个鳍、每个基极B包括八个鳍为例进行示意。下文中对FinBJT中集电极C、发射极E以及基极B的结构进行详细说明，此处暂不详述。
不对多个发射极E以及至少一个基极B的数量进行限定，如图22A和图22B所示，发射极E的数量始终比基极B的数量多一个即可。
本示例中，发射极E、基极B以及集电极C的结构，可以与示例二中相同，可以 参考示例二中的相关描述，只是发射极E和基极B的排布方式不同。
在一些实施例中，如图21所示，FinBJT还包括浅沟槽隔离结构20。浅沟槽隔离结构20设置在衬底10上。
浅沟槽隔离结构20包裹两个集电极C、多个发射极E以及至少一个基极B三者各自靠近衬底10的第一部分，浅沟槽隔离结构20露出两个集电极C、多个发射极E以及至少一个基极B三者各自远离衬底10的第二部分。
本示例中的浅沟槽隔离结构浅沟槽隔离结构20的结构，与示例一和示例二中相同，可参考上述相关描述，此处不再赘述。
在一些实施例中，如图23A所示，FinBJT还包括设置于浅沟槽隔离结构20上的多个第一互连结构31、多个第三互连结构33以及至少一个第四互连结构34。
多个第一互连结构31、多个第三互连结构33以及至少一个第四互连结构34的延伸方向与集电极E的延伸方向相交(例如垂直)。
如图23B(沿图23A中I1-I2向的剖视图)所示，每个集电极C的第二部分C-2的顶面和相对的两个侧面与至少一个第一互连结构31接触。
如图23B所示，每个发射极E的第二部分E-2的顶面和相对的两个侧面与至少一个第三互连结构33接触。
如图23B所示，每个基极B的第二部分B-2的顶面和相对的两个侧面与至少一个第四互连结构34接触。
在一些实施例中，每个基极B的第二部分B-2的顶面和相对的两个侧面与一个第四互连结构34接触。也就是说，基极B的数量等于第四互连结构34的数量。例如，如图23A所示，FinBJT包括一个基极B和一个第四互连结构34。
在相邻集电极C之间的空间固定的情况下，通过使每个基极B仅与一个第四互连结构34接触，以使基极B的面积最小化。可将剩余的空间余留来设置发射极C，以增大发射极C的面积占比。
在一些实施例中，FinBJT还包括：平坦化层40和设置在平坦化层40上的集电极线CL、发射极线EL、基极线BL、第一互连结构线、第三互连结构线以及第四互连结构线。
本示例中，集电极线CL、发射极线EL、基极线BL、第一互连结构线、第三互连结构线以及第四互连结构线的结构，与示例二中相同，可参考上述相关描述，此处不再赘述。
本示例中，通过使多个发射极E以及至少一个基极B均位于两个集电极C之间，且多个发射极E以及至少一个基极B沿集电极E的延伸方向(第一方向X)排布。这样的排布方式，使得发射极E和基极B的间隙位于集电极E的延伸方向(第一方向X)上，不再位于第二方向Y上。第二方向Y上除了鳍之间的间隙外，还只包括发射极E(或者基极B)和集电极C之间的间隙，不再包括发射极E和基极B之间的间隙。因此，可以以不增大第一方向X上的尺寸，减小第二方向Y上的尺寸的方式，来提高FinBJT的集成度，减小集成电路的面积。
此外，本示例中这种多个发射极E以及至少一个基极B沿集电极E的延伸方向(第一方向X)排布的排布方式，可以增加发射极E中鳍的数量，减小发射极E中鳍的长 度。这样一来，相当于增大发射极E的宽度，减小发射极E的长度，等效于将发射极E的形状由长方形变为正方形。而在长宽之和固定的情况下，正方形的面积大于长方形的面积(例如4*4大于3*5)，从而可增大发射极E的面积占比。示例的，两个集电极C之间设置有8个鳍，每个鳍顶面的面积为2*5＝10nm 2。若采用图2A所示的排布方式，发射极E的面积为4*10＝40nm 2。若采用本示例中图21所示的排布方式，每个发射极E的长度为2nm，基极E的长度为1nm，发射极E的面积为8*(2*2)*2＝64nm 2。
因此，在形同面积下，本示例中提供的发射极E和基极B的排布方式，可使发射极E的面积占比达到54.6％，从而可增大FinBJT的电流驱动能力。而且，在集电极C的收集能力没有达到饱和时，增大发射极E的面积，可增大FinBJT的电流(beta)增益。因此，本示例提供的FinBJT的电流增益更高，FinBJT的放大特性更高。在相同的电流驱动能力和电流增益下，本示例提供的发射极E和基极B的排布方式，可使FinBJT的面积更小，集成度更高。
再者，通过上述描述可知，FinBJT的制备过程，均采用现有的常规的工艺来制备。也就是说，本申请实施例采用常规的工艺即可制备得到FinBJT，无需复杂成本高的工艺，也无需待研发的新工艺。因此，本申请实施例提供的FinBJT的制备方法，成本较低，可用于量产FinBJT。且采用本申请实施例提供的FinBJT的制备方法制备得到的FinBJT具有较高的集成度和较强的电流驱动能力。
其中，本申请实施例示意的上述任一种FinBJT可应用于集成电路中，从而应用于电子设备中。
在一些实施例中，集成电路包括的晶体管为上述FinBJT。
包括上述FinBJT的集成电路，和具有该集成电路的电子设备的有益效果与上述FinBJT的有益效果相同，此处不再赘述。
在另一些实施例中，如图24所示，集成电路包括上述FinBJT和FinFET。
示例的，FinBJT中作为发射极E、基极B以及集电极C的鳍和FinFET中作为源极S、漏极D以及沟道的鳍可以同步形成。FinBJT中的第一互连结构31、第二互连结构32(或者第三互连结构33、第四互连结构34)和FinFET中的栅极G同层设置，同步形成。
通过将FinBJT和FinFET集成在同一衬底10上，可使集成电路兼具FinBJT和FinFET的特性，以提高集成电路的性能。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (30)

  1. 一种鳍式双极结型晶体管FinBJT，其特征在于，包括：
    衬底；
    两个集电极，设置在所述衬底上；所述两个集电极平行设置；
    多个发射极，设置在所述衬底上；
    至少一个基极，设置在所述衬底上；
    其中，所述多个发射极和所述至少一个基极均位于所述两个集电极之间；每个所述集电极与所述多个发射极中的一个所述发射极相邻，且相邻所述发射极之间设置有所述基极。
  2. 根据权利要求1所述的FinBJT，其特征在于，所述多个发射极、所述至少一个基极以及所述两个集电极平行设置；
    沿所述集电极的延伸方向，所述多个发射极、所述至少一个基极以及所述两个集电极的长度相等。
  3. 根据权利要求1或2所述的FinBJT，其特征在于，每个所述发射极包括至少三个鳍。
  4. 根据权利要求1-3任一项所述的FinBJT，其特征在于，所述FinBJT还包括：
    集电极线，设置在所述两个集电极上，与所述两个集电极接触连接；
    发射极线，设置在所述多个发射极上，与所述多个发射极接触连接；
    基极线，设置在所述至少一个基极上，与所述至少一个基极接触连接。
  5. 根据权利要求1-4任一项所述的FinBJT，其特征在于，所述FinBJT还包括浅沟槽隔离结构，所述浅沟槽隔离结构设置在所述衬底上；
    所述浅沟槽隔离结构包裹所述两个集电极、所述多个发射极以及所述至少一个基极各自靠近衬底的第一部分，露出所述两个集电极、所述多个发射极以及所述至少一个基极各自远离所述衬底的第二部分。
  6. 根据权利要求5所述的FinBJT，其特征在于，所述FinBJT还包括设置于所述浅沟槽隔离结构上的多个第一互连结构和至少一个第二互连结构；
    所述多个第一互连结构和所述至少一个第二互连结构的延伸方向与所述集电极的延伸方向相交；
    每个所述集电极的第二部分的顶面和相对的两个侧面与至少一个所述第一互连结构接触；
    每个所述第二互连结构与每个所述发射极的第二部分的顶面和相对的两个侧面以及每个所述基极的第二部分的顶面和相对的两个侧面均接触。
  7. 一种鳍式双极结型晶体管FinBJT的制备方法，其特征在于，包括：
    在基底上形成掩膜版；
    对所述基底未被所述掩膜版覆盖的部分进行刻蚀，形成衬底和位于所述衬底上的两个集电极、多个发射极以及至少一个基极；
    其中，所述多个发射极和所述至少一个基极均位于所述两个集电极之间；每个所述集电极与所述多个发射极中的一个所述发射极相邻；相邻所述发射极之间设置有所述基极。
  8. 根据权利要求7所述的FinBJT的制备方法，其特征在于，所述制备方法还包括：在所述衬底上形成浅沟槽隔离结构；
    其中，所述浅沟槽隔离结构包裹所述两个集电极、所述多个发射极以及所述至少一个基极各自靠近衬底的第一部分，露出所述两个集电极、所述多个发射极以及所述至少一个基极各自远离所述衬底的第二部分。
  9. 根据权利要求8所述的FinBJT的制备方法，其特征在于，所述制备方法还包括：
    在所述浅沟槽隔离结构上形成多个第一互连结构和至少一个第二互连结构；
    其中，所述多个第一互连结构和所述至少一个第二互连结构的延伸方向与所述集电极的延伸方向相交；每个所述集电极的第二部分的顶面和相对的两个侧面与至少一个所述第一互连结构接触；每个所述第二互连结构与每个所述发射极的第二部分的顶面和相对的两个侧面以及每个所述基极的第二部分的顶面和相对的两个侧面均接触。
  10. 根据权利要求9所述的FinBJT的制备方法，其特征在于，形成所述多个第一互连结构和所述至少一个第二互连结构后，所述制备方法还包括：
    形成集电极线、发射极线以及基极线；
    其中，所述集电极线与所述两个集电极接触连接，所述发射极线与所述多个发射极接触连接，所述基极线与所述至少一个基极接触连接。
  11. 一种鳍式双极结型晶体管FinBJT，其特征在于，包括：
    衬底；
    两个集电极，设置在所述衬底上；所述两个集电极平行设置；
    至少一个发射极，设置在所述衬底上；
    多个基极，设置在所述衬底上；
    其中，所述至少一个发射极和所述多个基极均位于所述两个集电极之间、且沿所述集电极的延伸方向排布；沿所述集电极的延伸方向，相邻所述基极之间设置有所述发射极，且所述基极位于最外侧。
  12. 根据权利要求11所述的FinBJT，其特征在于，所述FinBJT还包括：浅沟槽隔离结构，所述浅沟槽隔离结构设置在所述衬底上；
    所述浅沟槽隔离结构包裹所述两个集电极、所述至少一个发射极以及所述多个基极各自靠近衬底的第一部分，露出所述两个集电极、所述至少一个发射极以及所述多个基极各自远离所述衬底的第二部分。
  13. 根据权利要求12所述的FinBJT，其特征在于，所述FinBJT还包括：设置于所述浅沟槽隔离结构上的多个第一互连结构、至少一个第三互连结构以及多个第四互连结构；
    所述多个第一互连结构、所述至少一个第三互连结构以及所述多个第四互连结构的延伸方向与所述集电极的延伸方向相交；
    每个所述集电极的第二部分的顶面和相对的两个侧面与至少一个所述第一互连结构接触；
    每个所述发射极的第二部分的顶面和相对的两个侧面与至少一个所述第三互连结构接触；
    每个所述基极的第二部分的顶面和相对的两个侧面与至少一个所述第四互连结构接触。
  14. 根据权利要求13所述的FinBJT，其特征在于，每个所述基极的第二部分的顶面和相对的两个侧面与一个所述第四互连结构接触。
  15. 根据权利要求11-14任一项所述的FinBJT，其特征在于，所述FinBJT还包括：
    集电极线，设置在所述两个集电极上，与所述两个集电极接触连接；
    发射极线，设置在所述至少一个发射极上，与所述至少一个发射极接触连接；
    基极线，设置在所述多个基极上，与所述多个基极接触连接。
  16. 一种鳍式双极结型晶体管FinBJT的制备方法，其特征在于，包括：
    在基底上形成掩膜版；
    对所述基底未被所述掩膜版覆盖的部分进行刻蚀，形成衬底和位于所述衬底上的两个集电极、至少一个发射极以及多个基极；
    其中，所述至少一个发射极和所述多个基极均位于所述两个集电极之间、且沿所述集电极的延伸方向排布；沿所述集电极的延伸方向，相邻所述基极之间设置有所述发射极，且所述基极位于最外侧。
  17. 根据权利要求16所述的FinBJT的制备方法，其特征在于，所述制备方法还包括：
    在所述衬底上形成浅沟槽隔离结构；
    其中，所述浅沟槽隔离结构包裹所述两个集电极、所述至少一个发射极以及所述多个基极各自靠近衬底的第一部分，露出所述两个集电极、所述至少一个发射极以及所述多个基极各自远离所述衬底的第二部分。
  18. 根据权利要求17所述的FinBJT的制备方法，其特征在于，所述制备方法还包括：
    在所述浅沟槽隔离结构上形成多个第一互连结构、至少一个第三互连结构以及多个第四互连结构；
    其中，所述多个第一互连结构、所述至少一个第三互连结构以及所述多个第四互连结构的延伸方向与所述集电极的延伸方向相交；每个所述集电极的第二部分的顶面和相对的两个侧面与至少一个所述第一互连结构接触；每个所述发射极的第二部分的顶面和相对的两个侧面与至少一个所述第三互连结构接触；每个所述基极的第二部分的顶面和相对的两个侧面与至少一个所述第四互连结构接触。
  19. 根据权利要求18所述的FinBJT的制备方法，其特征在于，形成所述多个第一互连结构、所述至少一个第三互连结构以及所述多个第四互连结构后，所述制备方法还包括：
    形成集电极线、发射极线以及基极线；
    其中，所述集电极线与所述两个集电极接触连接，所述发射极线与所述至少一个发射极接触连接，所述基极线与所述多个基极接触连接。
  20. 一种鳍式双极结型晶体管FinBJT，其特征在于，包括：
    衬底；
    两个集电极，设置在所述衬底上；所述两个集电极平行设置；
    多个发射极，设置在所述衬底上；
    至少一个基极，设置在所述衬底上；
    其中，所述多个发射极和所述至少一个基极均位于所述两个集电极之间、且沿所述集电极的延伸方向排布；沿所述集电极的延伸方向，相邻所述发射极之间设置有所述基极，且所述发射极位于最外侧。
  21. 根据权利要求20所述的FinBJT，其特征在于，所述FinBJT还包括：浅沟槽隔离结构，所述浅沟槽隔离结构设置在所述衬底上；
    所述浅沟槽隔离结构包裹所述两个集电极、所述多个发射极以及所述至少一个基极各自靠近衬底的第一部分，露出所述两个集电极、所述多个发射极以及所述至少一个基极各自远离所述衬底的第二部分。
  22. 根据权利要求21所述的FinBJT，其特征在于，所述FinBJT还包括：设置于所述浅沟槽隔离结构上的多个第一互连结构、多个第三互连结构以及至少一个第四互连结构；
    所述多个第一互连结构、所述多个第三互连结构以及所述至少一个第四互连结构的延伸方向与所述集电极的延伸方向相交；
    每个所述集电极的第二部分的顶面和相对的两个侧面与至少一个所述第一互连结构接触；
    每个所述发射极的第二部分的顶面和相对的两个侧面与至少一个所述第三互连结构接触；
    每个所述基极的第二部分的顶面和相对的两个侧面与至少一个所述第四互连结构接触。
  23. 根据权利要求22所述的FinBJT，其特征在于，每个所述基极的第二部分的顶面和相对的两个侧面与一个所述第四互连结构接触。
  24. 根据权利要求20-23任一项所述的FinBJT，其特征在于，所述FinBJT还包括：
    集电极线，设置在所述两个集电极上，与所述两个集电极接触连接；
    发射极线，设置在所述多个发射极上，与所述多个发射极接触连接；
    基极线，设置在所述至少一个基极上，与所述至少一个基极接触连接。
  25. 一种鳍式双极结型晶体管FinBJT的制备方法，其特征在于，包括：
    在基底上形成掩膜版；
    对所述基底未被所述掩膜版覆盖的部分进行刻蚀，形成衬底和位于所述衬底上的两个集电极、多个发射极以及至少一个基极；
    其中，所述多个发射极和所述至少一个基极均位于所述两个集电极之间，且沿所述集电极的延伸方向排布；沿所述集电极的延伸方向，相邻所述发射极之间设置有所述基极，且所述发射极位于最外侧。
  26. 根据权利要求25所述的FinBJT的制备方法，其特征在于，所述制备方法还包括：
    在所述衬底上形成浅沟槽隔离结构；
    其中，所述浅沟槽隔离结构包裹所述两个集电极、所述多个发射极以及所述至少一个基极各自靠近衬底的第一部分，露出所述两个集电极、所述多个发射极以及所述 至少一个基极各自远离所述衬底的第二部分。
  27. 根据权利要求26所述的FinBJT的制备方法，其特征在于，所述制备方法还包括：
    在所述浅沟槽隔离结构上形成多个第一互连结构、多个第三互连结构以及至少一个第四互连结构；
    其中，所述多个第一互连结构、所述多个第三互连结构以及所述至少一个第四互连结构的延伸方向与所述集电极的延伸方向相交；每个所述集电极的第二部分的顶面和相对的两个侧面与至少一个所述第一互连结构接触；每个所述发射极的第二部分的顶面和相对的两个侧面与至少一个所述第三互连结构接触；每个所述基极的第二部分的顶面和相对的两个侧面与至少一个所述第四互连结构接触。
  28. 根据权利要求27所述的FinBJT的制备方法，其特征在于，形成所述多个第一互连结构、所述多个第三互连结构以及所述至少一个第四互连结构后，所述制备方法还包括：
    形成集电极线、发射极线以及基极线；
    其中，所述集电极线与所述两个集电极接触连接，所述发射极线与所述多个发射极接触连接，所述基极线与所述至少一个基极接触连接。
  29. 一种电子设备，其特征在于，包括集成电路和印刷线路板，所述集成电路与所述印刷线路板电连接；
    所述集成电路包括权利要求1-6任一项、11-15任一项或者20-24任一项所述的鳍式双极结型晶体管FinBJT。
  30. 根据权利要求29所述的电子设备，其特征在于，所述集成电路还包括鳍式场效应晶体管FinFET，所述FinFET的栅极与所述FinBJT的第一互连结构同层设置。
CN202180099628.XA 2021-10-28 2021-10-28 鳍式双极结型晶体管及其制备方法、电子设备 Pending CN117546300A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/127195 WO2023070477A1 (zh) 2021-10-28 2021-10-28 鳍式双极结型晶体管及其制备方法、电子设备

Publications (1)

Publication Number Publication Date
CN117546300A true CN117546300A (zh) 2024-02-09

Family

ID=86160353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180099628.XA Pending CN117546300A (zh) 2021-10-28 2021-10-28 鳍式双极结型晶体管及其制备方法、电子设备

Country Status (3)

Country Link
EP (1) EP4386856A4 (zh)
CN (1) CN117546300A (zh)
WO (1) WO2023070477A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10004111A1 (de) * 2000-01-31 2001-08-09 Infineon Technologies Ag Bipolartransistor
US7701038B2 (en) * 2005-10-31 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. High-gain vertex lateral bipolar junction transistor
US7700449B2 (en) * 2008-06-20 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Forming ESD diodes and BJTs using FinFET compatible processes
KR101300214B1 (ko) * 2011-02-21 2013-08-26 충남대학교산학협력단 정합 특성이 개선된 쌍극성 접합 트랜지스터
CN106409890B (zh) * 2015-07-28 2019-07-30 中芯国际集成电路制造(上海)有限公司 鳍式双极结型晶体管的形成方法
CN107180861B (zh) * 2016-03-09 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
TWI677073B (zh) * 2016-04-27 2019-11-11 聯華電子股份有限公司 雙載子接面電晶體佈局結構
US9613949B1 (en) * 2016-06-27 2017-04-04 United Microelectronics Corp. Bipolar junction transistor and diode
TWI697051B (zh) * 2016-09-02 2020-06-21 聯華電子股份有限公司 雙載子接面電晶體
CN108321190B (zh) * 2017-01-16 2020-11-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10811497B2 (en) * 2018-04-17 2020-10-20 Silanna Asia Pte Ltd Tiled lateral BJT

Also Published As

Publication number Publication date
WO2023070477A1 (zh) 2023-05-04
EP4386856A4 (en) 2024-10-16
EP4386856A1 (en) 2024-06-19

Similar Documents

Publication Publication Date Title
US10903316B2 (en) Radio frequency switches with air gap structures
KR100272074B1 (ko) 매립된 에스오아이 구조에 대한 전기적인 접점및 그 제조 방법
US10243047B2 (en) Active and passive components with deep trench isolation structures
US11626516B2 (en) Integrated circuitry including vertical channel structure and layout method of the same
CN113097210B (zh) 半导体结构及其制备方法
CN110896046A (zh) 浅沟槽隔离结构、半导体器件及其制备方法
CN112582375A (zh) 带侧壁互连结构的半导体装置及其制造方法及电子设备
TW202119624A (zh) 雙極接面電晶體及其形成方法
CN111180344B (zh) 三维堆叠结构及制备方法
US20240088125A1 (en) Bcd device layout area defined by a deep trench isolation structure and methods for forming the same
US20230387223A1 (en) Semiconductor structures for galvanic isolation
US7709926B2 (en) Device structures for active devices fabricated using a semiconductor-on-insulator substrate and design structures for a radiofrequency integrated circuit
CN117546300A (zh) 鳍式双极结型晶体管及其制备方法、电子设备
CN103066079B (zh) 半导体器件间隔离结构及其形成方法
US10276453B1 (en) Circuits constructed from stacked field-effect transistors
US7790564B2 (en) Methods for fabricating active devices on a semiconductor-on-insulator substrate utilizing multiple depth shallow trench isolations
CN111162046B (zh) 三维堆叠结构及制备方法
CN106571362B (zh) 一种半导体器件及其制造方法和电子装置
CN108321153B (zh) 静电放电保护结构及其形成方法
CN117577586B (zh) 半导体结构及其制备方法
CN112018114B (zh) 高压集成器件及其制备方法
JP2013135059A (ja) 半導体装置
US20230017879A1 (en) Semiconductor structure and method for manufacturing same
US20230017764A1 (en) Semiconductor structure and method for preparing semiconductor structure
US20240234318A9 (en) Virtual power supply through wafer backside

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination