CN117529209A - 一种压电复合结构、制备方法及声波器件 - Google Patents

一种压电复合结构、制备方法及声波器件 Download PDF

Info

Publication number
CN117529209A
CN117529209A CN202311455277.9A CN202311455277A CN117529209A CN 117529209 A CN117529209 A CN 117529209A CN 202311455277 A CN202311455277 A CN 202311455277A CN 117529209 A CN117529209 A CN 117529209A
Authority
CN
China
Prior art keywords
layer
piezoelectric
defect
composite structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311455277.9A
Other languages
English (en)
Inventor
欧欣
柯新建
黄凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xinsi Polymer Semiconductor Co ltd
Original Assignee
Shanghai Xinsi Polymer Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xinsi Polymer Semiconductor Co ltd filed Critical Shanghai Xinsi Polymer Semiconductor Co ltd
Priority to CN202311455277.9A priority Critical patent/CN117529209A/zh
Publication of CN117529209A publication Critical patent/CN117529209A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02015—Characteristics of piezoelectric layers, e.g. cutting angles
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/04—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本申请涉及一种压电复合结构、制备方法及声波器件，该压电复合结构包括：支撑衬底层；位于支撑衬底层上的绝缘介质层；位于绝缘介质层上的压电功能层；压电功能层包括上下分布的无缺陷层和第一缺陷层；第一缺陷层中，靠近绝缘介质层的表面为粗糙表面；压电功能层由包括上下分布的无缺陷层和第二缺陷层的原始压电衬底分离得到。本申请实施例中，通过回收利用原始压电衬底的第二缺陷层从而在压电复合结构中形成具有粗糙表面的第一缺陷层，降低了加工成本，避免了压电材料的不必要浪费。而且，压电复合结构中粗糙表面的引入提升了结构性能。

Description

一种压电复合结构、制备方法及声波器件
技术领域
本发明属于声波器件技术领域，具体为一种压电复合结构、制备方法及声波器件。
背景技术
铌酸锂与钽酸锂是目前用途最为广泛的压电换能材料，它们具有优良的压电、铁电、声光、热释电及电光效应，被广泛用于射频前端谐振器和滤波器和电光调制器的制备。目前5G、大数据、增强/虚拟现实等新兴领域对信息传输速率、功耗、信号质量提出了更高的要求。由于材料性质的限制，基于铌酸锂或钽酸锂体材料的器件难以满足通信系统更高的要求。为提升器件性能，以异质衬底压电薄膜材料为基础的压电复合衬底器件技术应运而生。铌酸锂或钽酸锂薄膜与异质衬底的结合使声学器件中声波能量和光学器件中光波能量更集中于压电薄膜中，使制备器件的性能提高，而且有利于器件的小型化和集成化。
通常将铌酸锂或钽酸锂薄膜转移到异质衬底上形成压电复合结构的方式为：对铌酸锂或钽酸锂晶圆的抛光表面进行离子注入，并将其抛光面通过绝缘介质层与目标衬底进行键合，之后通过热处理的方式将铌酸锂或钽酸锂薄膜转移到目标衬底上，并得到压电复合结构和剥离后的压电衬底。通常，剥离后的压电衬底的表面晶格被损伤。若回收利用剥离后的压电衬底，需要对其进行研磨和抛光处理以去除大量厚度的压电层，在批量生产加工的过程中需要消耗大量的材料，增加生产成本的同时易发生晶圆碎片的现象，影响生产加工的良率。若不进行回收利用，生产加工的成本也会大幅增加。因此，需要开发一种新的压电复合结构及其制备方法，可以回收利用晶格损坏的压电衬底。
发明内容
为了解决上述技术问题，本申请提供一种压电复合结构、制备方法及声波器件。
第一方面，本申请实施例公开了一种压电复合结构，包括：
支撑衬底层；
位于支撑衬底层上的绝缘介质层；
位于绝缘介质层上的压电功能层；压电功能层包括上下分布的无缺陷层和第一缺陷层；第一缺陷层中，靠近绝缘介质层的表面为粗糙表面；压电功能层由包括上下分布的无缺陷层和第二缺陷层的原始压电衬底分离得到。
在一些可能的实施例中，
第一缺陷层靠近绝缘介质层的表面的粗糙度为2到25纳米；
第一缺陷层的厚度为5到80纳米；
第一缺陷层的单位原子位移DPA值为0.01到0.81；
第一缺陷层的缺陷浓度从下到上线性减少。
在一些可能的实施例中，
压电功能层和原始压电衬底的材料包括铌酸锂和钽酸锂中的至少一种；
压电功能层的厚度为100到10000纳米。
在一些可能的实施例中，
绝缘介质层的材料包括二氧化硅和氮化硅中的至少一种；
绝缘介质层的厚度为100到1000纳米。
在一些可能的实施例中，
支撑衬底层的材料包括硅、氧化硅、绝缘体上的硅SOI、蓝宝石、碳化硅、绝缘体上的碳化硅SIC、石英、氮化铝、氮化镓和金刚石中的至少一种；
支撑衬底层的厚度为0.2到2毫米。
在一些可能的实施例中，
压电复合结构还包括位于绝缘介质层和支撑衬底层之间的载流子陷阱层；
载流子陷阱层的材料包括多晶硅、非晶硅和多孔硅中的至少一种；
载流子陷阱层的厚度为200到2000纳米；
载流子陷阱层与绝缘介质层接触的表面为粗糙表面或者光滑表面。
第二方面，本申请实施例公开了一种压电复合结构的制备方法，包括以下步骤：
提供原始压电衬底和支撑衬底；原始压电衬底包括上下分布的无缺陷层和第二缺陷层；原始压电衬底为回收的压电衬底，或内部被离子注入后热处理的压电衬底，或表面被离子辐照的压电衬底；
对原始压电衬底进行第一次热处理，得到处理压电衬底；处理压电衬底包括无缺陷层和由第二缺陷层经过晶格质量恢复的第一缺陷层；
在处理压电衬底的第一缺陷层的表面制备绝缘介质层，对绝缘介质层进行平坦化处理，得到第一结合体；
对第一结合体中的绝缘介质层的表面进行离子注入，在处理压电衬底的无缺陷层内部形成第二缺陷层；
将第一结合体中的绝缘介质层与支撑衬底键合，得到第二结合体；
对第二结合体进行第二次热处理，以使处理压电衬底中的第二缺陷层内部解离，得到待回收的压电衬底和压电复合结构前体；
对压电复合结构前体进行第三次热处理和平坦化处理，除去第二缺陷层，得到压电复合结构；其中，处理压电衬底的保留部分形成压电功能层。
在一些可能的实施例中，
绝缘介质层的制备方式为化学气相沉积CVD或物理气相沉积PVD；
绝缘介质层的平坦化处理去除绝缘介质层的厚度为50到200纳米。
在一些可能的实施例中，
离子注入或离子辐照的离子种类为氢离子、氦离子、氮离子和氩离子中的至少一种；
离子注或离子辐照入的能量为5到500千电子伏特；
离子注入或离子辐照的剂量为1013到1017个/平方厘米。
在一些可能的实施例中，
第一次热处理的温度为250到550摄氏度，时间为2到6小时，氛围为氮气、氩气和真空环境中的至少一种，并且氛围中富含锂离子；
第二次热处理的温度为100到300摄氏度，时间为5到30小时，氛围为氮气、氩气和真空环境中的至少一种；
第三次热处理的温度为250到600摄氏度，时间为2到10小时，氛围为氮气、氩气和真空环境中的至少一种。
在一些可能的实施例中，
在处理压电衬底表面制备绝缘介质层之前，还可以对处理压电衬底进行倒角；
倒角的方式为T型倒角；
倒角去除边缘的宽度为0.5到3.5毫米；
倒角去除边缘的深度为5到30微米。
在一些可能的实施例中，
在键合之前，还可以在支撑衬底的表面制备载流子陷阱层，得到第三结合体；
将第三结合体中的载流子陷阱层与第一结合体中的绝缘介质层键合，得到第二结合体。
在一些可能的实施例中，
载流子陷阱层的制备方式为化学气相沉积CVD或者物理气相沉积PVD；
载流子陷阱层远离支撑衬底的表面为光滑表面，对载流子陷阱层的光滑表面平坦化处理后进行键合；
或者载流子陷阱层远离支撑衬底的表面为光滑表面，在载流子陷阱层的光滑表面制备绝缘介质层，对绝缘介质层平坦化处理后进行键合；
或者载流子陷阱层远离支撑衬底的表面为粗糙表面，在载流子陷阱层的粗糙表面制备绝缘介质层，对绝缘介质层平坦化处理后进行键合。
第三方面，本申请实施例公开了一种声波器件，包括上述任意一项的压电复合结构以及叉指电极；
叉指电极设置在压电功能层的上表面。
本申请实施例提供的技术方案具有如下技术效果：
本申请实施例的压电复合结构，包括：支撑衬底层；位于支撑衬底层上的绝缘介质层；位于绝缘介质层上的压电功能层；压电功能层包括上下分布的无缺陷层和第一缺陷层；第一缺陷层中，靠近绝缘介质层的表面为粗糙表面；压电功能层由包括上下分布的无缺陷层和第二缺陷层的原始压电衬底分离得到。本申请实施例中，通过回收利用原始压电衬底的第二缺陷层从而在压电复合结构中形成具有粗糙表面的第一缺陷层，降低了加工成本，避免了压电材料的不必要浪费。而且，压电复合结构中粗糙表面的引入提升了结构性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案和优点，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1是本申请实施例提供的一种压电复合结构的结构示意图；
图2是本申请实施例提供的一种原始压电衬底的结构示意图；
图3是本申请实施例提供的另一种压电复合结构的结构示意图；
图4是本申请实施例提供的一种压电复合结构的制备方法的流程示意图；
图5是本申请实施例提供的第一种压电复合结构的制备方法的结构流程示意图；
图6是本申请实施例提供的第二种压电复合结构的制备方法的结构流程示意图；
图7是本申请实施例提供的第三种压电复合结构的制备方法的结构流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，本申请实施例的说明书所称的“一个实施例”或“实施例”是指可包含于本申请至少一个实现方式中的特定特征、结构或特性。需要理解的是，在本申请实施例的说明书和权利要求书及上述附图中，术语“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含的包括一个或者更多个该特征。而且，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，在本实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统或产品不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应当明白，当装置或者组件被称为“在……上”、“与……相邻”、“连接到”其它装置或者组件时，其可以直接地在其它装置或者组件上、与之相邻、连接到其它装置或者组件，或者可以存在居间的装置或者组件。相反，当装置或者组件被称为“直接在……上”、“与……直接相邻”、“直接连接到”其它装置或者组件时，则不存在居间的装置或者组件。应当明白，尽管可使用术语第一、第二、第三等描述各种部件、区、层和/或部分，这些部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个部件、区、层或部分与另一个部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一部件、区、层或部分可表示为第二部件、区、层或部分。而当讨论的第二部件、区、层或部分时，并不表明本申请必然存在第一部件、区、层或部分。
为了使本申请实施例公开的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请实施例进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请实施例，并不用于限定本申请实施例。
本申请实施例提供一种压电复合结构1。图1是本申请实施例提供的一种压电复合结构1的结构示意图，如图1所示，该压电复合结构1包括：支撑衬底层11；位于支撑衬底层11上的绝缘介质层12；位于绝缘介质层12上的压电功能层13。
本申请实施例中，压电功能层13包括上下分布的无缺陷层131和第一缺陷层132。第一缺陷层132靠近绝缘介质层12的表面为粗糙表面。
图2是本申请实施例提供的一种原始压电衬底2的结构示意图，如图2所示，该原始压电衬底2包括上下分布的无缺陷层131和第二缺陷层21。压电复合结构1中的压电功能层13由原始压电衬底2分离得到，原始压电衬底2是制备压电复合结构1的过程中得到的回收的压电衬底3。原始压电衬底2中的第二缺陷层21转变为压电复合结构1中的第一缺陷层132。
本申请实施例中，压电功能层13和原始压电衬底2的材料均是压电材料。压电材料在经过离子注入后，在压电材料内部形成有晶格缺陷的第二缺陷层21，没有晶格缺陷的压电材料部分为无缺陷层131。含有第二缺陷层21的压电材料在经过高温退火处理后，晶格质量恢复，第二缺陷层21转变为第一缺陷层132。具体的，压电材料经过离子注入后在其内部引入第二缺陷层21，在经过热处理后，第二缺陷层21内部解离得到原始压电衬底2；原始压电衬底2经过热处理恢复晶格质量后，第二缺陷层21转变为第一缺陷层132，得到包括上下分布的无缺陷层131和第一缺陷层132的处理压电衬底4；处理压电衬底4经过离子注入后，在无缺陷层131内部引入第二缺陷层21，第二缺陷层21经过热处理后内部解离，得到回收的压电衬底3，即新的原始压电衬底2。在这个过程中，压电材料中因为离子注入而导致晶格缺陷的压电材料不再作为废弃物丢掉，而是转变为压电复合结构1中的一部分。回收利用有晶格缺陷的压电材料，降低了加工成本，避免了压电材料的不必要浪费。而且，回收利用的压电材料成为该压电复合结构1中的第一缺陷层132，使该压电复合结构1的压电功能层13和绝缘介质层12接合的界面具有一定的粗糙度，可以有效的散射传播到此界面的体声波以及入射到的光波，防止声波器件中的平滑界面反射体声波对器件引入干扰信号，也可以防止光刻工艺时因为平整界面造成的反射，影响制备器件的分辨率。
本申请实施例中，压电功能层13和原始压电衬底2的材料包括压电材料铌酸锂和钽酸锂中的至少一种。压电功能层13的厚度为100到10000纳米。可选的，压电功能层13的厚度可以是100纳米，可以是5050纳米，也可以是10000纳米。
本申请实施例中，第一缺陷层132靠近绝缘介质层12的表面的粗糙度为2到25纳米，可以是2纳米，可以是13.5纳米，也可以是25纳米。第一缺陷层132的厚度为5到80纳米，可以是5纳米，可以是42.5纳米，也可以是80纳米。第一缺陷层132的单位原子位移DPA值为0.01到0.81，可是0.01，可以是0.81，也可以是0.41。第一缺陷层132的缺陷浓度从下到上线性减少。
本申请实施例中，绝缘介质层12的材料包括二氧化硅和氮化硅中的至少一种。绝缘介质层12的厚度为100到1000纳米，可以是100纳米，可以是1000纳米，也可以是550纳米。
本申请实施例中，支撑衬底层11的材料包括硅、氧化硅、绝缘体上的硅SOI、蓝宝石、碳化硅、绝缘体上的碳化硅SIC、石英、氮化铝、氮化镓和金刚石中的至少一种。支撑衬底层11的厚度为0.2到2毫米，可以是0.2毫米，可以是2毫米，也可以是1.1毫米。
图3是本申请实施例提供的另一种压电复合结构1的结构示意图。该压电复合结构1包括位于绝缘介质层12和支撑衬底层11之间的载流子陷阱层14。载流子陷阱层14的材料包括多晶硅、非晶硅和多孔硅中的至少一种。载流子陷阱层14的厚度为200到2000纳米，可以是200纳米，可以是1100纳米，也可以是2000纳米。
可选的，载流子陷阱层14与绝缘介质层12接触的表面为粗糙表面或者光滑表面。
本申请还提供一种压电复合结构1的制备方法。图4是本申请实施例提供的一种压电复合结构1的制备方法的流程示意图，如图4所示，制备方法包括：
S1:提供原始压电衬底2和支撑衬底。
本申请实施例中，图5提供了第一种压电复合结构1的制备方法的结构流程示意图，如图5所示，原始压电衬底2包括上下分布的无缺陷层131和第二缺陷层21。无缺陷层131是没有晶格缺陷的压电材料，第二缺陷层21是压电材料因离子注入而导致晶格缺陷的压电材料。原始压电衬底2是制备压电复合结构1的过程中得到的回收的压电衬底3。
本申请实施例中，原始压电衬底2的材料包括压电材料铌酸锂和钽酸锂中的至少一种。
可选的，在获得回收的压电衬底3之前，初次使用的原始压电衬底2也可以由压电材料经过离子注入后热处理得到。具体的，压电材料经过离子注入后在其内部引入具有晶格缺陷的第二缺陷层21，在经过热处理后，第二缺陷层21内部解离得到原始压电衬底2。其中，离子注入的离子种类包括氢离子、氦离子、氮离子和氩离子中的至少一种，离子注入的能量为5到500千电子伏特，离子注入的剂量为1013到1017个/平方厘米；热处理的温度为100到250摄氏度，时间为5到30小时，氛围为氮气、氩气和真空环境中的至少一种。
可选的，在获得回收的压电衬底3之前，初次使用的原始压电衬底2也可以由压电材料经过离子辐照后得到。具体的，直接使用刻蚀的方式对没有缺陷的压电材料的表面进行处理，得到表面带缺陷的压电材料，即包括无缺陷层131和第二缺陷层21的原始压电衬底2。其中，离子辐照的离子种类包括氢离子、氦离子、氮离子和氩离子中的至少一种，离子辐照的能量为5到500千电子伏特，离子辐照的剂量为1013到1017个/平方厘米。本申请实施例中，支撑衬底在压电复合结构1中形成支撑衬底层11。支撑衬底层11的材料包括硅、氧化硅、绝缘体上的硅SOI、蓝宝石、碳化硅、绝缘体上的碳化硅SIC、石英、氮化铝、氮化镓和金刚石中的至少一种。支撑衬底层11的厚度为0.2到2毫米，可以是0.2毫米，可以是2毫米，也可以是1.1毫米。
S2:对原始压电衬底2进行第一次热处理，得到处理压电衬底4。
本申请实施例中，原始压电衬底2在经过第一次热处理后，第二缺陷层21的晶格质量恢复后转变为第一缺陷层132，得到包括无缺陷层131和第一缺陷层132的处理压电衬底4。
本申请实施例中，第一次热处理的温度为250到550摄氏度，时间为2到6小时，氛围为氮气、氩气和真空环境中的至少一种。
本申请实施例中，当原始压电衬底2的材料为压电材料铌酸锂和钽酸锂中的至少一种时，第一次热处理还需要在富含锂离子的氛围中进行，以使原始压电衬底2在热处理后恢复晶格质量。
在一些可选的实施例中，还可以对处理压电衬底4进行倒角，把处理压电衬底4的棱角切削成一定的斜面。可选的，倒角的方式为T型倒角，倒角去除边缘的宽度为0.5到3.5毫米，倒角去除边缘的深度为5到30微米。
S3:在处理压电衬底4的第一缺陷层132的表面制备绝缘介质层12，对绝缘介质层12进行平坦化处理，得到第一结合体5。
本申请实施例中，绝缘介质层12的制备方式为化学气相沉积CVD或物理气相沉积PVD。
本申请实施例中，对绝缘介质层12平坦化处理后，得到具有抛光表面的绝缘介质层12。抛光表面有利于绝缘介质层12与其他材料的键合。其中，平坦化处理去除绝缘介质层12的厚度为50到200纳米。
S4:对第一结合体5中的绝缘介质层12的表面进行离子注入，在处理压电衬底4的无缺陷层131内部形成第二缺陷层21。
本申请实施例中，离子注入的离子种类包括氢离子、氦离子、氮离子和氩离子中的至少一种，离子注入的能量为5到500千电子伏特，离子注入的剂量为1013到1017个/平方厘米。
S5:将第一结合体5中的绝缘介质层12与支撑衬底键合，得到绝缘介质层12和支撑衬底层11结合的第二结合体6。
图6是本申请实施例提供的第二种压电复合结构1的制备方法的结构流程示意图，图7是本申请实施例提供的第三种压电复合结构1的制备方法的结构流程示意图，如图6和图7所示，在键合之前，还可以在支撑衬底的表面制备载流子陷阱层14，得到支撑衬底层11和载流子陷阱层14结合的第三结合体7。将第三结合体7中的载流子陷阱层14与第一结合体5中的绝缘介质层12键合，得到第二结合体6。在第二结合体6中，载流子陷阱层14位于支撑衬底层11和绝缘介质层12之间。
本申请实施例中，在绝缘介质层12制备的过程中，不可避免的会引入一些固定电荷、陷阱电荷等载流子杂质。基于调控层制备的器件在高频工作时，这些可动载流子将向支撑衬底层11移动，在支撑衬底层11的表面形成导电层，降低其有效电阻率，反应在器件上，将增加高频损耗、使阻抗失配并增加衬底串扰等。在支撑衬底层11和绝缘介质层12之间增加载流子陷阱层14后，可以有效降低电荷杂质对压电复合结构1以及器件性能的影响。其中，材料为非晶硅和多晶硅的载流子陷阱层14的能带间有高密度的缺陷和界面态，可以通过晶界间的势垒钉扎绝缘介质层12中的可动载流子；材料为多孔硅的载流子陷阱层14可以通过复合孔隙俘获绝缘介质层12中的载流子。
可选的，载流子陷阱层14的制备方式为化学气相沉积CVD或者物理气相沉积PVD。
可选的，载流子陷阱层14的材料包括多晶硅、非晶硅和多孔硅中的至少一种。载流子陷阱层14的厚度为200到2000纳米，可以是200纳米，可以是1100纳米，也可以是2000纳米。
可选的，载流子陷阱层14与绝缘介质层12接触的表面为粗糙表面或者光滑表面。根据具体需求选择具有光滑表面或者粗糙表面的载流子陷阱层14。其中，具有光滑表面的载流子陷阱层14可以实现后续工艺良率的提升同时降低加工难度；具有粗糙表面的载流子陷阱层14存在散射入射声波以及光波的作用，可以有效防止反射波对器件性能或者加工工艺的影响。
在一种可选的实施例中，载流子陷阱层14远离支撑衬底层11的表面为光滑表面，如图6所示。对载流子陷阱层14的光滑表面平坦化处理，将第三结合体7中的载流子陷阱层14与第一结合体5中的绝缘介质层12键合。
可选的，平坦化处理去除载流子陷阱层14的厚度为50纳米到150纳米，可以是50纳米，可以是150纳米，也可以是100纳米。
在另一种可选的实施例中，载流子陷阱层14远离支撑衬底层11的表面为光滑表面或者粗糙表面，如图7所示。在载流子陷阱层14的光滑表面或者粗糙表面制备绝缘介质层12，对绝缘介质层12平坦化处理后，将第三结合体7中的载流子陷阱层14上的绝缘介质层12与第一结合体5中的绝缘介质层12进行键合。
可选的，在载流子陷阱层14的光滑表面或者粗糙表面制备的绝缘介质层12的材料包括二氧化硅和氮化硅中的至少一种。在载流子陷阱层14的光滑表面或者粗糙表面制备的绝缘介质层12的厚度为100到200纳米，可以是100纳米，可以是150纳米，也可以是200纳米。
S6:对第二结合体6进行第二次热处理，以使处理压电衬底4中的第二缺陷层21内部解离，得到待回收的压电衬底3和压电复合结构前体8。
本申请实施例中，待回收的压电衬底3包括上下分布的无缺陷层131和第二缺陷层21，相当于一个新的原始压电衬底2，用于下一个压电复合结构1的制备。待回收的压电衬底3中的第二缺陷层21转变为下一个压电复合结构1的第一缺陷层132。
本申请实施例中，压电复合结构前体8中保留的部分处理压电衬底4还包括第二缺陷层21。
本申请实施例中，第二次热处理的温度为100到300摄氏度，时间为5到30小时，氛围为氮气、氩气和真空环境中的至少一种。
S7:对压电复合结构前体8进行第三次热处理和平坦化处理，除去第二缺陷层21，得到压电复合结构1。
本申请实施例中，通过第三次热处理和平坦化处理，除去压电复合结构前体8中残留的第二缺陷层21，使处理压电衬底4的保留部分形成包括上下分布的无缺陷层131和第一缺陷层132的压电功能层13。
本申请实施例中，第三次热处理的温度为250到600摄氏度，时间为2到10小时，氛围为氮气、氩气和真空环境中的至少一种。
本申请还提供一种声波器件，该声波器件包括上述的压电复合结构1以及叉指电极。叉指电极设置在压电功能层13的上表面。
需要说明的是：上述本申请实施例先后顺序仅仅为了描述，不代表实施例的优劣。且上述对本说明书特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于设备实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本申请的较佳实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (14)

1.一种压电复合结构，其特征在于，包括：
支撑衬底层；
位于所述支撑衬底层上的绝缘介质层；
位于所述绝缘介质层上的压电功能层；所述压电功能层包括上下分布的无缺陷层和第一缺陷层；所述第一缺陷层中，靠近所述绝缘介质层的表面为粗糙表面；所述压电功能层由包括上下分布的无缺陷层和第二缺陷层的原始压电衬底分离得到。
2.根据权利要求1所述的压电复合结构，其特征在于，所述第一缺陷层靠近所述绝缘介质层的表面的粗糙度为2到25纳米；
所述第一缺陷层的厚度为5到80纳米；
所述第一缺陷层的单位原子位移DPA值为0.01到0.81；
所述第一缺陷层的缺陷浓度从下到上线性减少。
3.根据权利要求1所述的压电复合结构，其特征在于，所述压电功能层和所述原始压电衬底的材料包括铌酸锂和钽酸锂中的至少一种；
所述压电功能层的厚度为100到10000纳米。
4.根据权利要求1所述的压电复合结构，其特征在于，所述绝缘介质层的材料包括二氧化硅和氮化硅中的至少一种；
所述绝缘介质层的厚度为100到1000纳米。
5.根据权利要求1所述的压电复合结构，其特征在于，所述支撑衬底层的材料包括硅、氧化硅、绝缘体上的硅SOI、蓝宝石、碳化硅、绝缘体上的碳化硅SIC、石英、氮化铝、氮化镓和金刚石中的至少一种；
所述支撑衬底层的厚度为0.2到2毫米。
6.根据权利要求1所述的压电复合结构，其特征在于，所述压电复合结构还包括位于所述绝缘介质层和所述支撑衬底层之间的载流子陷阱层；
所述载流子陷阱层的材料包括多晶硅、非晶硅和多孔硅中的至少一种；
所述载流子陷阱层的厚度为200到2000纳米；
所述载流子陷阱层与所述绝缘介质层接触的表面为粗糙表面或者光滑表面。
7.一种压电复合结构的制备方法，其特征在于，包括以下步骤：
提供原始压电衬底和支撑衬底；所述原始压电衬底包括上下分布的无缺陷层和第二缺陷层；所述原始压电衬底为回收的压电衬底，或内部被离子注入后热处理的压电衬底，或表面被离子辐照的压电衬底；
对所述原始压电衬底进行第一次热处理，得到处理压电衬底；所述处理压电衬底包括所述无缺陷层和由所述第二缺陷层经过晶格质量恢复的第一缺陷层；
在所述处理压电衬底的第一缺陷层的表面制备绝缘介质层，对所述绝缘介质层进行平坦化处理，得到第一结合体；
对所述第一结合体中的所述绝缘介质层的表面进行离子注入，在所述处理压电衬底的无缺陷层内部形成所述第二缺陷层；
将所述第一结合体中的所述绝缘介质层与所述支撑衬底键合，得到第二结合体；
对所述第二结合体进行第二次热处理，以使所述处理压电衬底中的第二缺陷层内部解离，得到待回收的压电衬底和所述压电复合结构前体；
对所述压电复合结构前体进行第三次热处理和平坦化处理，除去所述第二缺陷层，得到所述压电复合结构；其中，所述处理压电衬底的保留部分形成所述压电功能层。
8.根据权利要求7所述的压电复合结构的制备方法，其特征在于，所述绝缘介质层的制备方式为化学气相沉积CVD或物理气相沉积PVD；
所述绝缘介质层的平坦化处理去除所述绝缘介质层的厚度为50到200纳米。
9.根据权利要求7所述的压电复合结构的制备方法，其特征在于，所述离子注入或离子辐照的离子种类包括氢离子、氦离子、氮离子和氩离子中的至少一种；
所述离子注入或离子辐照的能量为5到500千电子伏特；
所述离子注入或离子辐照的剂量为1013到1017个/平方厘米。
10.根据权利要求7所述的压电复合结构的制备方法，其特征在于，所述第一次热处理的温度为250到550摄氏度，时间为2到6小时，氛围为氮气、氩气和真空环境中的至少一种，并且氛围中富含锂离子；
所述第二次热处理的温度为100到300摄氏度，时间为5到30小时，氛围为氮气、氩气和真空环境中的至少一种；
所述第三次热处理的温度为250到600摄氏度，时间为2到10小时，氛围为氮气、氩气和真空环境中的至少一种。
11.根据权利要求7所述的压电复合结构的制备方法，其特征在于，在所述处理压电衬底表面制备所述绝缘介质层之前，还可以对所述处理压电衬底进行倒角；
所述倒角的方式为T型倒角；
所述倒角去除边缘的宽度为0.5到3.5毫米；
所述倒角去除边缘的深度为5到30微米。
12.根据权利要求7所述的压电复合结构的制备方法，其特征在于，在所述键合之前，还可以在所述支撑衬底的表面制备载流子陷阱层，得到第三结合体；
将所述第三结合体中的载流子陷阱层与所述第一结合体中的绝缘介质层键合，得到所述第二结合体。
13.根据权利要求12所述的压电复合结构的制备方法，其特征在于，所述载流子陷阱层的制备方式为化学气相沉积CVD或者物理气相沉积PVD；
所述载流子陷阱层远离所述支撑衬底的表面为光滑表面，对所述载流子陷阱层的光滑表面平坦化处理后进行键合；
或者所述载流子陷阱层远离所述支撑衬底的表面为光滑表面，在所述载流子陷阱层的光滑表面制备绝缘介质层，对所述绝缘介质层平坦化处理后进行键合；
或者所述载流子陷阱层远离所述支撑衬底的表面为粗糙表面，在所述载流子陷阱层的粗糙表面制备绝缘介质层，对所述绝缘介质层平坦化处理后进行键合。
14.一种声波器件，其特征在于，包括如权利要求1-6任意一项所述的压电复合结构以及叉指电极；
所述叉指电极设置在所述压电功能层的上表面。
CN202311455277.9A 2023-11-02 2023-11-02 一种压电复合结构、制备方法及声波器件 Pending CN117529209A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311455277.9A CN117529209A (zh) 2023-11-02 2023-11-02 一种压电复合结构、制备方法及声波器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311455277.9A CN117529209A (zh) 2023-11-02 2023-11-02 一种压电复合结构、制备方法及声波器件

Publications (1)

Publication Number Publication Date
CN117529209A true CN117529209A (zh) 2024-02-06

Family

ID=89761731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311455277.9A Pending CN117529209A (zh) 2023-11-02 2023-11-02 一种压电复合结构、制备方法及声波器件

Country Status (1)

Country Link
CN (1) CN117529209A (zh)

Similar Documents

Publication Publication Date Title
US20200336127A1 (en) Hybrid structure for a surface acoustic wave device
KR101196990B1 (ko) 복합 압전 기판의 제조방법
KR101635151B1 (ko) 압전 디바이스 및 압전 디바이스의 제조방법
JP2003017967A (ja) 弾性表面波素子及びその製造方法
US20240040930A1 (en) Hybrid structure for a surface acoustic wave device
US20240235514A1 (en) Bulk acoustic wave resonator device and method of manufacturing thereof
US20240213944A1 (en) Method for manufacturing a substrate for a radiofrequency filter
CN112467024A (zh) 一种异质结构薄膜衬底的制备方法
JPH07297377A (ja) 半導体装置およびその製造方法
CN111834518B (zh) 一种多层膜结构衬底上的压电单晶薄膜及其制备方法
CN210444234U (zh) 一种射频声表面波滤波器芯片
CN117529209A (zh) 一种压电复合结构、制备方法及声波器件
CN114214732B (zh) 一种改善复合薄膜表面极化反转现象的方法及复合薄膜
JP2699359B2 (ja) 半導体基板の製造方法
WO2019228750A1 (en) Method of manufacturing a bulk acoustic wave resonator and bulk acoustic wave resonator device
US20240030883A1 (en) Process for manufacturing a piezoelectric structure for a radiofrequency device and which can be used to transfer a piezoelectric layer, and process for transferring such a piezoelectric layer
CN207926539U (zh) 一种采用压电单晶箔的固贴型薄膜体声波谐振器
US20230291377A1 (en) Process for manufacturing a piezoelectric structure for a radiofrequency device which structure can be used to transfer a piezoelectric layer, and process for transferring such a piezoelectric layer
CN113540339B (zh) 一种制备压电复合薄膜的方法及压电复合薄膜
CN111755594B (zh) 一种超薄压电单晶箔的制作方法及其应用
CN117897035A (zh) 一种压电异质衬底结构、制备方法及声波器件
US12003227B2 (en) Composite substrate, piezoelectric device, and method for manufacturing composite substrate
TW202434089A (zh) 在底材上製作壓電層之方法
KR102457258B1 (ko) 층의 제조 방법
CN114189224A (zh) 一种压电衬底的制备方法、压电衬底及声波器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination