CN117526979A - 一种模拟vdes的ais基带发射信号产生系统及方法 - Google Patents

一种模拟vdes的ais基带发射信号产生系统及方法 Download PDF

Info

Publication number
CN117526979A
CN117526979A CN202410009378.1A CN202410009378A CN117526979A CN 117526979 A CN117526979 A CN 117526979A CN 202410009378 A CN202410009378 A CN 202410009378A CN 117526979 A CN117526979 A CN 117526979A
Authority
CN
China
Prior art keywords
data
ais
processing module
frame
vdes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202410009378.1A
Other languages
English (en)
Other versions
CN117526979B (zh
Inventor
施丽娟
李晓飞
何林飞
王仁智
霍恩广
宋德民
姚子叶
张春泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Xunlian Technology Co ltd
Original Assignee
Tianjin Xunlian Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Xunlian Technology Co ltd filed Critical Tianjin Xunlian Technology Co ltd
Priority to CN202410009378.1A priority Critical patent/CN117526979B/zh
Publication of CN117526979A publication Critical patent/CN117526979A/zh
Application granted granted Critical
Publication of CN117526979B publication Critical patent/CN117526979B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0015—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the adaptation strategy
    • H04L1/0016—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the adaptation strategy involving special memory structures, e.g. look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0033—Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/206—Arrangements for detecting or preventing errors in the information received using signal quality detector for modulated signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0491—Circuits with frequency synthesizers, frequency converters or modulators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本发明提供了一种模拟VDES的AIS基带发射信号产生系统及方法，包括测试计算机和模拟VDES的AIS基带发射模块，所述模拟VDES的AIS基带发射模块包括串行通信接口、数据处理模块、GMSK调制模块和变频发射测试模块。本发明有益效果：提高VDES星上产品AIS接收设备批量测试效率，提高测试覆盖率；既可以提供固定频率的基带发射测试数据，也可以根据需要，通过串口更改发射测试数据的内容和频率，提高测试灵活性；可以简化VDES星上产品AIS批量产品测试过程，提高测试效率，操作简单，方便；不依赖于具体的FPGA器件型号，硬件设计灵活度高。

Description

一种模拟VDES的AIS基带发射信号产生系统及方法
技术领域
本发明属于AIS基带发射信号测试领域，尤其是涉及一种模拟VDES的AIS基带发射信号产生系统及方法。
背景技术
甚高频数据交换系统(VHF Data Exchange System，VDES)是对已有的船舶自动识别系统AIS（Automatic Identification System）的升级，旨在解决AIS用户激增带来的高链路负载问题，VDES在集成AIS业务的基础上，增加了ASM（Application SpecificMessage，特殊应用报文）和VDE（VHF Data Exchange）功能。作为VDES重要组成部分，AIS自动交换船舶位置、航速、航向、船名、等重要信息，能识别船只、追踪目标、并帮助避免碰撞，具有最高的优先级。
因而在实际应用中，星载AIS接收设备功能的可靠性至关重要，设备开发过程中进行必要的测试也非常重要。在星载AIS接收设备解调设备开发过程中，充分的测试是必不可少的条件，没用通用测试设备，需要研制能够模拟AIS发射信号源产生测试信号的专用测试设备，为了满足测试覆盖性，测试设备需要产生不同消息类型的信息编码后按照AIS发射信号源的要求发射。
同一消息类型的信息，经过调制可能需要完成一定时间段的测试，为了解决测试覆盖性、测试充分性、测试灵活性、缩短生产周期等多种要求，解决星载AIS接收端解调设备批量研制过程中测试效率等问题，保证交付产品质量，本文提出一种通过FPGA实现模拟VDES的AIS基带发射测试信号产生方法，通过该方法提高VDES星上产品AIS接收设备批量生产产品的测试效率，提高测试覆盖率，既可以提供固定频率的基带发射测试数据，也可以根据需要，通过串口更改发射测试数据的内容和频率，提高测试灵活性。
发明内容
有鉴于此，本发明旨在提出一种模拟VDES的AIS基带发射信号产生系统及方法，以解决上述现有技术存在的VDES星上产品AIS接收设备批量测试测试效率等问题。
为达到上述目的，本发明的技术方案是这样实现的：
第一方面，本发明提出一种模拟VDES的AIS基带发射信号产生系统，包括测试计算机和模拟VDES的AIS基带发射模块，所述模拟VDES的AIS基带发射模块包括串行通信接口、数据处理模块、GMSK调制模块和变频发射测试模块，所述测试计算机与模拟VDES的AIS基带发射模块通过串行通信接口连接，所述串行通信接口还依次通过数据处理模块、GMSK调制模块与变频发射测试模块信号连接。
进一步的，所述GMSK调制模块包括相移调制单元、振荡器、相位锁相环单元，相移调制单元输入端分别与数据处理模块、振荡器信号连接，相移调制单元输出端通过相位锁相环单元信号连接至变频发射测试模块。
第二方面，基于同一方面构思，本发明还提供了一种模拟VDES的AIS基带发射信号产生方法，包括基于定时信号的AIS基带发射信号产生方法，基于定时信号的AIS基带发射信号产生方法包括以下步骤：
A1、串行通信接口接收测试计算机发送的AIS数据帧的帧头数据、AIS原始数据，并按照接收的先后顺序存储进FPGA的串口接收FIFO数据缓存器；
A2、串口接收FIFO数据缓存器接收步骤A1中的帧头数据、AIS原始数据后，并将帧头数据、AIS原始数据传输给数据处理模块；
A3、数据处理模块接收到步骤A2中的帧头数据、AIS原始数据后，对帧头数据、AIS原始数据进行数据处理，并将处理后的数据存储至数据处理模块的SRAM内；
A4、SRAM依据自身的定时信号读取当前SRAM中的数据，产生发射测试数据送到GMSK调制模块；
A5、GMSK调制模块接收发射测试数据，并对发射测试数据进行GMSK调制后得到基带发射测试数据，并将基带发射测试数据传输至变频发射测试模块；
A6、变频发射测试模块将基带发射测试数据调制成频带信号后经信道发射。
进一步的，包括基于发射控制信号的AIS基带发射信号产生方法，基于发射控制信号的AIS基带发射信号产生方法包括以下步骤：
B1、串行通信接口接收测试计算机发送的发射控制信号以及AIS数据帧的帧头数据、AIS原始数据，将帧头数据、AIS原始数据按照接收的先后顺序存储进FPGA的串口接收FIFO数据缓存器后进入步骤B2，将发射控制信号传输至步骤B4；
B2、串口接收FIFO数据缓存器接收步骤B1中的帧头数据、AIS原始数据后，并将帧头数据、AIS原始数据传输给数据处理模块；
B3、数据处理模块接收到步骤B2中的帧头数据、AIS原始数据后，对帧头数据、AIS原始数据进行数据处理，并将处理后的数据存储至数据处理模块的SRAM内；
B4、SRAM依据发射控制信号读取当前SRAM中的数据，产生发射测试数据送到GMSK调制模块；
B5、GMSK调制模块接收发射测试数据，并对发射测试数据进行GMSK调制后得到基带发射测试数据，并将基带发射测试数据传输至变频发射测试模块；
B6、变频发射测试模块将基带发射测试数据调制成频带信号后经信道发射。
进一步的，步骤A3的处理过程与步骤B3的处理过程相同。
进一步的，在步骤A3中，数据处理模块接收到步骤A2中的帧头数据、AIS原始数据后，对帧头数据、AIS原始数据进行数据处理，并将处理后的数据存储至数据处理模块的SRAM内，包括：
A31、数据处理模块对帧头数据进行帧头检测；
A32、数据处理模块对AIS原始数据进行帧有效数据的长度计算，得到长度计算后的AIS原始数据；
A33、数据处理模块对步骤A32中的长度计算后的AIS原始数据读出对应长度的AIS原始数据，得到AIS读出数据，并同时进入步骤A34、步骤A35；
A34、数据处理模块对步骤A33中的AIS读出数据进行位反转，得到AIS位反转数据，并进入步骤A37；
A35、数据处理模块对步骤A33中的AIS读出数据进行CRC计算，得到CRC计算数据；
A36、数据处理模块对步骤A35中的CRC计算数据进行位反转，得到CRC计算结果位反转数据；
A37、数据处理模块先后对步骤A34中的AIS位反转数据、步骤A36中的CRC计算结果位反转数据存储至反转FIFO数据缓存器；
A38、数据处理模块对步骤A37中反转FIFO数据缓存器内的数据按照HDLC零比特填充方式进行零比特填充，得到二进制比特流；
A39、数据处理模块将步骤A38中的二进制比特流存入添零FIFO数据缓存器；
A310、数据处理模块对步骤A39中存入添零FIFO数据缓存器内的一帧数据添加帧头和帧尾后进行NRZI编码，NRZI编码后得到一帧完整数据的NRZI编码数据；
A311、数据处理模块将步骤A310中的NRZI编码数据存入NRZI FIFO数据缓存器；
A312、数据处理模块从NRZI FIFO数据缓存器读取一帧数据的NRZI编码数据，将NRZI编码数据按照先后顺序存入SRAM。
进一步的，在步骤A312中，若设定时间内无新NRZI编码数据输入SRAM，则SRAM中的数据不会更新，若设定时间内有新NRZI编码数据输入SRAM，则新NRZI编码数据覆盖当前SRAM中的数据。
进一步的，所述帧头数据为识别AIS原始数据开始的标志，AIS数据帧包括帧头数据、AIS原始数据、AIS原始数据CRC校验及帧尾数据，帧尾数据，帧尾为固定数据。
相对于现有技术，本发明所述的一种模拟VDES的AIS基带发射信号产生系统及方法具有以下优势：
本发明所述的一种模拟VDES的AIS基带发射信号产生系统及方法，提高VDES星上产品AIS接收设备批量测试效率，提高测试覆盖率；既可以提供固定频率的基带发射测试数据，也可以根据需要，通过串口更改发射测试数据的内容和频率，提高测试灵活性；可以简化VDES星上产品AIS批量产品测试过程，提高测试效率，操作简单，方便；不依赖于具体的FPGA器件型号，硬件设计灵活度高。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例所述的产生系统示意图；
图2为本发明实施例所述的模拟VDES的AIS基带发射模块示意图；
图3为本发明实施例所述的GMSK调制模块示意图；
图4为本发明实施例所述的基于发射控制信号的AIS基带发射信号产生方法示意图；
图5为本发明实施例所述的基于定时信号的AIS基带发射信号产生方法示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。
下面将参考附图并结合实施例来详细说明本发明。
名词解释：
VDES：VDES（VHF Data Exchange System，甚高频数据交换系统）是针对水上移动业务领域中的船舶自动识别系统（AIS）加强和升级版系统。
AIS：船舶自动识别系统，是指一种应用于船和岸、船和船之间的海事安全与通信的新型助航系统。装在船上的AIS在向外发送这些信息的同时，同样接收VHF覆盖范围内其他船舶的信息，从而实现了自动应答。
BPSK：BPSK (Binary Phase Shift Keying)，即二进制相移键控。是把模拟信号转换成数据值的转换方式之一，利用偏离相位的复数波浪组合来表现信息键控移相方式。BPSK使用了基准的正弦波和相位反转的波浪，使一方为0，另一方为1，从而可以同时传送接受2值(1比特)的信息。
HDLC零比特填充方式：高级数据链路控制（HDLC，High-level Data LinkControl）是一组用于在网络结点间传送数据的协议，是由国际标准化组织（ISO）颁布的一种高可靠性、高效率的数据链路控制规程，其特点是各项数据和控制信息都以比特为单位，采用“帧”的格式传输。
如图1至图5所示，一种模拟VDES的AIS基带发射信号产生系统，包括测试计算机和模拟VDES的AIS基带发射模块，所述模拟VDES的AIS基带发射模块包括串行通信接口、数据处理模块、GMSK调制模块和变频发射测试模块，所述测试计算机与模拟VDES的AIS基带发射模块通过串行通信接口连接，所述串行通信接口还依次通过数据处理模块、GMSK调制模块与变频发射测试模块信号连接。
本申请提供一种模拟VDES的AIS基带发射信号产生系统及方法，解决现有VDES星上产品AIS接收设备批量测试测试效率问题。提高VDES星上产品AIS接收设备批量测试效率，提高测试覆盖率。
本申请借助FPGA硬件实现，但对具体的FPGA型号无具体或者特殊要求，即不依赖于具体的FPGA器件型号，硬件设计灵活度高。
在本发明一种优选的实施方式中，所述GMSK调制模块包括相移调制单元、振荡器、相位锁相环单元，相移调制单元输入端分别与数据处理模块、振荡器信号连接，相移调制单元输出端通过相位锁相环单元信号连接至变频发射测试模块。
在本实施例里，从数据处理模块输出发射测试数据进入相移调制单元，进行π/2相移BPSK调制，然后将该信号通过相位锁相环单元对BPSK的信号进行平滑，使得在码元转换时信号刻相位连续，而且信号波形没有尖角，最终输出基带发射测试数据至变频发射测试模块。
在本发明一种优选的实施方式中，所述变频发射测试模块用于将基带发射测试数据调制成频带信号后经信道发射出去。
本申请可以按照协议要求提供固定频率基带发射测试信号，也可以根据需要，不改变程序，通过串口更改发射测试数据的内容和频率，解决测试灵活性问题。即既可以提供固定频率的基带发射测试数据，也可以根据需要，通过串口更改发射测试数据的内容和频率，提高测试灵活性。
本申请可以简化VDES星上产品AIS批量产品测试过程，提高测试效率，操作简单，方便。
一种模拟VDES的AIS基带发射信号产生方法，包括基于定时信号的AIS基带发射信号产生方法，基于定时信号的AIS基带发射信号产生方法包括以下步骤：
AIS数据帧包括帧头、AIS原始数据、AIS原始数据CRC校验及帧尾；
测试计算机通过串行通信接口发送AIS数据帧的帧头、AIS原始数据，CRC校验通过计算得到；帧尾为固定数据；
A1、串行通信接口接收测试计算机发送的AIS数据帧的帧头数据、AIS原始数据，并按照接收的先后顺序存储进FPGA的串口接收FIFO数据缓存器；
A2、串口接收FIFO数据缓存器接收步骤A1中的帧头数据、AIS原始数据后，并将帧头数据、AIS原始数据传输给数据处理模块；
A3、数据处理模块接收到步骤A2中的帧头数据、AIS原始数据后，对帧头数据、AIS原始数据进行数据处理，并将处理后的数据存储至数据处理模块的SRAM内；
A4、SRAM依据自身给出的定时信号读取当前SRAM中的数据，产生发射测试数据送到GMSK调制模块；
A5、GMSK调制模块接收发射测试数据，并对发射测试数据进行GMSK调制后得到基带发射测试数据，并将基带发射测试数据传输至变频发射测试模块；
A6、变频发射测试模块将基带发射测试数据调制成频带信号后经信道发射。
在本实施例里，模拟VDES的AIS基带发射信号产生总流程：
1、从测试计算机的串行通信接口按照固定波特率接收需要发射的AIS原始数据；
2、也可以从测试计算机的串行通信接口按照固定波特率接收需要发射控制信号；
3、FPGA根据发射命令产生发射控制信号，控制模拟VDES的AIS基带发射信号的发射频率；
4、模拟VDES的AIS基带发射模块根据按照AIS协议要求，在数据处理模块对AIS原始数据进行处理：
有效数据位反转、CRC计算、CRC计算结果位反转、对反转后有效帧数据及CRC结果组成帧数据的二进制流进行添零处理，形成新的二进制数据流后，进行NRZI编码；
5、编码后的数据在发射控制信号的作用下，按照固定的频率发送给GMSK调制模块；
6、经过GMSK调制模块调制后，变成I路和Q路正交基带信号传送给变频发射测试模块；
7、变频发射测试模块，将I路和Q路正交基带信号变换到需要的频带信号，经信道发射。
一种模拟VDES的AIS基带发射信号产生方法，包括基于发射控制信号的AIS基带发射信号产生方法，基于发射控制信号的AIS基带发射信号产生方法包括以下步骤：
B1、串行通信接口接收测试计算机发送的发射控制信号以及AIS数据帧的帧头数据、AIS原始数据，将帧头数据、AIS原始数据按照接收的先后顺序存储进FPGA的串口接收FIFO数据缓存器后进入步骤B2，将发射控制信号传输至步骤B4；
B2、串口接收FIFO数据缓存器接收步骤B1中的帧头数据、AIS原始数据后，并将帧头数据、AIS原始数据传输给数据处理模块；
B3、数据处理模块接收到步骤B2中的帧头数据、AIS原始数据后，对帧头数据、AIS原始数据进行数据处理，并将处理后的数据存储至数据处理模块的SRAM内；
B4、SRAM依据发射控制信号读取当前SRAM中的数据，产生发射测试数据送到GMSK调制模块；
B5、GMSK调制模块接收发射测试数据，并对发射测试数据进行GMSK调制后得到基带发射测试数据，并将基带发射测试数据传输至变频发射测试模块；
B6、变频发射测试模块将基带发射测试数据调制成频带信号后经信道发射。
在本实施例里，模拟VDES的AIS基带发射信号产生详细流程：
1、通过串行通信接口FPGA接收帧头数据和需要发射的AIS原始数据，帧头数据是识别原始数据开始的标志，原始数据包含数据长度信息及数据信息（包含船舶位置、航向和航速，航舶的MMSI号等信息）。
2、AIS报文信息数据帧格式符合HDLC高级链路控制协议，信息帧包含同步训练序列和启动标志，报文错误检测采用CRC校验方式。
3、将帧头数据和AIS原始数据信息按照接收的先后顺序存储进FPGA的数据缓存器“串口接收FIFO”，“串口接收FIFO”使用FPGA内部的IP核实现。
4、“串口接收FIFO”非空时，读出“串口接收FIFO”中的数据，检测帧头，找到帧头位置后，从第一个有效数据中对应的字节计算出该帧有效数据的长度。
5、根据该有效长度，继续从“串口接收FIFO”中读出对应长度的有效数据。
6、按照AIS数据协议的要求，计算帧数据中所有有效数据的CRC。
7、同时，按照AIS数据协议的要求，对有效数据进行位反转。
8、然后对计算的CRC结果也进行位反转。
9、在所有的有效数据反转之后，依次将有效数据反转后的结果存入FPGA的数据缓存器“反转FIFO”中。
10、全部存入“反转FIFO”之后，最后将CRC反转后的结果也存入“反转FIFO”中。
11、“反转FIFO”使用FPGA内部的IP核实现。
12、进行零比特填充，读出存入“反转FIFO”中的一帧数据的比特数据组成二进制比特流，对二进制比特流进行扫描判断，若遇到连续的５个1后则立即插入一个0，经过零比特填充后的原始数据，可以保证不会出现６个连续的1。
13、因为帧头数据中存在以“01111110”为标志的字段，在信息字段中完全有可能有同一种模式的字符，为了把它与标志字段区分开，采取了“0”位插入（添零）和删除技术。
14、进行零比特填充后的二进制数据流存入FPGA的数据缓存器“添零FIFO”，按照数据先后顺序存放。
15、每存入一帧数据的零比特填充数据流后，记录一次数据存储帧数，方便后面读出数据进行后续数据处理。
16、分别依次从FPGA的数据缓存器“添零FIFO”中读取每帧数据，依次进行NRZI编码后存储进FPGA的数据缓存器“NRZI FIFO”中。
17、从“NRZI FIFO”读取数据，从FPGA的SRAM固定地址开始按照先后顺序写入一帧中的各个NRZI编码数据。
18、若一段时间之后没有新的数据到来，则SRAM中的数据不会更新，直到FPGA从串口接收到新的有效帧原始数据，并进行完上述步骤的数据处理后，覆盖当前SRAM中的数据。
19、同时，串口也可以接收发射控制信号，控制发射频率，按照发射控制信号的脉冲频率产生发射测试信号。
20、按照AIS协议要求，在发射测试信号控制下可以按照固定的频率和传输速率将SRAM中的数据依次读取出来，送到GMSK调制模块，经过GMSK调制模块编码后产生基带发射测试数据，将产生基带发射测试数据送入变频发射测试模块。
21、接收数据写入SRAM与从SRAM中读取数据处理流程，该步骤的处理对保证产生正确的发射测试信号至关重要，若处理不当会导致发射数据过程中，SRAM写信号有效，则有可能一帧数据还未读完，被写入SRAM任务打断，导致从SRAM中读出的数据出错，从而产生的发射测试数据出现错误。
22、为了不影响产生基带发射测试数据产生时序与AIS协议要求一致，采用在接收到发射测试信号后立即读取当前SRAM中的数据，送到GMSK调制模块，经过GMSK编码调制后产生基带发射测试数据，送给变频发射测试模块。
23、利用产生发射测试数据之后的时间空闲立即读取“NRZI FIFO”中的帧数据写入SRAM中，然后等待下一个发射测试信号到来，进行下一帧测试数据的读取与发射。通过分时读取和写入SRAM的方法，保证SRAM中数据在读取的过程中不会被优先级更高的写SRAM任务打断，从而保证了读取SRAM数据的正确性，更近一步保证产生的发射测试数据正确性。
实施例1
1、通过串行通信接口FPGA接收帧头数据和需要发射的AIS原始数据“AA AA AA 7E04 57 96 EF B4 00 00 0E BA C2 A3 18 3C 6D 7A F5 8A 94 01 C0 3E”，存入“串口接收FIFO”；
2、帧头数据“AA AA AA 7E”是识别原始数据开始的标志（帧头），帧头后第一个原始数据“04”字节前６个二进制位“000001”代表该帧数据包对应的AIS消息类型为“消息1”，每种消息类型对应唯一的有效数据长度信息，在ITU-RM.1371-5建议书中规定，该消息“消息1”长度为168bit；
3、所以上面数据中帧头后的21BYTE，即168bit数据“04 57 96 EF B4 00 00 0EBA C2 A3 18 3C 6D 7A F5 8A 94 01 C0 3E”为有效数据部分；
4、将帧头数据和原始数据信息中的有效数据部分按字节顺序“AA AA AA 7E 0457 96 EF B4 00 00 0E BA C2 A3 18 3C 6D 7A F5 8A 94 01 C0 3E”存储进FPGA的“串口接收FIFO”；
5、若“串口接收FIFO”非空时，读出“串口接收FIFO”中的数据，找到帧头位置“AAAA AA 7E”后，从第一个有效数据“04”中对应的消息类型映射出该帧有效数据的长度；
6、根据该有效长度，继续从“串口接收FIFO”中读出对应168bit长度的原始数据“04 57 96 EF B4 00 00 0E BA C2 A3 18 3C 6D 7A F5 8A 94 01 C0 3E”；
7、按照AIS数据协议的要求，对原始数据“04 57 96 EF B4 00 00 0E BA C2 A318 3C 6D 7A F5 8A 94 01 C0 3E”进行位反转；
8、同时计算所有原始数据的CRC结果为“E7 36”，计算完后的结果依次进行位反转；
9、在所有的原始数据反转之后，依次存入FPGA的反转FIFO中，全部存入FPGA的“反转FIFO”之后；
10、最后将步骤７的CRC结果也反转，反转后的结果也存入“反转FIFO”中；
11、进行零比特填充，读出存入“反转FIFO”中的全部比特数据组成二进制比特流，对二进制比特流进行扫描判断，若遇到连续的５个１则立即插入一个0，经过零比特填充后的二进制数据流，可以保证不会出现６个连续的１，该帧数据需要插入一个0，经过计算，添0后有效数加校验CRC填充后的数据长度变为185bit；
12、进行零比特填充后的二进制数据流存入“添零FIFO”，按照数据先后顺序存放；
13、每存入一帧数据的零比特填充数据流后，记录一次数据存储帧数，当前数据存储进“添零FIFO”后，数据长度计数为1，后面再有数据则数据长度继续累加，方便后面读出数据进行后续数据处理；
14、分别依次从“添零FIFO”中读取每帧数据，数据长度计数减小1，直到读到长度计数减小到0，连同每帧数的帧头和帧尾依次进行NRZI编码后存储进SRAM中，从SRAM开始的第0个存储单元开始依次存储该帧数据NRZI编码后的225bit NRZI编码后数据；
15、若一段时间之后没有新的数据到来，则SRAM中的数据不会更新，直到FPGA从串口接收到新的有效帧原始数据，并进行完上述步骤的数据处理后，覆盖当前SRAM中的数据；
16、按照AIS协议要求，可以按照固定的频率比如100ｍs发送10帧数，AIS要求数据发射传输速率9600bit/s将SRAM中的数据依次读取出来，送到GMSK调制模块；
17、经过GMSK调制模块调制后产生基带发射测试数据，将基带发射测试数据送入变频发射测试模块；
18、同时，串口也可以接收发射控制信号，控制发射频率，按照发射控制信号的脉冲频率产生发射测试信号；
19、接收数据写入SRAM与从SRAM中读取数据处理流程，为了不影响基带发射测试数据产生时序与AIS协议要求一致，采用在接收到发射控制信号后立即读取当前SRAM中的数据，送到GMSK调制模块产生基带发射测试数据，经过GMSK调制模块调制后的基带发射测试数据送给变频发射测试模块；
20、产生发射测试数据之后的时间空闲立即读取进行NRZI编码后“NRZI FIFO”中的帧数据写入SRAM中，然后等待下一个发射测试信号到来，进行下一帧测试数据的读取与发射。通过分时读取和写入SRAM的方法，保证SRAM中数据在读取的过程中不会被优先级更高的写SRAM任务打断，从而保证了读取SRAM数据的正确性，更近一步保证产生的发射测试数据正确性。
其中，CRC指循环冗余校验Cyclic Redundancy Check，NRZI指反向不归零编码，信号电平翻转表示0，信号电平不翻转表示1。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种模拟VDES的AIS基带发射信号产生系统，其特征在于：包括测试计算机和模拟VDES的AIS基带发射模块，所述模拟VDES的AIS基带发射模块包括串行通信接口、数据处理模块、GMSK调制模块和变频发射测试模块，所述测试计算机与模拟VDES的AIS基带发射模块通过串行通信接口连接，所述串行通信接口还依次通过数据处理模块、GMSK调制模块与变频发射测试模块信号连接。
2.根据权利要求1所述的一种模拟VDES的AIS基带发射信号产生系统，其特征在于：所述GMSK调制模块包括相移调制单元、振荡器、相位锁相环单元，相移调制单元输入端分别与数据处理模块、振荡器信号连接，相移调制单元输出端通过相位锁相环单元信号连接至变频发射测试模块。
3.一种模拟VDES的AIS基带发射信号产生方法，应用权利要求1-2任一项所述的模拟VDES的AIS基带发射信号产生系统，其特征在于：包括基于定时信号的AIS基带发射信号产生方法，基于定时信号的AIS基带发射信号产生方法包括以下步骤：
A1、串行通信接口接收测试计算机发送的AIS数据帧的帧头数据、AIS原始数据，并按照接收的先后顺序存储进FPGA的串口接收FIFO数据缓存器；
A2、串口接收FIFO数据缓存器接收步骤A1中的帧头数据、AIS原始数据后，并将帧头数据、AIS原始数据传输给数据处理模块；
A3、数据处理模块接收到步骤A2中的帧头数据、AIS原始数据后，对帧头数据、AIS原始数据进行数据处理，并将处理后的数据存储至数据处理模块的SRAM内；
A4、SRAM依据自身的定时信号读取当前SRAM中的数据，产生发射测试数据送到GMSK调制模块；
A5、GMSK调制模块接收发射测试数据，并对发射测试数据进行GMSK调制后得到基带发射测试数据，并将基带发射测试数据传输至变频发射测试模块；
A6、变频发射测试模块将基带发射测试数据调制成频带信号后经信道发射。
4.根据权利要求3所述的一种模拟VDES的AIS基带发射信号产生方法，其特征在于：包括基于发射控制信号的AIS基带发射信号产生方法，基于发射控制信号的AIS基带发射信号产生方法包括以下步骤：
B1、串行通信接口接收测试计算机发送的发射控制信号以及AIS数据帧的帧头数据、AIS原始数据，将帧头数据、AIS原始数据按照接收的先后顺序存储进FPGA的串口接收FIFO数据缓存器后进入步骤B2，将发射控制信号传输至步骤B4；
B2、串口接收FIFO数据缓存器接收步骤B1中的帧头数据、AIS原始数据后，并将帧头数据、AIS原始数据传输给数据处理模块；
B3、数据处理模块接收到步骤B2中的帧头数据、AIS原始数据后，对帧头数据、AIS原始数据进行数据处理，并将处理后的数据存储至数据处理模块的SRAM内；
B4、SRAM依据发射控制信号读取当前SRAM中的数据，产生发射测试数据送到GMSK调制模块；
B5、GMSK调制模块接收发射测试数据，并对发射测试数据进行GMSK调制后得到基带发射测试数据，并将基带发射测试数据传输至变频发射测试模块；
B6、变频发射测试模块将基带发射测试数据调制成频带信号后经信道发射。
5.根据权利要求4所述的一种模拟VDES的AIS基带发射信号产生方法，其特征在于：步骤A3的处理过程与步骤B3的处理过程相同。
6.根据权利要求5所述的一种模拟VDES的AIS基带发射信号产生方法，其特征在于：在步骤A3中，数据处理模块接收到步骤A2中的帧头数据、AIS原始数据后，对帧头数据、AIS原始数据进行数据处理，并将处理后的数据存储至数据处理模块的SRAM内，包括：
A31、数据处理模块对帧头数据进行帧头检测；
A32、数据处理模块对AIS原始数据进行帧有效数据的长度计算，得到长度计算后的AIS原始数据；
A33、数据处理模块对步骤A32中的长度计算后的AIS原始数据读出对应长度的AIS原始数据，得到AIS读出数据，并同时进入步骤A34、步骤A35；
A34、数据处理模块对步骤A33中的AIS读出数据进行位反转，得到AIS位反转数据，并进入步骤A37；
A35、数据处理模块对步骤A33中的AIS读出数据进行CRC计算，得到CRC计算数据；
A36、数据处理模块对步骤A35中的CRC计算数据进行位反转，得到CRC计算结果位反转数据；
A37、数据处理模块先后对步骤A34中的AIS位反转数据、步骤A36中的CRC计算结果位反转数据存储至反转FIFO数据缓存器；
A38、数据处理模块对步骤A37中反转FIFO数据缓存器内的数据按照HDLC零比特填充方式进行零比特填充，得到二进制比特流；
A39、数据处理模块将步骤A38中的二进制比特流存入添零FIFO数据缓存器；
A310、数据处理模块对步骤A39中存入添零FIFO数据缓存器内的一帧数据添加帧头和帧尾后进行NRZI编码，NRZI编码后得到一帧完整数据的NRZI编码数据；
A311、数据处理模块将步骤A310中的NRZI编码数据存入NRZI FIFO数据缓存器；
A312、数据处理模块从NRZI FIFO数据缓存器读取一帧数据的NRZI编码数据，将NRZI编码数据按照先后顺序存入SRAM。
7.根据权利要求6所述的一种模拟VDES的AIS基带发射信号产生方法，其特征在于：在步骤A312中，若设定时间内无新NRZI编码数据输入SRAM，则SRAM中的数据不会更新，若设定时间内有新NRZI编码数据输入SRAM，则新NRZI编码数据覆盖当前SRAM中的数据。
8.根据权利要求3所述的一种模拟VDES的AIS基带发射信号产生方法，其特征在于：所述帧头数据为识别AIS原始数据开始的标志，AIS数据帧包括帧头数据、AIS原始数据、AIS原始数据CRC校验及帧尾数据，帧尾数据，帧尾为固定数据。
CN202410009378.1A 2024-01-04 2024-01-04 一种模拟vdes的ais基带发射信号产生系统及方法 Active CN117526979B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410009378.1A CN117526979B (zh) 2024-01-04 2024-01-04 一种模拟vdes的ais基带发射信号产生系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410009378.1A CN117526979B (zh) 2024-01-04 2024-01-04 一种模拟vdes的ais基带发射信号产生系统及方法

Publications (2)

Publication Number Publication Date
CN117526979A true CN117526979A (zh) 2024-02-06
CN117526979B CN117526979B (zh) 2024-03-26

Family

ID=89763054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410009378.1A Active CN117526979B (zh) 2024-01-04 2024-01-04 一种模拟vdes的ais基带发射信号产生系统及方法

Country Status (1)

Country Link
CN (1) CN117526979B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02256323A (ja) * 1988-12-08 1990-10-17 Toshiba Corp 位相同期型最尤復号装置及び受信装置
CA2208094A1 (en) * 1997-06-16 1998-12-16 Telecommunications Research Laboratories Gmsk modulator
US20030112899A1 (en) * 2001-12-04 2003-06-19 Linsky Stuart T. Decision directed phase locked loops (DD-PLL) with excess processing power in digital communication systems
CN106789784A (zh) * 2016-11-30 2017-05-31 成都国蓉科技有限公司 一种用于vde体制的调制解调系统
KR20180059277A (ko) * 2016-11-25 2018-06-04 (주)지엠티 선박용 vdes 장비의 무선 성능에 대한 원스톱 자동화 시험 계측 방법 및 이를 수행하는 시스템
CN108632185A (zh) * 2018-05-15 2018-10-09 北京遥测技术研究所 一种船舶vdes系统的ais体制解调方法及解调系统
KR102067795B1 (ko) * 2019-08-28 2020-01-17 사단법인 한국선급 Vdes 기반의 해안국 통신 시스템
CN111106809A (zh) * 2020-01-02 2020-05-05 上海航天电子有限公司 一种用于vdes射频接收通道自动增益控制环路的方法
WO2020107333A1 (zh) * 2018-11-27 2020-06-04 上海航天电子通讯设备研究所 基于vde的多通道信道检测的处理系统
CN112398525A (zh) * 2020-09-16 2021-02-23 中交航信（上海）科技有限公司 一种海事安全通信用bds和vdes融合组网通信系统
WO2021054890A1 (en) * 2019-09-20 2021-03-25 Agency For Science, Technology And Research Receiver for processing multi-channel signals received in a vhf data exchange system and method thereof
CN113472608A (zh) * 2021-06-29 2021-10-01 上海航天电子通讯设备研究所 一种vdes模拟多用户测试系统及测试方法
CN216216876U (zh) * 2021-10-21 2022-04-05 上海全世杰电子有限公司 一种可用于vdes多模通信的无线通信模块

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02256323A (ja) * 1988-12-08 1990-10-17 Toshiba Corp 位相同期型最尤復号装置及び受信装置
CA2208094A1 (en) * 1997-06-16 1998-12-16 Telecommunications Research Laboratories Gmsk modulator
US20030112899A1 (en) * 2001-12-04 2003-06-19 Linsky Stuart T. Decision directed phase locked loops (DD-PLL) with excess processing power in digital communication systems
KR20180059277A (ko) * 2016-11-25 2018-06-04 (주)지엠티 선박용 vdes 장비의 무선 성능에 대한 원스톱 자동화 시험 계측 방법 및 이를 수행하는 시스템
CN106789784A (zh) * 2016-11-30 2017-05-31 成都国蓉科技有限公司 一种用于vde体制的调制解调系统
CN108632185A (zh) * 2018-05-15 2018-10-09 北京遥测技术研究所 一种船舶vdes系统的ais体制解调方法及解调系统
WO2020107333A1 (zh) * 2018-11-27 2020-06-04 上海航天电子通讯设备研究所 基于vde的多通道信道检测的处理系统
KR102067795B1 (ko) * 2019-08-28 2020-01-17 사단법인 한국선급 Vdes 기반의 해안국 통신 시스템
WO2021054890A1 (en) * 2019-09-20 2021-03-25 Agency For Science, Technology And Research Receiver for processing multi-channel signals received in a vhf data exchange system and method thereof
CN111106809A (zh) * 2020-01-02 2020-05-05 上海航天电子有限公司 一种用于vdes射频接收通道自动增益控制环路的方法
CN112398525A (zh) * 2020-09-16 2021-02-23 中交航信（上海）科技有限公司 一种海事安全通信用bds和vdes融合组网通信系统
CN113472608A (zh) * 2021-06-29 2021-10-01 上海航天电子通讯设备研究所 一种vdes模拟多用户测试系统及测试方法
CN216216876U (zh) * 2021-10-21 2022-04-05 上海全世杰电子有限公司 一种可用于vdes多模通信的无线通信模块

Also Published As

Publication number Publication date
CN117526979B (zh) 2024-03-26

Similar Documents

Publication Publication Date Title
US8094642B2 (en) Polling method and vehicle search method in digital radio communication system
KR100716439B1 (ko) 무선 패킷 재전송 방법
CN113364512B (zh) 北斗短报文的封装解析方法及装置
US7003710B2 (en) Communications method, communications apparatus and communications system using same communications apparatus
JPH0673940U (ja) データ受信器
CN112532306B (zh) 基于fpga的低延时vde星载下行数字信号处理系统
CN110198204A (zh) 一种低时延重传方法及装置
CN117526979B (zh) 一种模拟vdes的ais基带发射信号产生系统及方法
CN108141318B (zh) 通过噪声信道进行异步数据传输的方法和收发器
US20240104046A1 (en) Spread spectrum clock negotiation method, and peripheral component interconnect express device and system
US6804535B2 (en) Communication apparatus capable of connecting information processing apparatus
US10820207B2 (en) Backward compatible frame reuse by using predetermined masking sequence
CN115913342A (zh) 数据帧处理方法、装置、本端基站、系统及存储介质
EP0441041A2 (en) Method and apparatus for generating a 48-bit frame check sequence
US7554977B2 (en) Method and apparatus for indicating packet boundaries in frames
CN108023850A (zh) 一种无线通信方法及装置
CN114980204A (zh) 一种商用的Wi-Fi到ZigBee技术高可靠直接通信方法
CN113660060A (zh) 信号调制解调方法、数传电台及其mcu和存储介质
US4276651A (en) Clock circuitry for a data communication system
JP3277948B2 (ja) ディジタル信号受信装置
CN102801675A (zh) 传输指示信息的方法、接收指示信息的方法及设备和系统
CN104902350A (zh) 一种数字对讲机及其数据处理装置、数据发送方法
JP3324674B2 (ja) トランスポンダ装置及び情報伝送装置
CN106899377B (zh) 一种信道译码方法及装置
CN2261656Y (zh) 利用数字选择性呼叫技术的船舶跟踪系统岸基询呼器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant