CN117525124A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN117525124A CN117525124A CN202211023078.6A CN202211023078A CN117525124A CN 117525124 A CN117525124 A CN 117525124A CN 202211023078 A CN202211023078 A CN 202211023078A CN 117525124 A CN117525124 A CN 117525124A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- semiconductor
- electrode
- insulating film
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 687
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 description 462
- 230000004048 modification Effects 0.000 description 31
- 238000012986 modification Methods 0.000 description 31
- 238000011084 recovery Methods 0.000 description 17
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Abstract
半导体装置中，第一导电型的第一电极设于半导体部背面。第二导电型的第二电极设于半导体部。第二导电型的第三电极配置于第一沟槽的内部，第一绝缘膜覆盖其内表面且位于半导体部与第三电极间。第一导电型的第四电极配置于第二沟槽的内部，第二绝缘膜覆盖其内表面且位于半导体部与第四电极间。第一半导体层在第一、第二电极间延伸。第二半导体层设于第一半导体层与第二电极间且在第三、第四电极间延伸。第三半导体层在第二半导体层与第二电极间局部设于第二半导体层且第二导电型杂质的浓度比其高。在第三、第四电极间，第四半导体层位于第二半导体层，第二半导体层包含第三、第四半导体层间的部分。第二电极在上述表面与第二及第三半导体层连接。
Description
关联申请
本申请享受以日本专利申请第2022-119593号(申请日：2022年7月27日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
实施方式涉及半导体装置。
背景技术
对于电力转换用半导体装置，要求降低恢复损耗(开关损耗)。
发明内容
实施方式提供降低了恢复损耗的半导体装置。
实施方式的半导体装置具备半导体部、第一～第四电极和第一及第二绝缘膜。半导体部包含第一导电型的第一半导体层、第二导电型的第二半导体层、第二导电型的第三半导体层和第一导电型的第四半导体层。第一电极设于半导体部的背面上。第二电极设于半导体部的与背面相反的一侧的表面上。第三电极配置在设于半导体部的表面侧的第一沟槽的内部。第一绝缘膜覆盖第一沟槽的内表面，且位于半导体部与第三电极之间。第四电极在半导体部的表面侧配置在设于与第一沟槽相邻的位置的第二沟槽的内部。第二绝缘膜覆盖第二沟槽的内表面，且位于半导体部与第四电极之间。第一半导体层在第一电极与第二电极之间延伸。第二半导体层设于第一半导体层与第二电极之间，且在第三电极与第四电极之间延伸。第三半导体层在第二半导体层与第二电极之间部分地设于第二半导体层上，包含比第二半导体层的第二导电型杂质的浓度高浓度的第二导电型杂质。在第三电极与第四电极之间，第四半导体层位于第二半导体层中，第二半导体层包含位于第三半导体层与第四半导体层之间而使第三半导体层与所述第四半导体层分离的部分。第二电极在半导体部的表面与第二及第三半导体层连接。
附图说明
图1是表示第一实施方式的半导体装置的剖面示意图。
图2是表示第一实施方式的半导体装置的立体示意图。
图3是表示第一实施方式的半导体装置的特性的图表。
图4的(a)及(b)是表示第一实施方式的第一变形例的半导体装置的剖面示意图。
图5的(a)及(b)是表示第一实施方式的第二变形例的半导体装置的剖面示意图。
图6是表示第一实施方式的第三变形例的半导体装置的立体示意图。
图7是表示第一实施方式的第四变形例的半导体装置的立体示意图。
图8是表示第一实施方式的第五变形例的半导体装置的立体示意图。
图9是表示第一实施方式的第六变形例的半导体装置的立体示意图。
图10的(a)及(b)是表示第一实施方式的第七变形例的半导体装置的示意图。
图11的(a)及(b)是表示第一实施方式的第八变形例的半导体装置的示意图。
图12的(a)及(b)是表示第二实施方式的半导体装置的示意图。
图13的(a)及(b)是表示第二实施方式的第一变形例的半导体装置的剖面示意图。
图14的(a)及(b)是表示第二实施方式的第二变形例的半导体装置的示意图。
图15的(a)及(b)是表示第二实施方式的第三变形例的半导体装置的剖面示意图。
图16是表示第三实施方式的半导体装置的立体示意图。
图17是表示第三实施方式的第一变形例的半导体装置的立体示意图。
图18是表示第三实施方式的第二变形例的半导体装置的立体示意图。
图19是表示第三实施方式的第三变形例的半导体装置的立体示意图。
图20是表示第三实施方式的半导体装置的特性的图表。
图21是表示第三实施方式的第四变形例的半导体装置的立体示意图。
具体实施方式
以下，参照附图对实施方式进行说明。对于附图中的相同部分，标注相同附图标记并适当省略其详细说明，对不同部分进行说明。此外，附图是示意性或者概念性的，各部分的厚度和宽度的关系、部分间的大小的比率等未必与现实相同。另外，即使在表示相同部分的情况下，也存在根据附图而使彼此的尺寸、比率不同地表示的情况。
而且，使用各图中所示的X轴、Y轴及Z轴对各部分的配置及构成进行说明。X轴、Y轴、Z轴相互正交，分别表示X方向、Y方向、Z方向。另外，存在将Z方向作为上方、将其相反方向作为下方进行说明的情况。
(第一实施方式)
图1是表示第一实施方式的半导体装置1的剖面示意图。半导体装置1是二极管。半导体装置1例如作为构成逆变器的续流二极管(FWD)使用。另外，半导体装置1例如也可以与IGBT(Insulated Gate Bipolar Transistor)集成化而构成RC-IGBT(Reverse ConductingIGBT)。
半导体装置1具备半导体部10、第一电极20、第二电极30、第三电极40和第四电极50。半导体部10例如是硅。
第一电极20设于半导体部10的背面10B上。第一电极20例如是阴极电极。第一电极20例如是包含从铝(Al)、钛(Ti)、镍(Ni)、钨(W)、金(Au)、铂(Pt)等的群组中选出的至少一个的金属层。
第二电极30设于半导体部10的与背面10B相反的一侧的表面10F上。第二电极30例如是阳极电极。第二电极30例如是包含从铝(Al)、钛(Ti)、镍(Ni)、钨(W)、金(Au)、铂(Pt)等的群组中选出的至少一个的金属层。
第三电极40配置在设于半导体部10的表面10F侧的第一沟槽TR1的内部。第三电极40经由将第一沟槽TR1的内表面覆盖的第一绝缘膜45而与半导体部10相向。即，第一绝缘膜45设于半导体部10与第三电极40之间。第一绝缘膜45例如是硅氧化膜。
第四电极50配置在设于半导体部10的表面10F侧的第二沟槽TR2的内部。第二沟槽TR2设于第一沟槽TR1的旁边。第四电极50经由将第二沟槽TR2的内表面覆盖的第二绝缘膜55而与半导体部10相向。即，第二绝缘膜55设于半导体部10与第四电极50之间。第二绝缘膜55例如是硅氧化膜。
半导体部10包含第一导电型的第一半导体层11、第二导电型的第二半导体层13、第二导电型的第三半导体层15、第一导电型的第四半导体层17和第一导电型的第五半导体层19。以下，将第一导电型作为n型、将第二导电型作为p型进行说明。
第一半导体层11例如是n型低浓度层。第一半导体层11在第一电极20与第二电极30之间延伸。
第二半导体层13例如是p型阳极层。第二半导体层13设于第一半导体层11与第二电极30之间。另外，第二半导体层13在第三电极40与第四电极50之间延伸。
第三半导体层15例如是p+型接触层。第三半导体层15在第二半导体层13与第二电极30之间部分地设于第二半导体层13上。第三半导体层15包含比第二半导体层13的第二导电型杂质的浓度高浓度的第二导电型杂质。
第二电极30在半导体部10的表面10F与第二半导体层13及第三半导体层15连接。第二电极30例如肖特基连接于第二半导体层13。另外，第二电极30例如欧姆连接于第三半导体层15。实施方式并不限定于此，只要第二电极30与第二半导体层13的分界面处的第二半导体层13的表面层的杂质浓度较低即可。即，第二电极30并不限定于与第二半导体层13肖特基连接。
第四半导体层17例如具有n型的导电性，设于第二半导体层13中。第二半导体层13包含在第三半导体层15与第四半导体层17之间延伸而使第三半导体层15与第四半导体层17分离的部分。另外，第二半导体层13包含在第一半导体层11与第四半导体层17之间延伸而使第一半导体层11与第四半导体层17分离的另一部分。
第三半导体层15及第四半导体层17分别以与第一绝缘膜45相接的方式设置。第三半导体层15及第四半导体层17经由第一绝缘膜45而与第三电极40相向。另外，第三半导体层15位于第四半导体层17与第二电极30之间。
半导体部10还包含另一第三半导体层15及另一第四半导体层17。另一第三半导体层15及另一第四半导体层17分别与第二绝缘膜55相接。另外，另一第三半导体层15及另一第四半导体层17经由第二绝缘膜55而与第四电极50相向。
第二半导体层13在第四半导体层17与另一第四半导体层17之间以及第三半导体层15与另一第三半导体层15之间延伸。第二半导体层13在半导体部10的表面10F与第二电极30相接。
第五半导体层19例如是n型阴极层。第五半导体层19设于第一半导体层11与第一电极20之间。第五半导体层19包含比第一半导体层11的第一导电型杂质的浓度高浓度的第一导电型杂质。第一电极20在半导体部10的背面10B上例如欧姆连接于第五半导体层19。
如图1所示，第三电极40及第四电极50设为与第二电极30连接，与第二电极30为相同电位。实施方式并不限定于该例子，例如，第三电极40及第四电极50也可以是与第二电极30电绝缘并被供给合适的电位的结构。
在半导体装置1中，通过在第二半导体层13中设置第四半导体层17，能够对从第一半导体层11流向第二电极30的电子电流Ie以及从第二电极30流向第一半导体层11的空穴电流Ih的流路进行控制。例如，在向第一电极20与第二电极30之间施加了正向电压的情况下，电子电流Ie从第一半导体层11经由第四半导体层17流向第二电极30。空穴电流Ih经由第三半导体层15及第二半导体层13流入第一半导体层11。即，空穴电流Ih从第三半导体层15且从第二电极30经由第四半导体层17与另一第四半导体层17之间的第二半导体层13的延伸部13ex流入第一半导体层11。
这样，通过在第二半导体层13中设置第四半导体层17，空穴电流Ih的路径缩窄，从第二半导体层13向第一半导体层11的空穴注入受到抑制。因此，在从导通状态向截止状态进入的关断过程中，空穴注入受到抑制，因此能够缩短空穴的排出时间，能够降低恢复损耗(开关损耗)。
图2是表示第一实施方式的半导体装置1的立体示意图。在图2中，省略了第一电极20及第二电极30，表示了半导体部10、第三电极40和第四电极50。
如图2所示，第三电极40及第四电极50分别在沿着半导体部10的表面10F的方向、例如Y方向上延伸。第三半导体层15及第四半导体层17分别沿第一绝缘膜45在Y方向上延伸。另外，另一第三半导体层15及另一第四半导体层17分别沿第二绝缘膜55在Y方向上延伸。
图3是表示第一实施方式的半导体装置1的特性的图表。横轴是正向电压VF，纵轴是恢复损耗Err。
如图3所示，随着从第一半导体层11到第四半导体层17的Z方向的距离Lnn变小，恢复损耗减少。即，随着Lnn变小，从第二半导体层13及第三半导体层15向第一半导体层11的空穴注入受到抑制，恢复损耗减少。这样，通过在第二半导体层13中设置第四半导体层17，能够降低恢复损耗。
图4的(a)及(b)是表示第一实施方式的第一变形例的半导体装置1b、1c的剖面示意图。在图4的(a)及(b)中，省略了第一电极20、第二电极30及第五半导体层19。
在如图4的(a)所示的半导体装置1b中，从第三电极40朝向第四电极50的方向、例如X方向上的第三半导体层15与另一第三半导体层15之间的间隔Wpp比第四半导体层17与另一第四半导体层17之间的X方向的间隔Wnn窄。
例如，即使间隔Wpp因为制造工序的制约等而较窄，通过在第二半导体层13中设置第四半导体层17，空穴电流Ih的路径也会缩窄，从第三半导体层15及第二半导体层13向第一半导体层11的空穴注入受到抑制。
在图4的(b)所示的半导体装置1c中，X方向上的第四半导体层17与另一第四半导体层17之间的X方向的间隔Wnn比第三半导体层15与另一第三半导体层15之间的间隔Wpp窄。通过在第二半导体层13中设置第四半导体层17，空穴电流Ih的路径缩窄，从第三半导体层15及第二半导体层13向第一半导体层11的空穴注入受到抑制。通过使间隔Wnn缩窄，该效果进一步变大。
这样，通过适当设置第三半导体层15与另一第三半导体层15之间的间隔Wpp以及第四半导体层17与另一第四半导体层17之间的间隔Wnn，能够控制正向特性以及从导通状态到截止状态的恢复特性。
图5的(a)及(b)是表示第一实施方式的第二变形例的半导体装置1d、1e的剖面示意图。在图5的(a)及(b)中，省略了第一电极20、第二电极30及第五半导体层19(参照图1)。
在图5的(a)所示的半导体装置1d中，第四半导体层17与第一半导体层11相接。另外，第四半导体层17与第一绝缘膜45相接，另一第四半导体层17与第二绝缘膜55相接。第二半导体层13包含在第四半导体层17与另一第四半导体层17之间延伸的延伸部13ex。第二半导体层13的延伸部13ex在第四半导体层17与另一第四半导体层17之间与第一半导体层11相接。
在图5的(b)所示的半导体装置1e中，第三电极40及第四电极50设于第二半导体层13中。第一绝缘膜45设于第二半导体层13与第三电极40之间。另外，第二绝缘膜55设于第二半导体层13与第四电极50之间。第二半导体层13在第一半导体层11与第三电极40之间以及第一半导体层11与第四电极50之间延伸。
图6是表示第一实施方式的第三变形例的半导体装置1f的立体示意图。在图6中，省略了第一电极20及第二电极30，表示了半导体部10、第三电极40和第四电极50。
半导体装置1f具有接触沟槽CT。接触沟槽CT设于第三半导体层15与另一第三半导体层15之间。第二电极30(参照图1)以埋入接触沟槽CT的内部的方式设置。
接触沟槽CT设于第三半导体层15与另一第三半导体层15之间的第二半导体层13中。另外，接触沟槽CT沿第三半导体层15的延伸方向、例如在Y方向上延伸。
第二电极30在半导体部10的表面10F与第二半导体层13及第三半导体层15相接，并且在接触沟槽CT的内表面与第二半导体层13相接。由此，能够扩大第二电极30与第二半导体层13之间的接触面积。而且，通过在比半导体部10的表面10F深的位置具有第二电极30与第二半导体层13之间的接触部分，也能够抑制从第二电极30经由第二半导体层13向第二半导体层13注入的空穴的量。
图7是表示第一实施方式的第四变形例的半导体装置2的立体示意图。在图7中，省略了第一电极20及第二电极30，表示了半导体部10、第三电极40和第四电极50。
在该例子中，第三半导体层15设于与第一绝缘膜45及第二绝缘膜55分离的位置。第二半导体层13在第三半导体层15与第一绝缘膜45之间以及第三半导体层15与第二绝缘膜55之间延伸。
第四半导体层17与第一绝缘膜45相接，另一第四半导体层17与第二绝缘膜55相接。第二半导体层13包含在第四半导体层17与另一第四半导体层17之间延伸的延伸部13ex。
如图7所示，在第四半导体层17与第二电极30(参照图1)之间，不设置第三半导体层15。另外，在第一半导体层11与第三半导体层15之间，不设置第四半导体层17。
电子电流Ie从第一半导体层11经由第四半导体层17流向第二电极30的与第二半导体层13相接的部分。空穴电流Ih经由第四半导体层17与另一第四半导体层17之间的第二半导体层13的延伸部13ex从第三半导体层15流向第一半导体层11。
图8是表示第一实施方式的第五变形例的半导体装置2b的立体示意图。在图8中，省略了第一电极20及第二电极30，表示了半导体部10、第三电极40和第四电极50。
在该例子中，第四半导体层17以与第一绝缘膜45及第二绝缘膜55分离的方式设置。第二半导体层13在第四半导体层17与第一绝缘膜45之间以及第四半导体层17与第二绝缘膜55之间延伸。
第三半导体层15与第一绝缘膜45相接，另一第三半导体层15与第二绝缘膜55相接。在第四半导体层17与第二电极30(参照图1)之间，不设置第三半导体层15。另外，在第一半导体层11与第三半导体层15之间，不设置第四半导体层17。
电子电流Ie从第一半导体层11经由第四半导体层17流入第二电极30。电子电流Ie经由在第三半导体层15与另一第三半导体层15之间与第二半导体层13相接的第二电极30的接触区域流入第二电极30。空穴电流Ih经由位于第四半导体层17与第一绝缘膜45之间以及第四半导体层17与第二绝缘膜55之间的第二半导体层13的延伸部13ex从第三半导体层15流向第一半导体层11。
图9是表示第一实施方式的第六变形例的半导体装置3的立体示意图。在图9中，省略了第一电极20及第二电极30，表示了半导体部10、第三电极40和第四电极50。
在该例子中，第三半导体层15设为包含在第三电极40的延伸方向、例如Y方向上相互分离的多个部分(参照图10的(a))。第三半导体层15的多个部分分别与第一绝缘膜45相接。另外，另一第三半导体层15也具有与第二绝缘膜55相接且相互分离的多个部分。第四半导体层17设于第一半导体层11与第三半导体层15之间。第四半导体层17与第一绝缘膜45或者第二绝缘膜55相接，且在Y方向上延伸。第二半导体层13在第三半导体层15与另一第三半导体层15之间以及第四半导体层17与另一第四半导体层17之间延伸。
图10的(a)及(b)是表示第一实施方式的第七变形例的半导体装置3b的示意图。在图10的(a)中，省略了第一电极20及第二电极30，表示了半导体部10、第三电极40和第四电极50。图10的(b)是沿着图10的(a)中所示的A-A线的剖面图。
在该例子中，第三半导体层15也包含在Y方向上相互分离的多个部分。第三半导体层15的多个部分分别与第一绝缘膜45相接。另一第三半导体层15也包含在Y方向上相互分离的多个部分。另一第三半导体层15的多个部分分别与第二绝缘膜55相接。
第四半导体层17包含在Y方向上相互分离的多个部分。第四半导体层17的多个部分分别以与第一绝缘膜45相接的方式设置。另一第四半导体层17也包含在Y方向上相互分离的多个部分。另一第四半导体层17的多个部分分别与第二绝缘膜55相接。
第二半导体层13在第三半导体层15与另一第三半导体层15之间以及第四半导体层17与另一第四半导体层17之间延伸。
如图10的(b)所示，第四半导体层17在第二半导体层13中以位于第一半导体层11与第三半导体层15之间的方式设置。电子电流Ie从第一半导体层11经由第四半导体层17流向第二电极30(参照图1)的与第二半导体层13相接的部分。空穴电流Ih从第三半导体层15经由第二半导体层13流向第一半导体层11。
图11的(a)及(b)是表示第一实施方式的第八变形例的半导体装置3c的示意图。在图11的(a)中，省略了第一电极20及第二电极30，表示了半导体部10、第三电极40和第四电极50。图11的(b)是沿着图11的(a)中所示的B-B线的剖面图。
图11的(a)所示的第三半导体层15包含在Y方向上相互分离的多个部分(参照图10的(a))。第三半导体层15的多个部分分别以与第一绝缘膜45相接的方式设置。另一第三半导体层15也包含在Y方向上相互分离的多个部分。另一第三半导体层15的多个部分分别以与第二绝缘膜55相接的方式设置。
第四半导体层17包含在Y方向上相互分离的多个部分。第四半导体层17的多个部分分别以与第一绝缘膜45相接的方式设置。另一第四半导体层17也包含在Y方向上相互分离的多个部分。另一第四半导体层17的多个部分分别以与第二绝缘膜55相接的方式设置。
第二半导体层13在第三半导体层15与另一第三半导体层15之间以及第四半导体层17与另一第四半导体层17之间延伸。
如图11的(b)所示，第四半导体层17包含在Y方向上相邻的部分。第二半导体层13具有在第四半导体层17的相邻的部分之间延伸的延伸部13ex。第三半导体层15以经由第二半导体层13的延伸部13ex而与第一半导体层11相向的方式设置。
电子电流Ie从第一半导体层11经由第四半导体层17流入第二电极30与第二半导体层13相接的接触区域。空穴电流Ih经由第二半导体层13的延伸部13ex从第三半导体层15流向第一半导体层11。
(第二实施方式)
图12的(a)及(b)是表示第二实施方式的半导体装置4的示意图。在图12的(a)中，省略了第一电极20及第二电极30，表示了半导体部10、第三电极40和第四电极50。图12的(b)是沿着图12的(a)中所示的C-C线的剖面图。
如图12的(a)所示，半导体装置4的第三半导体层15在从第三电极40朝向第四电极50的方向、例如X方向上延伸，并以与第一绝缘膜45及第二绝缘膜55相接的方式设置。另外，第四半导体层17也在X方向上延伸，并以与第一绝缘膜45及第二绝缘膜55相接的方式设置。
在该例子中，设有多个第四半导体层17。第四半导体层17在第三电极40及第四电极50各自的延伸方向、例如Y方向上排列。第四半导体层17相互分离，并在Y方向上排列。
如图12的(b)所示，第二半导体层13具有在沿Y方向相邻的第四半导体层17之间延伸的延伸部13ex。第三半导体层15以经由第二半导体层13的延伸部13ex而与第一半导体层11相向的方式设置。
电子电流Ie从第一半导体层11经由第四半导体层17流入第二电极30与第二半导体层13相接的接触区域。空穴电流Ih经由第二半导体层13的延伸部13ex从第三半导体层15流向第一半导体层11。
图13的(a)及(b)是表示第二实施方式的第一变形例的半导体装置4b、4c的剖面示意图。在图13的(a)及(b)中，省略了第一电极20、第二电极30及第五半导体层19。
如图13的(a)所示，在Y方向上相邻的第四半导体层17的间隔Wnn例如被设为比第三半导体层15的Y方向的宽度Wp大。
另外，如图13的(b)所示，在Y方向上相邻的第四半导体层17的间隔Wnn也可以比第三半导体层15的Y方向的宽度Wp窄。
在这些例子中，通过在第二半导体层13中设置第四半导体层17，也能够抑制从第二半导体层13向第一半导体层11的空穴注入，降低恢复损耗。
图14的(a)及(b)是表示第二实施方式的第二变形例的半导体装置5的示意图。在图14的(a)中，省略了第一电极20及第二电极30，表示了半导体部10、第三电极40和第四电极50。图14的(b)是沿着图14的(a)中所示的D-D线的剖面图。
如图14的(a)所示，第三半导体层15在从第三电极40朝向第四电极50的方向、例如X方向上延伸，并以与第一绝缘膜45及第二绝缘膜55相接的方式设置。另外，第四半导体层17也在X方向上延伸，并以与第一绝缘膜45及第二绝缘膜55相接的方式设置。
在该例子中，设有多个第三半导体层15及多个第四半导体层17。第三半导体层15及第四半导体层17分别在第三电极40及第四电极50的延伸方向、例如Y方向上排列。第四半导体层17位于第一半导体层11与第三半导体层13之间。
如图14的(b)所示，第二半导体层13位于在Y方向上相邻的第三半导体层15之间以及在Y方向上相邻的第四半导体层17之间。电子电流Ie从第一半导体层11经由第四半导体层17流入第二电极30(参照图1)与第二半导体层13相接的接触区域。另一方面，空穴电流Ih经由在相邻的第四半导体层17之间延伸的第二半导体层13的延伸部13ex从第三半导体层15流向第一半导体层11。
图15的(a)及(b)是表示第二实施方式的第三变形例的半导体装置5b、5c的剖面示意图。在图15的(a)及(b)中，省略了第一电极20、第二电极30及第五半导体层19。
如图15的(a)所示，在Y方向上相邻的第四半导体层17的间隔Wnn被设为比在Y方向上相邻的第三半导体层15的间隔Wpp窄。通过在第二半导体层13中设置第四半导体层17，空穴电流Ih的路径缩窄，从第三半导体层15及第二半导体层13向第一半导体层11的空穴注入受到抑制。通过缩窄间隔Wnn，该效果进一步变大。
另外，如图15的(b)所示，在Y方向上相邻的第三半导体层15的间隔Wpp也可以比在Y方向上相邻的第四半导体层17的间隔Wnn窄。例如，即使间隔Wpp因为制造工序的制约等而较窄，通过在第二半导体层13中设置第四半导体层17，空穴电流Ih的路径也会缩窄，从第三半导体层15及第二半导体层13向第一半导体层11的空穴注入受到抑制。
在这些例子中，通过在第二半导体层13中设置第四半导体层17，也能够抑制从第二半导体层13向第一半导体层11的空穴注入，降低恢复损耗。
(第三实施方式)
图16是表示第三实施方式的半导体装置6的立体示意图。在图16中，省略了第一电极20及第二电极30，表示了半导体部10、第三电极40和第四电极50。
第三电极40及第四电极50分别在沿着半导体部10的表面10F的方向、例如Y方向上延伸。在半导体部10与第三电极40之间，设有第一绝缘膜45。第三电极40通过第一绝缘膜45而与半导体部10绝缘。另外，在半导体部10与第四电极50之间，设有第二绝缘膜55。第四电极50通过第二绝缘膜55而与半导体部10绝缘。
如图16所示，半导体部10还包含第一导电型的第六半导体层16。第六半导体层16例如是n型接触层。第六半导体层16在第二半导体层13与第二电极30(参照图1)之间设于第二半导体层13上。另外，第三半导体层15及第六半导体层16在第二半导体层13上排列，并分别在Y方向上延伸。第二电极30(参照图1)与第三半导体层15及第六半导体层16相接。
第六半导体层16设于第三半导体层15与第一绝缘膜45之间。第六半导体层16与第一绝缘膜45相接，且沿第一绝缘膜45在Y方向上延伸。第三半导体层15与第六半导体层16相接。第六半导体层16的Z方向的长度例如与第三半导体层15的Z方向的长度大致相同。
第四半导体层17在第一半导体层11与第六半导体层16之间设于第二半导体层13中。第六半导体层16设于第四半导体层17的上方。第四半导体层17与第一绝缘膜45相接，且沿第一绝缘膜45在Y方向上延伸。另外，第二半导体层13分别在第一半导体层11与第四半导体层17之间以及第四半导体层17与第六半导体层16之间延伸，并与第一绝缘膜45相接。
半导体部10还包含另一第三半导体层15、另一第四半导体层17和另一第六半导体层16。第二半导体层13在第三半导体层15与另一第三半导体层15之间以及第四半导体层17与另一第四半导体层17之间延伸。另一第四半导体层17与第二绝缘膜55相接，且沿第二绝缘膜55在Y方向上延伸。
另一第六半导体层16设于另一第四半导体层17的上方。另一第六半导体层16设于另一第三半导体层15与第二绝缘膜55之间。另一第六半导体层16与第二绝缘膜55相接，且沿第二绝缘膜55在Y方向上延伸。第二半导体层13分别在第一半导体层11与另一第四半导体层17之间以及另一第四半导体层17与另一第六半导体层16之间延伸，并与第二绝缘膜55相接。
这样，通过在第二半导体层13中设置第四半导体层17，能够抑制从第二半导体层13向第一半导体层11的空穴注入，降低恢复损耗。
图17是表示第三实施方式的第一变形例的半导体装置6b的立体示意图。在该例子中，第三半导体层15设于第六半导体层16与第一绝缘膜45之间。另外，另一第三半导体层15也设于另一第六半导体层16与第二绝缘膜55之间。
第二半导体层13以在第四半导体层17与另一第四半导体层17之间以及第六半导体层16与另一第六半导体层16之间延伸的方式设置。而且，第二半导体层13在第一半导体层11与第四半导体层17之间以及第三半导体层15与第四半导体层17之间延伸，并与第一绝缘膜45相接。另外，第二半导体层13在第一半导体层11与另一第四半导体层17之间以及另一第三半导体层15与另一第四半导体层17之间延伸，并与第二绝缘膜55相接。
图18是表示第三实施方式的第二变形例的半导体装置6c的立体示意图。在该例子中，第六半导体层16设于第三半导体层15与第一绝缘膜45之间。另外，另一第六半导体层16设于另一第三半导体层15与第一绝缘膜45之间。而且，没有设置第四半导体层17，第六半导体层16沿第一绝缘膜45及第二绝缘膜55向下方(－Z方向)延伸。即，第六半导体层16的Z方向的长度比第三半导体层15的Z方向的长度长。
图19是表示第三实施方式的第三变形例的半导体装置6d的立体示意图。在该例子中，第六半导体层16也设于第三半导体层15与第一绝缘膜45之间。另外，另一第六半导体层16设于另一第三半导体层15与第一绝缘膜45之间。而且，第四半导体层17不设于第二半导体层13中。
图20是表示第三实施方式的半导体装置6～6d的特性的图表。横轴是正向电压VF，纵轴是恢复损耗Err。在该图中，描绘了半导体装置1及6～6d的特性。
若将半导体装置6的特性与半导体装置1的特性相比，则VF降低，Err也降低。即，通过在第二半导体层13中设置第四半导体层17，向第一半导体层11注入的空穴减少，而且，通过设置第六半导体层16，VF降低。由此可知，恢复损耗Err进一步降低。
在半导体装置6b中，与半导体装置1相比，恢复损耗Err降低。另一方面，在半导体装置6c中，可获得与半导体装置1的特性大致同等的特性。
在半导体装置6d中，与不设置第四半导体层17及第六半导体层16的比较例的半导体装置(图20中的Ref)相比，恢复损耗Err降低，但是若与设有第四半导体层17的情况相比，恢复损耗Err的降低效果少。
图21是表示第三实施方式的第四变形例的半导体装置7的立体示意图。在该例子中，第三半导体层15及第六半导体层16均被设为与第一绝缘膜45相接且在Y方向上延伸。即，p型接触层(第三半导体层15)及n型接触层(第六半导体层16)设于第四半导体层17的上方，并在Y方向上排列。
另外，另一第三半导体层15及另一第六半导体层16均被设为与第二绝缘膜55相接且在Y方向上延伸。另一第三半导体层15及另一第六半导体层16设于另一第四半导体层17的上方，并在Y方向上排列。
第二半导体层13设于第三半导体层15与另一第三半导体层15之间、第四半导体层17与另一第四半导体层17之间以及第六半导体层16与另一第六半导体层16之间。第二半导体层13在第三半导体层15与第四半导体层17之间以及第六半导体层16与第四半导体层17之间延伸，并与第一绝缘膜45相接。另外，第二半导体层13在另一第三半导体层15与另一第四半导体层17之间以及另一第六半导体层16与另一第四半导体层17之间延伸，并与第一绝缘膜45相接。而且，第二半导体层13被设为在第一半导体层11与第四半导体层17之间延伸并与第一绝缘膜45相接，在第一半导体层11与另一第四半导体层17之间延伸并与第二绝缘膜55相接。
在这样的结构中，也能够降低正向电压VF而降低恢复损耗Err。此外，本实施方式的第六半导体层16并不限定于上述例子。例如，也能够适用于第一实施方式及第二实施方式的半导体装置中的任一方。
对本发明的一些实施方式进行了说明，但这些实施方式是作为例子而提出的，并不意图限定发明的范围。这些新的实施方式能够以其它各种方式实施，能够在不脱离发明的主旨的范围内进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围及主旨中，并且包含于权利要求书所记载的发明及其等同范围内。
Claims (14)
1.一种半导体装置，其特征在于，具备：
半导体部，其包含第一导电型的第一半导体层、第二导电型的第二半导体层、所述第二导电型的第三半导体层和所述第一导电型的第四半导体层；
第一电极，其设于所述半导体部的背面上；
第二电极，其设于所述半导体部的与所述背面相反的一侧的表面上；
第三电极，其配置在设于所述半导体部的所述表面侧的第一沟槽的内部；
第一绝缘膜，其覆盖所述第一沟槽的内表面，且位于所述半导体部与所述第三电极之间；
第四电极，其在所述半导体部的所述表面侧配置在设于与所述第一沟槽相邻的位置的第二沟槽的内部；以及
第二绝缘膜，其覆盖所述第二沟槽的内表面，且位于所述半导体部与所述第四电极之间；
所述第一半导体层在所述第一电极与所述第二电极之间延伸，
所述第二半导体层设于所述第一半导体层与所述第二电极之间，且在所述第三电极与所述第四电极之间延伸，
所述第三半导体层在所述第二半导体层与所述第二电极之间局部设于所述第二半导体层上，包含比所述第二半导体层的第二导电型杂质的浓度高浓度的第二导电型杂质，
在所述第三电极与所述第四电极之间，所述第四半导体层位于所述第二半导体层中，所述第二半导体层包含位于所述第三半导体层与所述第四半导体层之间而使所述第三半导体层与所述第四半导体层分离的部分，
所述第二电极在所述半导体部的所述表面连接于所述第二半导体层及所述第三半导体层。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第四半导体层以与所述第一绝缘膜或者所述第二绝缘膜中的至少某一方相接的方式设置。
3.根据权利要求1所述的半导体装置，其特征在于，
所述第二半导体层包含位于所述第一半导体层与所述第四半导体层之间而使所述第四半导体层与所述第一半导体层分离的另一部分。
4.根据权利要求1所述的半导体装置，其特征在于，
所述第三半导体层以与所述第一绝缘膜或者所述第二绝缘膜中的至少某一方相接的方式设置。
5.根据权利要求1所述的半导体装置，其特征在于，
所述第三电极及所述第四电极分别以从所述半导体部的所述表面向所述第一半导体层中延伸的方式设置。
6.根据权利要求1所述的半导体装置，其特征在于，
所述半导体部还包含独立于所述第三半导体层的另一第三半导体层，
所述第三半导体层与所述第一绝缘膜相接，所述另一第三半导体层以与所述第二绝缘膜相接的方式设置。
7.根据权利要求6所述的半导体装置，其特征在于，
所述半导体部还包含独立于所述第四半导体层的另一第四半导体层，
所述第四半导体层与所述第一绝缘膜相接，所述另一第四半导体层以与所述第二绝缘膜相接的方式设置。
8.根据权利要求1所述的半导体装置，其特征在于，
所述半导体部还包含独立于所述第三半导体层的另一第三半导体层，
所述第三半导体层及所述另一第三半导体层在与从所述第三电极朝向所述第四电极的第一方向正交的第二方向上分离地排列。
9.根据权利要求8所述的半导体装置，其特征在于，
所述半导体部还包含独立于所述第四半导体层的另一第四半导体层，
所述第四半导体层及所述另一第四半导体层在所述第二方向上排列。
10.根据权利要求1所述的半导体装置，其特征在于，
所述第四半导体层位于所述第一半导体层与所述第三半导体层之间。
11.根据权利要求1所述的半导体装置，其特征在于，
所述半导体部还包含所述第一导电型的第五半导体层和所述第一导电型的第六半导体层，
所述第五半导体层设于所述第一半导体层与所述第一电极之间，包含比所述第一半导体层的第一导电型杂质的浓度高浓度的第一导电型杂质，
所述第六半导体层设于所述第二半导体层与所述第二电极之间，
所述第三半导体层及所述第六半导体层在所述第二半导体层上排列，并与所述第二电极连接。
12.根据权利要求11所述的半导体装置，其特征在于，
所述第六半导体层设于所述第三半导体层与所述第一绝缘膜或者所述第二绝缘膜之间，
所述第四半导体层位于所述第一半导体层与所述第六半导体层之间。
13.根据权利要求11所述的半导体装置，其特征在于，
所述半导体部还具备另一第三半导体层和另一第六半导体层，
所述第三半导体层设于所述第六半导体层与所述第一绝缘膜之间，
所述另一第三半导体层设于所述另一第六半导体层与所述第二绝缘膜之间，
所述第二半导体层在所述第六半导体层与所述另一第六半导体层之间延伸，并与所述第二电极连接。
14.根据权利要求11所述的半导体装置，其特征在于，
所述第三半导体层及所述第六半导体层与所述第一绝缘膜或者所述第二绝缘膜相接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022119593A JP2023140256A (ja) | 2022-03-22 | 2022-07-27 | 半導体装置 |
| JP2022-119593 | 2022-07-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117525124A true CN117525124A (zh) | 2024-02-06 |
Family
ID=89755544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211023078.6A Pending CN117525124A (zh) | 2022-07-27 | 2022-08-25 | 半导体装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117525124A (zh) |
-
2022
- 2022-08-25 CN CN202211023078.6A patent/CN117525124A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101022300B1 (ko) | 반도체 장치 | |
| US8723253B2 (en) | Semiconductor device and method for manufacturing same | |
| US7417265B2 (en) | Schottky diode structure with enhanced breakdown voltage and method of manufacture | |
| US20060226504A1 (en) | High-breakdown-voltage semiconductor device | |
| US10903348B2 (en) | Semiconductor device | |
| US11349020B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| US20170077089A1 (en) | Semiconductor device | |
| US10083956B2 (en) | Semiconductor device | |
| US20210296477A1 (en) | Semiconductor device | |
| US11749751B2 (en) | Lateral DMOS with integrated Schottky diode | |
| CN113161418A (zh) | 半导体装置 | |
| CN117525124A (zh) | 半导体装置 | |
| JP7039429B2 (ja) | 半導体装置 | |
| US11094691B2 (en) | Semiconductor device | |
| US20230307555A1 (en) | Semiconductor device | |
| JP2023140256A (ja) | 半導体装置 | |
| US11355602B2 (en) | Semiconductor device having multiple conductive parts | |
| US11769800B2 (en) | Semiconductor device | |
| US20230090885A1 (en) | Semiconductor device | |
| US11437503B2 (en) | Semiconductor device | |
| US20240030344A1 (en) | Semiconductor device | |
| JP7237772B2 (ja) | 半導体装置 | |
| JP2021132195A (ja) | 半導体装置 | |
| CN116799048A (zh) | 半导体装置 | |
| JP2023123185A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |