CN117520224A - 计算机数据处理架构及其数据处理方法 - Google Patents

Abstract

本申请公开了一种计算机数据处理架构及其数据处理方法，其中，该计算机数据处理架构包括DDR模块、总线矩阵和数据处理模块，其中，总线矩阵与DDR模块连接；数据处理模块与总线矩阵连接，数据处理模块包括系统控制器、执行器、仲裁器、数据输入单元和数据输出单元，执行器包括多个执行引擎，系统控制器分别与多个执行引擎连接，多个执行引擎分别与仲裁器连接，数据输入单元和数据输出单元分别与仲裁器连接。本方案可以降低计算机数据处理架构的功耗。

Description

计算机数据处理架构及其数据处理方法

技术领域

本申请实施例涉及计算机视觉技术领域，具体涉及一种计算机数据处理架构及其数据处理方法。

背景技术

随着社会发展和科学进步，计算机视觉在社会发展中发挥越来越重要的作用，已广泛应用于交通监控、工业生产、航空航天、车辆导航、视频处理以及人机交互等领域。随着需求越来越高，制作工艺以及分辨率也随之提升，大量复杂的视觉信息数据，为计算机进行信息处理和分析提供充足的样本。

然而，目前在对视觉信息数据进行处理时，无法灵活调配架构内部的硬件结构，导致架构的功耗较高。

发明内容

本申请实施例提供了一种计算机数据处理架构及其数据处理方法，可以降低计算机数据处理架构的功耗。

第一方面，本申请实施例提供了一种计算机数据处理架构，包括：

DDR模块；

总线矩阵，所述总线矩阵与所述DDR模块连接；

数据处理模块，所述数据处理模块与所述总线矩阵连接，所述数据处理模块包括系统控制器、执行器、仲裁器、数据输入单元和数据输出单元，所述执行器包括多个执行引擎，所述系统控制器分别与多个所述执行引擎连接，多个所述执行引擎分别与所述仲裁器连接，所述数据输入单元和所述数据输出单元分别与所述仲裁器连接。

在本申请实施例提供的计算机数据处理架构中，所述数据处理模块还包括全局缓存器，所述全局缓存器连接于多个所述执行引擎和所述仲裁器之间。

在本申请实施例提供的计算机数据处理架构中，所述全局缓存器中具有cell单元。

在本申请实施例提供的计算机数据处理架构中，所述数据输入单元包括解压单元和第一内部总线，所述解压单元与所述第一内部总线连接，所述第一内部总线与所述仲裁器连接，输入数据直接通过所述第一内部总线输入或依次通过所述解压单元和所述第一内部总线输入。

在本申请实施例提供的计算机数据处理架构中，所述解压单元采用ARM帧缓存解压技术进行解压处理。

在本申请实施例提供的计算机数据处理架构中，所述数据输出单元包括压缩单元和第二内部总线，所述压缩单元和所述第二内部总线分别与所述仲裁器连接，所述压缩单元与所述第二内部总线连接，输出数据直接通过所述第二内部总线输出或依次通过所述压缩单元和所述第二内部总线输出。

在本申请实施例提供的计算机数据处理架构中，所述压缩单元采用ARM帧缓存压缩技术进行压缩处理。

在本申请实施例提供的计算机数据处理架构中，所述系统控制器通过AHB总线与外部驱动连接。

第二方面，本申请实施例提供了一种数据处理方法，所述数据处理方法应用于上述的计算机数据处理架构，所述数据处理方法包括：

外部驱动通过AHB总线向系统控制器发送数据处理指令，以使数据处理模块根据所述外部驱动的当前应用场景进行相应配置；

系统控制器对所述数据处理指令进行解析，并将解析结果发送至执行器；

执行器根据所述解析结果调整有效执行引擎的数量；

各有效执行引擎向仲裁器发送读写指令，以使所述仲裁器根据所述读写指令配置各有效执行引擎获取目标数据的顺序；

配置完成后，所述执行器向所述系统控制器发送完成信号，以便所述系统控制器通知所述外部驱动开始工作。

第三方面，本申请实施例提供了一种电子设备，所述电子设备包括上述的计算机数据处理架构。

综上所述，本申请实施例提供的计算机数据处理架构包括DDR模块、总线矩阵和数据处理模块，其中，所述总线矩阵与所述DDR模块连接；所述数据处理模块与所述总线矩阵连接，所述数据处理模块包括系统控制器、执行器、仲裁器、数据输入单元和数据输出单元，所述执行器包括多个执行引擎，所述系统控制器分别与多个所述执行引擎连接，多个所述执行引擎分别与所述仲裁器连接，所述数据输入单元和所述数据输出单元分别与所述仲裁器连接。在本方案提供的计算机数据处理架构中，外部驱动可以通过AHB总线向系统控制器发送数据处理指令，以使数据处理模块根据外部驱动的当前应用场景进行相应配置，灵活调整计算机数据处理架构的有效硬件结构，从而降低计算机数据处理架构的功耗。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的计算机数据处理架构的结构示意图。

图2是本申请实施例提供的计算机数据处理架构的另一结构示意图。

图3是本申请实施例提供的计算机数据处理架构的又一结构示意图。

图4是本申请实施例提供的数据处理方法的流程示意图。

图5是本申请实施例提供的电子设备的结构示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。

应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”、“部件”或者“单元”可以混合地使用。

在本申请的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，“第一”、“第二”等术语仅用于描述目的，而不能理解为指示或暗示相对重要性。

目前在对视觉信息数据进行处理时，无法灵活调配架构内部的硬件结构，导致架构的功耗较高。

基于此，本申请实施例提供了一种计算机数据处理架构及其数据处理方法，其中，该计算机数据处理架构可以集成在电子设备中，该电子设备可以是服务器，也可以是终端等设备；其中，该终端可以包括手机、穿戴式智能设备、平板电脑、笔记本电脑、以及个人计算机(Personal Computer，PC)等；该服务器可以是独立的物理服务器，也可以是多个物理服务器构成的服务器集群或者分布式系统，还可以是提供云服务、云数据库、云计算、云函数、云存储、网络服务、云通信、中间件服务、域名服务、安全服务、CDN、以及大数据和人工智能平台等基础云计算服务的云服务器。

以下将通过具体实施例分别对本申请所示的技术方案进行详细说明。需要说明的是，以下实施例的描述顺序不作为对实施例优先顺序的限定。

请参阅图1，图1是本申请实施例提供的计算机数据处理架构的结构示意图。该计算机数据处理架构可以包括双倍速率同步动态随机存储器(Double Data Rate SDRAM，DDR)模块100、总线矩阵(bus_mstrix)200和数据处理模块300。其中，DDR模块100与总线矩阵200连接，数据处理模块300与总线矩阵200连接。

在一些实施例中，该DDR模块100可以包括配置输入图像数据的基地址和存储空间的像素存储阵列，以及配置图像数据卷积运算结果的目标地址的卷积结果存储阵列。其中，输入图像数据的像素大小范围可以为2*2至1024*1024，并以矩阵的形式保存在DDR模块100中。

如图2所示，该数据处理模块300可以包括系统控制器(sys_ctrl)1、执行器2、仲裁器(axi_arbit)3、数据输入单元4和数据输出单元5。其中，执行器2包括多个执行引擎(Engine)21，系统控制器1分别与多个执行引擎21连接，多个执行引擎21分别与仲裁器3连接，数据输入单元4和数据输出单元5分别与仲裁器3连接。

在现有技术中，架构的硬件设计模式太固定，会严重限制架构的应用场景和后续的拓展性。而在本申请实施例中，数据处理模块300可以根据外部驱动的当前应用场景对计算机数据处理架构内部的硬件结构进行灵活调整，使得该计算机数据架构根据当前应用场景配置最合适的有效硬件结构，从而提高计算机数据处理架构内部硬件结构的利用率，避免每次数据处理均需调用数据处理模块300中的全部硬件结构，造成系统资源浪费。也即，本方案可以降低计算机数据处理架构的功耗。具体的，外部驱动通过高级高性能(AdvancedHigh Performance Bus，AHB)总线向系统控制器1发送数据处理指令，之后，系统控制器1对数据处理指令进行解析，并将解析结果发送至执行器2，执行器2可以根据解析结果调整有效执行引擎21的数量。

在一些实施例中，如图3所示，该数据处理模块300还可以包括全局缓存器(global_buffer)6，多个执行引擎21分别通过全局缓存器6与仲裁器3连接。该全局缓存器6可以用于缓存从DDR模块100中读取的数据。

在现有技术中，在进行数据处理时，各执行引擎需要按照时序依次从DDR模块读取数据和计算。比如，第一执行引擎读取数据并计算完成后第二执行引擎开始读取数据并计算，第二执行引擎读取数据并计算完成后第三执行引擎开始读取数据并计算，依次类推。因此，极大的增加了读数的时间和功耗。而在本申请实施例中，该全局缓存器6中设置有cell单元，该cell单元可以用于对读取的数据进行按块缓存。可以理解的是，在数据处理过程中，多个执行引擎21所处理的数据具有高度的重复性。因此，本实施例通过在全局缓存器6中加入cell单元，可以使得存入该全局缓存器6中的数据按块处理。并且，各执行引擎21之间可以共享数据。在具体实施过程中，在执行器2读取当前cell单元的数据之后，各执行引擎21共享该数据，并分别进行计算。在各执行引擎21均计算完毕之后，再读取下一cell单元的数据，从而最大程度减少本地存储数据的开销和最大程度提高数据的利用率。

并且，由于该全局缓冲器6中设置有cell单元。在向DDR模块读取数据时，可以对待读取数据按照cell单元进行压缩，从而降低AHB总线负荷。比如，当压缩率为50％时，可以降低AHB总线一半的访问量。

可以理解的是，根据图像的特征，通常当前像素点的特性与周边若干个(比如是N*N)像素点相关。因此，在图像处理过程中按块处理相比于按行处理，在像素点关系上可以更早解出依赖，从而减少对像素点的存储开销。

比如，当对于N＝3，分辨率为1280*720的图像数据，按块处理需要读取的数据个数为9。按行处理需要读取的数据个数为2563。因此，本实施例通过在当前的架构中引入了按块处理的技术，可以最大程度减少数据读取量，及时减少对图像数据的依赖，减少内存的开销。

在一些实施例中，数据输入单元4包括解压单元41和第一内部总线42，解压单元41与第一内部总线42连接，第一内部总线42与仲裁器3连接。在具体实施过程中，输入数据可以直接通过第一内部总线42输入，也可以依次通过解压单元41和第一内部总线42输入。

在一些实施例中，数据输出单元5包括压缩单元51和第二内部总线52，压缩单元51和第二内部总线52分别与仲裁器3连接，压缩单元51与第二内部总线52连接。在具体实施过程中，输出数据可以直接通过第二内部总线52输出，也可以依次通过压缩单元51和第二内部总线52输出。

在一些实施例中，系统控制器1还可以通过全局缓存器将解析结果发送至仲裁器，以使仲裁器根据该解析结果选择与当前应用场景适配的数据输入通道和数据输出通道。比如，输入数据依次通过解压单元和第一内部总线输入，输出数据依次通过压缩单元和第二内部总线输出。

需要说明的是，解压单元41采用ARM帧缓存解压技术(Arm-frame BufferCompression)进行解压处理，压缩单元51采用ARM帧缓存压缩技术进行压缩处理。

其中，ARM帧缓存解压技术指的是利用图像在相邻像素点在空间上的相似性以4*4区域的16个像素点为单元进行压缩。采用ARM帧缓存解压技术可以使得常规图片压缩比达到50％左右。

综上，本申请实施例提供的计算机数据处理架构包括DDR模块100、总线矩阵200和数据处理模块300，其中，总线矩阵200与DDR模块100连接；数据处理模块300与总线矩阵200连接，数据处理模块300包括系统控制器1、执行器2、仲裁器3、数据输入单元4和数据输出单元5，执行器2包括多个执行引擎21，系统控制器1分别与多个执行引擎21连接，多个执行引擎21分别与仲裁器3连接，数据输入单元4和数据输出单元5分别与仲裁器3连接。在本方案提供的计算机数据处理架构中，外部驱动可以通过AHB总线向系统控制器1发送数据处理指令，以使数据处理模块300根据外部驱动的当前应用场景进行相应配置，灵活调整计算机数据处理架构的有效硬件结构，从而降低计算机数据处理架构的功耗。

为便于更好的实施本申请实施例提供的计算机数据处理架构，本申请实施例还提供了一种数据处理方法。其中名词的含义与上述计算机数据处理架构相同，具体实现细节可以参考架构实施例中的说明。

请参阅图4，图4是本申请实施例提供的数据处理方法的流程示意图，该数据处理方法应用于上述的计算机数据处理架构。该数据处理方法的具体流程可以如下：

101、外部驱动通过AHB总线向系统控制器发送数据处理指令，以使数据处理模块根据外部驱动的当前应用场景进行相应配置。

可以理解的是，该数据处理指令可以携带有外部驱动的当前应用场景。比如，图像特征提取、图像裁剪、图像美化等。

102、系统控制器对数据处理指令进行解析，并将解析结果发送至执行器。

在具体实施过程中，系统控制器可以通过对该数据处理指令进行解析，得到当前应用场景所需的有效执行引擎的数量，以及数据输入通道和数据输出通道等解析结果。

103、执行器根据解析结果调整有效执行引擎的数量。

其中，该执行器中包括多个执行引擎。在具体实施过程中，执行器可以根据解析结果将其中的一部分执行器标记为有效，一份执行器标记为失效，从而达到调整有效执行引擎的数量的目的。

在一些实施例中，系统控制器还可以通过全局缓存器将该解析结果发送至仲裁器，以使仲裁器根据该解析结果调整数据输入通道和数据输出通道。比如，输入数据依次通过解压单元和第一内部总线输入，输出数据依次通过压缩单元和第二内部总线输出。

104、各有效执行引擎向仲裁器发送读写指令，以使仲裁器根据读写指令配置各有效执行引擎获取目标数据的顺序。

在具体实施过程中，当有效执行引擎的数量调整完成后，各有效执行引擎可以开始计算，并在需要访问目标数据时向仲裁器发送读写指令，以使仲裁器根据读写指令配置各有效执行引擎获取目标数据的顺序。

需要说明的是，该目标数据为DDR模块中的图像数据。在本申请实施例中，每一次从DDR模块中读取的图像数据可以先存储在全局缓存器中。该全局缓存器中具有cell单元。

可以理解的是，在数据处理过程中，多个执行引擎所处理的数据具有高度的重复性。因此，本实施例通过在全局缓存器中加入cell单元，可以使得存入该全局缓存器中的数据均按块处理，并在需要用到当前cell单元的执行单元都计算完毕之后，再从DDR模块中读取新的数据存入该cell单元，从而最大程度减少本地存储数据的开销和最大程度提高数据的利用率。

105、配置完成后，执行器向系统控制器发送完成信号，以便系统控制器通知外部驱动开始工作。

以上各个硬件结构的具体实施方式可参见上述的计算机数据处理架构的实施例，在此不再一一赘述。

综上所述，本申请实施例提供的数据处理方法包括外部驱动通过AHB总线向系统控制器发送数据处理指令，以使数据处理模块根据外部驱动的当前应用场景进行相应配置；系统控制器对数据处理指令进行解析，并将解析结果发送至执行器；执行器根据解析结果调整有效执行引擎的数量；各有效执行引擎向仲裁器发送读写指令，以使仲裁器根据读写指令配置各有效执行引擎获取目标数据的顺序；配置完成后，执行器向系统控制器发送完成信号，以便系统控制器通知外部驱动开始工作。在本方案中，外部驱动可以通过AHB总线向系统控制器发送数据处理指令，以使数据处理模块根据外部驱动的当前应用场景进行相应配置，灵活调整计算机数据处理架构的有效硬件结构，从而降低计算机数据处理架构的功耗。

本申请实施例还提供一种电子设备，其中可以集成有本申请实施例的计算机数据处理架构，如图5所示，其示出了本申请实施例所涉及的电子设备的结构示意图，具体来讲：

该电子设备可以包括射频(Radio Frequency，RF)电路601、包括有一个或一个以上计算机可读存储介质的存储器602、输入单元603、显示单元604、传感器605、音频电路606、无线保真(Wireless Fidelity，WiFi)模块607、包括有一个或者一个以上处理核心的处理器608、以及电源609等部件。本领域技术人员可以理解，图5中示出的电子设备结构并不构成对电子设备的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。

其中：

RF电路601可用于收发信息或通话过程中，信号的接收和发送，特别地，将基站的下行信息接收后，交由一个或者一个以上处理器608处理；另外，将涉及上行的数据发送给基站。通常，RF电路601包括但不限于天线、至少一个放大器、调谐器、一个或多个振荡器、用户身份模块(Subscriber Identity Module，SIM)卡、收发信机、耦合器、低噪声放大器(LowNoise Amplifier，LNA)、双工器等。此外，RF电路601还可以通过无线通信与网络和其他设备通信。无线通信可以使用任一通信标准或协议，包括但不限于全球移动通讯系统(GlobalSystem of Mobile communication，GSM)、通用分组无线服务(General Packet RadioService，GPRS)、码分多址(Code Division Multiple Access，CDMA)、宽带码分多址(Wideband Code Division Multiple Access，WCDMA)、长期演进(Long Term Evolution，LTE)、电子邮件、短消息服务(Short Messaging Service，SMS)等。

存储器602可用于存储软件程序以及模块，处理器608通过运行存储在存储器602的软件程序以及模块，从而执行各种功能应用以及信息处理。存储器602可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等；存储数据区可存储根据电子设备的使用所创建的数据(比如音频数据、电话本等)等。此外，存储器602可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。相应地，存储器602还可以包括存储器控制器，以提供处理器608和输入单元603对存储器602的访问。

输入单元603可用于接收输入的数字或字符信息，以及产生与用户设置以及功能控制有关的键盘、鼠标、操作杆、光学或者轨迹球信号输入。具体地，在一个具体的实施例中，输入单元603可包括触敏表面以及其他输入设备。触敏表面，也称为触摸显示屏或者触控板，可收集用户在其上或附近的触摸操作(比如用户使用手指、触笔等任何适合的物体或附件在触敏表面上或在触敏表面附近的操作)，并根据预先设定的程式驱动相应的连接装置。可选的，触敏表面可包括触摸检测装置和触摸控制器两个部分。其中，触摸检测装置检测用户的触摸方位，并检测触摸操作带来的信号，将信号传送给触摸控制器；触摸控制器从触摸检测装置上接收触摸信息，并将它转换成触点坐标，再送给处理器608，并能接收处理器608发来的命令并加以执行。此外，可以采用电阻式、电容式、红外线以及表面声波等多种类型实现触敏表面。除了触敏表面，输入单元603还可以包括其他输入设备。具体地，其他输入设备可以包括但不限于物理键盘、功能键(比如音量控制按键、开关按键等)、轨迹球、鼠标、操作杆等中的一种或多种。

显示单元604可用于显示由用户输入的信息或提供给用户的信息以及电子设备的各种图形用户接口，这些图形用户接口可以由图形、文本、图标、视频和其任意组合来构成。显示单元604可包括显示面板，可选的，可以采用液晶显示器(Liquid Crystal Display，LCD)、有机发光二极管(Organic Light-Emitting Diode，OLED)等形式来配置显示面板。进一步的，触敏表面可覆盖显示面板，当触敏表面检测到在其上或附近的触摸操作后，传送给处理器608以确定触摸事件的类型，随后处理器608根据触摸事件的类型在显示面板上提供相应的视觉输出。虽然在图5中，触敏表面与显示面板是作为两个独立的部件来实现输入和输入功能，但是在某些实施例中，可以将触敏表面与显示面板集成而实现输入和输出功能。

电子设备还可包括至少一种传感器605，比如光传感器、运动传感器以及其他传感器。具体地，光传感器可包括环境光传感器及接近传感器，其中，环境光传感器可根据环境光线的明暗来调节显示面板的亮度，接近传感器可在电子设备移动到耳边时，关闭显示面板和/或背光。作为运动传感器的一种，重力加速度传感器可检测各个方向上(一般为三轴)加速度的大小，静止时可检测出重力的大小及方向，可用于识别手机姿态的应用(比如横竖屏切换、相关游戏、磁力计姿态校准)、振动识别相关功能(比如计步器、敲击)等；至于电子设备还可配置的陀螺仪、气压计、湿度计、温度计、红外线传感器等其他传感器，在此不再赘述。

音频电路606、扬声器，传声器可提供用户与电子设备之间的音频接口。音频电路606可将接收到的音频数据转换后的电信号，传输到扬声器，由扬声器转换为声音信号输出；另一方面，传声器将收集的声音信号转换为电信号，由音频电路606接收后转换为音频数据，再将音频数据输出处理器608处理后，经RF电路601以发送给比如另一电子设备，或者将音频数据输出至存储器602以便进一步处理。音频电路606还可能包括耳塞插孔，以提供外设耳机与电子设备的通信。

WiFi属于短距离无线传输技术，电子设备通过WiFi模块607可以帮助用户收发电子邮件、浏览网页和访问流式媒体等，它为用户提供了无线的宽带互联网访问。虽然图5，示出了WiFi模块607，但是可以理解的是，其并不属于电子设备的必须构成，完全可以根据需要在不改变发明的本质的范围内而省略。

处理器608是电子设备的控制中心，利用各种接口和线路连接整个手机的各个部分，通过运行或执行存储在存储器602内的软件程序和/或模块，以及调用存储在存储器602内的数据，执行电子设备的各种功能和处理数据，从而对手机进行整体监控。可选的，处理器608可包括一个或多个处理核心；优选的，处理器608可集成应用处理器和调制解调处理器，其中，应用处理器主要处理操作系统、用户界面和应用程序等，调制解调处理器主要处理无线通信。可以理解的是，上述调制解调处理器也可以不集成到处理器608中。

电子设备还包括给各个部件供电的电源609(比如电池)，优选的，电源可以通过电源管理系统与处理器608逻辑相连，从而通过电源管理系统实现管理充电、放电、以及功耗管理等功能。电源609还可以包括一个或一个以上的直流或交流电源、再充电系统、电源故障检测电路、电源转换器或者逆变器、电源状态指示器等任意组件。

尽管未示出，电子设备还可以包括摄像头、蓝牙模块等，在此不再赘述。具体在本实施例中，电子设备中的处理器608会按照如下的指令，将一个或一个以上的应用程序的进程对应的可执行文件加载到存储器602中，并由处理器608来运行存储在存储器602中的应用程序，从而实现各种功能。

以上分别对本申请所提供的计算机数据处理架构、数据处理方法及电子设备进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种计算机数据处理架构，其特征在于，包括：

DDR模块；

总线矩阵，所述总线矩阵与所述DDR模块连接；

数据处理模块，所述数据处理模块与所述总线矩阵连接，所述数据处理模块包括系统控制器、执行器、仲裁器、数据输入单元和数据输出单元，所述执行器包括多个执行引擎，所述系统控制器分别与多个所述执行引擎连接，多个所述执行引擎分别与所述仲裁器连接，所述数据输入单元和所述数据输出单元分别与所述仲裁器连接。

2.如权利要求1所述的计算机数据处理架构，其特征在于，所述数据处理模块还包括全局缓存器，所述全局缓存器连接于多个所述执行引擎和所述仲裁器之间。

3.如权利要求2所述的计算机数据处理架构，其特征在于，所述全局缓存器中具有cell单元。

4.如权利要求1所述的计算机数据处理架构，其特征在于，所述数据输入单元包括解压单元和第一内部总线，所述解压单元与所述第一内部总线连接，所述第一内部总线与所述仲裁器连接，输入数据直接通过所述第一内部总线输入或依次通过所述解压单元和所述第一内部总线输入。

5.如权利要求4所述的计算机数据处理架构，其特征在于，所述解压单元采用ARM帧缓存解压技术进行解压处理。

6.如权利要求1所述的计算机数据处理架构，其特征在于，所述数据输出单元包括压缩单元和第二内部总线，所述压缩单元和所述第二内部总线分别与所述仲裁器连接，所述压缩单元与所述第二内部总线连接，输出数据直接通过所述第二内部总线输出或依次通过所述压缩单元和所述第二内部总线输出。

7.如权利要求6所述的计算机数据处理架构，其特征在于，所述压缩单元采用ARM帧缓存压缩技术进行压缩处理。

8.如权利要求1所述的计算机数据处理架构，其特征在于，所述系统控制器通过AHB总线与外部驱动连接。

9.一种数据处理方法，其特征在于，所述数据处理方法应用于权利要求1～8任一项所述的计算机数据处理架构，所述数据处理方法包括：

外部驱动通过AHB总线向系统控制器发送数据处理指令，以使数据处理模块根据所述外部驱动的当前应用场景进行相应配置；

系统控制器对所述数据处理指令进行解析，并将解析结果发送至执行器；

执行器根据所述解析结果调整有效执行引擎的数量；

各有效执行引擎向仲裁器发送读写指令，以使所述仲裁器根据所述读写指令配置各有效执行引擎获取目标数据的顺序；

配置完成后，所述执行器向所述系统控制器发送完成信号，以便所述系统控制器通知所述外部驱动开始工作。

10.一种电子设备，其特征在于，所述电子设备包括权利要求1～9任一项所述的计算机数据处理架构。