CN117501849A - 纹路识别模组以及显示装置 - Google Patents

纹路识别模组以及显示装置 Download PDF

Info

Publication number
CN117501849A
CN117501849A CN202280001536.8A CN202280001536A CN117501849A CN 117501849 A CN117501849 A CN 117501849A CN 202280001536 A CN202280001536 A CN 202280001536A CN 117501849 A CN117501849 A CN 117501849A
Authority
CN
China
Prior art keywords
substrate
pattern recognition
layer
recognition module
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280001536.8A
Other languages
English (en)
Inventor
耿越
李成
李重寰
祁朝阳
代翼
李泽飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Sensor Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Sensor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Sensor Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117501849A publication Critical patent/CN117501849A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种纹路识别模组以及显示装置，该纹路识别模组包括纹路识别基板，纹路识别基板具有纹路采集区域(AA)以及至少部分围绕纹路采集区域(AA)的周边区域(NA)，且包括衬底基板(10)、多个感光子像素(SP)、光学模组层(20)以及支撑层(SCF)，多个感光子像素(SP)设置在衬底基板(10)上，且位于纹路采集区域(AA)，每个感光子像素(SP)包括感光元件(SPE)，用于纹路采集，光学模组层(20)设置在多个感光子像素(SP)的远离衬底基板(10)的一侧，配置为调节光的传输，支撑层(SCF)设置在光学模组层(20)的远离衬底基板(10)的一侧，包括采集开口(SCF‑O)，采集开口(SCF‑O)暴露多个感光子像素(SP)。该纹路识别模组具有更好的稳定性。

Description

纹路识别模组以及显示装置 技术领域
本公开的实施例涉及一种纹路识别模组以及显示装置。
背景技术
由于皮肤纹路例如指纹图案或掌纹图案的唯一性，结合光学成像的纹路识别技术逐渐被各种电子产品采用以用于身份验证、电子支付等功能。目前的电子产品，例如手机、平板电脑等具有的显示屏正往大屏化、全屏化方向发展，对此，如何设计更加优化的纹路识别模组以及如何将纹路识别模组与显示基板结合，来提升用户的纹路识别体验是本领域关注的焦点问题。
发明内容
本公开至少一实施例提供一种纹路识别模组，该纹路识别模组包括纹路识别基板，所述纹路识别基板具有纹路采集区域以及至少部分围绕所述纹路采集区域的周边区域，且包括衬底基板、多个感光子像素、光学模组层以及支撑层，多个感光子像素设置在衬底基板上，且位于所述纹路采集区域，其中，所述多个感光子像素的每个包括感光元件，用于纹路采集，光学模组层设置在所述多个感光子像素的远离所述衬底基板的一侧，配置为调节光的传输，支撑层设置在所述光学模组层的远离所述衬底基板的一侧，包括采集开口，其中，所述采集开口暴露所述多个感光子像素。
例如，本公开至少一实施例提供的纹路识别模组中，所述周边区域包括至少部分围绕所述纹路采集区域的虚设子像素区域，所述纹路识别基板还包括设置在所述衬底基板上且位于所述虚设子像素区域的多个虚设子像素，其中，所述多个虚设子像素在所述衬底基板上的正投影位于所述支撑层在所述衬底基板上的正投影内部。
例如，本公开至少一实施例提供的纹路识别模组中，所述多个虚设子像素在所述衬底基板上的正投影位于所述光学模组层在所述衬底基板上的正投影内。
例如，本公开至少一实施例提供的纹路识别模组中，所述光学模组层在所述衬底基板的长度方向的裁切尺寸公差为±δ H-lens，在所述衬底基板的宽度方向的裁切尺寸公差为±δ V-lens，δ H-lens＝δ V-lens＝δ1；所述光学模组层在所述衬底基板的长度方向的贴附位置公差为±△ H-lens，在所述衬底基板的宽度方向的贴附位置公差为±△ V-lens，△ H-lens＝△ V-lens＝△1，所述虚设子像素区域在所述衬底基板上的正投影的边缘与所述光学模组层在所述衬底基板上的正投影的边缘的距离为OL lens，则：
例如，本公开至少一实施例提供的纹路识别模组中，所述纹路采集区域与所述虚设子像素区域的总长度为H AA+dummy，总宽度为V AA+dummy，所述光学模组层的长度为H lens，宽度为V lens，则:
例如，本公开至少一实施例提供的纹路识别模组中，所述光学模组层在所述衬底基板上的正投影的边缘位于所述支撑层在所述衬底基板上的正投影内。
例如，本公开至少一实施例提供的纹路识别模组中，在垂直于所述衬底基板的方向上，所述支撑层的厚度为200微米-500微米。
例如，本公开至少一实施例提供的纹路识别模组中，所述支撑层的边缘与所述衬底基板的边缘至少部分齐平；或者，所述支撑层的边缘超出所述衬底基板的边缘。
例如，本公开至少一实施例提供的纹路识别模组中，所述周边区域还包括位于所述虚设子像素区域的远离所述纹路采集区域一侧的电路绑定区域，所述纹路识别模组还包括覆晶薄膜以及电磁屏蔽层；覆晶薄膜具有第一绑定端，其中，所述第一绑定端绑定于所述电路绑定区域，电磁屏蔽层设置在所述覆晶薄膜的远离所述衬底基板的一侧，其中，所述覆晶薄膜的至少所述第一绑定端在所述衬底基板上的正投影位于所述电磁屏蔽层在所述衬底基板上的正投影内。
例如，本公开至少一实施例提供的纹路识别模组中，所述电路绑定区域包括位于所述虚设子像素区域的第一侧的第一电路绑定区域以及位于所述虚设子像素区域的第二侧的第二电路绑定区域，所述覆晶薄膜 包括扫描驱动覆晶薄膜以及读取电路覆晶薄膜，所述读取电路覆晶薄膜的第一绑定端绑定于所述第一电路绑定区域，所述扫描驱动覆晶薄膜的第一绑定端绑定于所述第二电路绑定区域。
例如，本公开至少一实施例提供的纹路识别模组中，所述第一侧和所述第二侧相邻。
例如，本公开至少一实施例提供的纹路识别模组中，所述电磁屏蔽层的边缘与相邻的所述衬底基板的边缘具有间隔。
例如，本公开至少一实施例提供的纹路识别模组中，所述电磁屏蔽层在所述衬底基板的长度方向的裁切尺寸公差为±δ H-EMI，在所述衬底基板的宽度方向的裁切尺寸公差为±δ V-EMI，δ H-EMI＝δ V-EMI＝δ2；所述电磁屏蔽层在所述衬底基板的长度方向的贴附位置公差为±△ H-EMI，在所述衬底基板的宽度方向的贴附位置公差为±△ V-EMI，△ H-EMI＝△ V-EMI＝△2；所述电磁屏蔽层的边缘与所述衬底基板的边缘在所述长度方向和所述宽度方向的间隔距离为OL EMI，则：
例如，本公开至少一实施例提供的纹路识别模组中，所述电磁屏蔽层的至少部分边缘与所述衬底基板的边缘齐平。
例如，本公开至少一实施例提供的纹路识别模组中，所述电磁屏蔽层与相邻的所述光学模组层具有间隔，且间隔距离为Gap EMI，则：
例如，本公开至少一实施例提供的纹路识别模组中，在垂直于所述衬底基板的方向上，所述电磁屏蔽层的厚度为10微米-50微米。
例如，本公开至少一实施例提供的纹路识别模组中，所述电磁屏蔽层与所述支撑层具有间隔。
例如，本公开至少一实施例提供的纹路识别模组中，所述支撑层在所述衬底基板的长度方向的裁切尺寸公差为±δ H-SCF，在所述衬底基板的宽度方向的裁切尺寸公差为±δ V-SCF，δ H-SCF＝δ V-SCF＝δ3；所述支撑层在所述衬底基板的长度方向的贴附位置公差±△ H-SCF，在所述衬底基板的宽度方向的贴附位置公差±△ V-SCF，△ H-SCF＝△ V-SCF＝△3；所述电磁屏蔽层与所述支撑层具的间隔距离为Gap SCF，则：
例如，本公开至少一实施例提供的纹路识别模组还包括：设置在所述衬底基板的远离所述多个感光子像素一侧的第一胶层。
例如，本公开至少一实施例提供的纹路识别模组中，所述第一胶层的至少部分边缘与所述衬底基板的边缘齐平。
例如，本公开至少一实施例提供的纹路识别模组中，所述覆晶薄膜包括控制芯片，所述第一胶层还延伸至所述覆晶薄膜的边缘，以至少部分围绕所述控制芯片。
例如，本公开至少一实施例提供的纹路识别模组还包括：电路板，所述电路板具有第三绑定端，其中，所述第三绑定端绑定于所述读取电路覆晶薄膜的与所述第一绑定端相对的第二绑定端。
例如，本公开至少一实施例提供的纹路识别模组中，所述电路板包括第一衬底，所述第三绑定端包括设置在所述第一衬底上的绑定引脚；所述纹路识别模组还包括设置在所述第一衬底的远离所述绑定引脚一侧的第二胶层，在垂直于所述第一衬底的方向上，所述绑定引脚与所述第二胶层至少部分交叠。
例如，本公开至少一实施例提供的纹路识别模组中，所述电路板还包括设置在所述第一衬底的远离所述绑定引脚一侧且位于所述电路板的边缘的补强片以及设置在所述补强片的远离所述第一衬底一侧的第三胶层。
例如，本公开至少一实施例提供的纹路识别模组中，所述第三胶层的至少部分边缘与所述补强片的边缘齐平。
例如，本公开至少一实施例提供的纹路识别模组中，所述第二胶层和所述第三胶层具有间隔，且所述间隔大于等于2mm。
例如，本公开至少一实施例提供的纹路识别模组中，在垂直于所述第一衬底的方向上，所述第二胶层和所述第三胶层的厚度为50微米-500微米。
例如，本公开至少一实施例提供的纹路识别模中，所述读取电路覆晶薄膜包括第二衬底、读取电路控制芯片以及芯片支撑层；读取电路控制芯片设置在所述第二衬底上且位于所述第一绑定端和所述第二绑定端之间，芯片支撑层设置在所述第二衬底上且至少部分围绕所述读取电路控制芯片。
例如，本公开至少一实施例提供的纹路识别模中，所述芯片支撑层相对于所述第二衬底的第一高度大于所述读取电路控制芯片相对于所述第二衬底的第二高度，且所述第一高度与所述第二高度的差为50微米-200微米。
本公开至少一实施例提供一种显示装置，包括本公开实施例提供的纹路识别模组以及显示基板，显示基板设置在所述纹路识别模组的支撑层的远离衬底基板的一侧。
例如，本公开至少一实施例提供的显示装置还包括：中框，设置在所述纹路识别模组的所述衬底基板的远离所述支撑层的一侧。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1A为本公开至少一实施例提供的纹路识别模组的平面示意图；
图1B为图1A中的纹路识别模组的沿A-A线的截面示意图；
图2A为本公开至少一实施例提供的另一种纹路识别模组的平面示意图；
图2B为图2A中的纹路识别模组的沿A-A线的截面示意图；
图3为本公开至少一实施例提供的再一种纹路识别模组的平面示意图；
图4为本公开至少一实施例提供的种纹路识别模组的部分结构的力图示意图；
图5A为本公开至少一实施例提供的再另一种纹路识别模组的平面示意图；
图5B为图5A中的纹路识别模组的沿A-A线的截面示意图；
图6A为本公开至少一实施例提供的再另一种纹路识别模组的平面示意图；
图6B为图6A中的纹路识别模组的沿A-A线的截面示意图；
图7A为本公开至少一实施例提供的再另一种纹路识别模组的平面示意图；
图7B为图7A中的纹路识别模组的沿A-A线的截面示意图；
图8A为本公开至少一实施例提供的再另一种纹路识别模组的平面示意图；
图8B为图8A中的纹路识别模组的沿A-A线的截面示意图；
图9A为本公开至少一实施例提供的再另一种纹路识别模组的平面示意图；
图9B为图9A中的纹路识别模组的沿A-A线的截面示意图；
图10为本公开至少一实施例提供的显示装置的部分截面示意图；以及
图11为本公开至少一实施例提供的纹路识别模组的感光子像素的驱动电路的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在手机、平板电脑等电子产品中，通常结合有具有纹路识别功能的纹路识别模组，纹路识别模组可以结合在电子产品的显示基板上，或者集成在电子产品的显示基板中，以在显示的同时实现纹路识别功能。在纹路识别模组作为独立的模组结合在电子产品的显示基板上的情况下，纹路 识别模组与显示基板的结合结构以及结合方式是影响电子产品的纹路识别功能以及厚度等外观的重要因素。
例如，在电子产品装配时，电子产品的厚度方向内空间有限，因此纹路识别模组的表面与显示基板的表面的间距很小，通常小于300微米，在此间距范围内，一方面，显示基板与指纹路识别模组极易发生电磁干扰，会给纹路识别带来大量噪声；另一方面，纹路识别模组的光学调制膜表面的透镜结构材料较为脆弱，频繁撞击会使透镜结构损坏或焦距产生变化，带来的结果为纹路图像模糊或无纹路；再一方面，由于电子产品的中框等结构的反射作用，一些不必要的干扰光可能会反射到纹路识别模组中，影响纹路识别模组的纹路识别效果。以上现象对纹路成像质量以及纹路识别准确性均具有显著的降低。
本公开至少一实施例提供一种纹路识别模组，该纹路识别模组包括纹路识别基板，纹路识别基板具有纹路采集区域以及至少部分围绕纹路采集区域的周边区域，且包括衬底基板、多个感光子像素、光学模组层以及支撑层，多个感光子像素设置在衬底基板上，且位于纹路采集区域，多个感光子像素的每个包括感光元件，用于纹路采集，光学模组层设置在多个感光子像素的远离衬底基板的一侧，配置为调节光的传输，支撑层设置在光学模组层的远离衬底基板的一侧，包括采集开口，该采集开口暴露多个感光子像素。
在本公开实施例提供的上述纹路识别模组中，光学模组层可以调节(例如准直、过滤等)射入其中的用于纹路识别的信号光，进而使射入纹路采集区域中的多个感光子像素的信号光更充足；支撑层设置在光学模组层上，可以对多个感光子像素以及光学模组层提供保护，在纹路识别模组结合在显示基板上时，支撑层可以夹置在显示基板与光学模组层之间，由此在用户操作显示基板时，支撑层可以缓冲显示基板的受力，以避免光学模组层以及多个感光子像素被损坏，由此提高纹路识别模组的完整性和信赖性。
下面，通过几个具体的实施例来详细介绍本公开实施例提供的纹路识别模组以及显示装置。
本公开至少一实施例提供一种纹路识别模组，图1A示出了该纹路识别模组的平面示意图，图1B示出了图1A中的纹路识别模组沿A-A 线的截面的示意图。如图1A和图1B所示，该纹路识别模组包括纹路识别基板，纹路识别基板具有纹路采集区域AA以及至少部分围绕纹路采集区域AA的周边区域NA(也即，周边区域NA为纹路采集区域AA以外的区域)，且包括衬底基板10、多个感光子像素SP以及光学模组层20等结构。
如图1A和图1B所示，多个感光子像素SP设置在衬底基板10上，且位于纹路采集区域AA，多个感光子像素SP的每个包括感光元件SPE，用于纹路采集，并且还包括驱动感光元件SPE的驱动电路(稍后详述)。光学模组层20设置在多个感光子像素SP的远离衬底基板10的一侧，配置为调节光的传输。
例如，衬底基板10可以包括聚酰亚胺(PI)等柔性绝缘材料或者玻璃基板等刚性绝缘材料。感光元件SPE可以为光电二极管，例如，该光电二极管可以为PN型或PIN型等。例如，当光电二极管为PN型时，感光元件P包括叠层的P型半导体层和N型半导体层；当光电二极管为PIN型时，感光元件P包括叠层的P型半导体层、本征半导体层和N型半导体层。例如，感光元件SPE采用的半导体材料可以为硅、锗、硒、砷化镓等，本公开的实施例对此不做限定。
例如，在一些实施例中，驱动感光元件SPE的驱动电路可以为2T1C结构、3T1C结构或者3T2C结构等。例如，3T1C结构的驱动电路包括三个薄膜晶体管、一个存储电容以及与薄膜晶体管和存储电容连接的信号扫描信号线和信号读出线等走线。本公开的实施例对驱动电路的具体形式不做限定。
例如，在一些实施例中，光学模组层20包括光阑层、透镜层、滤光层中的一种或多种。例如，光阑层的数量可以为一个或多个，每个光阑层包括多个透光孔，用于准直光，使光的传播方向在预定范围内。例如，透镜层包括对应于多个感光子像素SP的多个透镜单元，以对用于每个感光子像素SP的信号光产生会聚作用。例如，滤光层可以过滤掉不需要的波长范围的光，例如，在一些示例中，光过滤层配置为透过掉波长为580nm～850nm的光。
例如，在一些实施例中，如图1A和图1B所示，周边区域NA包括至少部分围绕纹路采集区域AA的虚设子像素区域DA，纹路识别基 板还包括设置在衬底基板10上且位于虚设子像素区域DA的多个虚设子像素DP(Dummy Pixel)。例如，虚设子像素DP也包括感光元件以及驱动感光元件的驱动电路。例如，虚设子像素DP与感光子像素SP的结构以及电路连接关系相同，但是，虚设子像素DP被遮挡，例如被支撑层SCF(后文详述)或者其他遮光结构遮挡，从而保证虚设子像素DP采集的信号完全为暗态信号，即不受外界光反射、折射等影响，不参与纹路识别操作。在本公开的实施例中，虚设子像素DP的设置可以实现行噪声降噪，提高纹路识别区域AA的感光子像素SP的纹路识别准确性。
例如，多个虚设子像素DP在衬底基板10上的正投影位于光学模组层20在衬底基板10上的正投影内。也即，多个虚设子像素DP上方也覆盖光学模组层20，从而多个虚设子像素DP与多个感光子像素SP处于基本相同的环境。
例如，在一些实施例中，光学模组层20在衬底基板10的长度方向(图1A中的水平方向)的裁切尺寸公差为±δ H-lens，在衬底基板10的宽度方向(图1A中的竖直方向)的裁切尺寸公差为±δ V-lens，δ H-lens＝δ V-lens＝δ1；光学模组层20在衬底基板10的长度方向的贴附位置公差为±△ H-lens，在衬底基板10的宽度方向的贴附位置公差为±△ V-lens，△ H-lens＝△ V-lens＝△1，虚设子像素区域DA在衬底基板10上的正投影的边缘与光学模组层20在衬底基板10上的正投影的边缘的距离为OL lens，则：
例如，在一些实施例中，δ1和△1的范围为0.05毫米-0.50毫米，例如0.10毫米、0.20毫米、0.30毫米或者0.40毫米等。
例如，虚设子像素区域DA在衬底基板10上的正投影的边缘与光学模组层20在衬底基板10上的正投影的边缘的距离OL lens在图1A中上下左右四个方向的距离均满足上述条件。
例如，如图1A所示，纹路采集区域AA与虚设子像素区域DA的总长度为H AA+dummy，总宽度为V AA+dummy，光学模组层20的长度为H lens，宽度为V lens，则:
由此可以保证光学模组层20完全覆盖纹路采集区域AA与虚设子像素区域DA。
例如，在一些实施例中，如图2B所示，光学模组层20的厚度T 20可以为50微米-200微米，例如80微米、100微米或者150微米等。例如，在一些示例中，光学模组层20的靠近衬底基板10的一侧还可以贴附粘合层(图中未示出)，以便于与纹路识别区域AA以及衬底基板10粘结，例如，粘合层的厚度可以为10微米-50微米，例如20微米、30微米或者40微米等。
例如，在一些实施例中，如图1A和图1B所示，周边区域DA还包括位于虚设子像素区域DA的远离纹路采集区域AA一侧的电路绑定区域DC，纹路识别模组还包括覆晶薄膜COF(Chip on Film)，覆晶薄膜COF包括控制芯片IC以及连接电路(例如连接走线)等结构，覆晶薄膜COF具有第一绑定端B1，第一绑定端B1绑定于电路绑定区域DC，从而为纹路采集区域AA中的感光子像素SP的感光元件SPE提供驱动信号。
图2A示出了本公开至少一实施例提供的另一纹路识别模组的平面示意图，图2B示出了图2A中的纹路识别模组沿A-A线的截面的示意图。如图2A和图2B所示，在一些实施例中，纹路识别模组还包括电磁屏蔽层EMI，电磁屏蔽层EMI设置在覆晶薄膜COF的远离衬底基板101的一侧，覆晶薄膜COF的至少第一绑定端B1在衬底基板101上的正投影位于电磁屏蔽层EMI在衬底基板101上的正投影内。
例如，覆晶薄膜COF的控制芯片IC在衬底基板101上的正投影也位于电磁屏蔽层EMI在衬底基板101上的正投影内。由此，电磁屏蔽层EMI可以为覆晶薄膜COF提供电磁屏蔽作用，以防止覆晶薄膜COF受到其他电路的信号干扰。例如，在纹路识别模组与显示基板结合时，由于显示基板上会传输大量电信号，此时，电磁屏蔽层EMI可以避免显示基板上传输的电信号影响纹路识别模组的正常工作，从而提高纹路识别模组的准确性。
例如，在一些实施例中，如图1A所示，电路绑定区域DC包括位于虚设子像素区域DA的第一侧(图中的下侧)的第一电路绑定区域DC1以及位于虚设子像素区域DA的第二侧(图中的右侧)的第二电路 绑定区域DC2，覆晶薄膜COF包括扫描驱动覆晶薄膜COF2(Gate COF)以及读取电路覆晶薄膜COF1(Readout COF)，读取电路覆晶薄膜COF1的第一绑定端B1绑定于第一电路绑定区域DC1，扫描驱动覆晶薄膜COF2的第一绑定端B1绑定于第二电路绑定区域B2。例如，上述第一侧和第二侧相邻。
例如，图11示出了一种驱动电路的电路示意图，如图11所示，驱动电路具有3T1C结构，包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3以及电容C。
例如，如图11所示，第一薄膜晶体管T1作为开关晶体管，其控制端与扫描信号线Vr连接，第一源漏端S1和第二源漏端D1分别与信号读取线Vout和第二薄膜晶体管T2的第一源漏端S2连接。第二薄膜晶体管T2作为驱动晶体管，其控制端与第三薄膜晶体管T3的第一源漏端S3以及电容C的第一电容极板C1和感光元件SPE的第一电极E1连接，第二源漏端D2与电源线Vdd连接。第三薄膜晶体管T3作为复位晶体管，其控制端与复位信号线Vrst连接，第二源漏端D3与电源线Vdd连接。电容C的第二电容极板C2和感光元件SPE的第二电极E2与偏压线Vb连接。
例如，在图11所示的电路下，感光元件SPE的工作过程包括：首先，在复位阶段，通过复位信号线Vrst向第三薄膜晶体管T3的控制端输入复位信号使第三薄膜晶体管T3导通，复位信号写入感光元件P的第一电极E1和第二薄膜晶体管T2的控制端；然后，在感光阶段，感光元件SPE在信号光的照射下产生光生载流子产生光生漏电流，并对电容C充电，使得电容C产生并存储电信号；最后，在检测阶段，通过扫描信号线Vr对第一薄膜晶体管T1的控制端输入扫描信号使第一薄膜晶体管T1导通，纹路识别芯片通过信号读取线Vout从第一薄膜晶体管T1和第二薄膜晶体管T2读取电容C存储的电信号，之后形成纹路图像。
例如，扫描驱动覆晶薄膜COF2与扫描信号线Vr电连接，用于为感光像素的驱动电路提供行扫描驱动信号；读取电路覆晶薄膜COF1与信号读取线Vout电连接，用于获取并处理读出信号。例如，在纹路识别模组与显示基板结合时，扫描驱动覆晶薄膜COF2上的电磁屏蔽层 EMI可以屏蔽显示基板上的行扫频率对纹路识别模块的行扫频率造成干扰；类似地，读取电路覆晶薄膜COF1上的电磁屏蔽层EMI可以屏蔽显示基板上的其他电信号对纹路识别模块的读出信号造成干扰。
例如，在一些实施例中，如图2A所示，电磁屏蔽层EMI的边缘与相邻的衬底基板10的边缘具有间隔，也即电磁屏蔽层EMI的边缘与位置对应的衬底基板10的边缘具有间隔。例如，电磁屏蔽层EMI的边缘与相邻的衬底基板101的边缘在衬底基板10的长度方向(图中的水平方向)的间隔距离为OL EMI-H，在衬底基板10的宽度方向(图中的竖直方向)的间隔距离为OL EMI-V，OL EMI-H与OL EMI-V基本相同。
例如，电磁屏蔽层EMI的边缘与相邻的覆晶薄膜COF的边缘具有间隔，也即电磁屏蔽层EMI的边缘与位置对应的覆晶薄膜COF的边缘具有间隔。例如，电磁屏蔽层EMI的边缘与覆晶薄膜COF的边缘在衬底基板10的长度方向的间隔距离也为OL EMI-H，在衬底基板10的宽度方向的间隔距离也为OL EMI-V。
例如，在一些实施例中，电磁屏蔽层EMI在衬底基板10的长度方向的裁切尺寸公差为±δ H-EMI，在衬底基板10的宽度方向的裁切尺寸公差为±δ V-EMI，δ H-EMI＝δ V-EMI＝δ2；电磁屏蔽层EMI在衬底基板10的长度方向的贴附位置公差为±△ H-EMI，在衬底基板10的宽度方向的贴附位置公差为±△ V-EMI，△ H-EMI＝△ V-EMI＝△2；电磁屏蔽层EMI的边缘与衬底基板10的边缘在长度方向和宽度方向的间隔距离为OL EMI，OL EMI＝OL EMI-H＝OL EMI-V，且：
例如，在一些实施例中，δ2和△2的范围为0.05毫米-0.50毫米，例如0.10毫米、0.20毫米、0.30毫米或者0.40毫米等。
由此可以保证电磁屏蔽层EMI的边缘与衬底基板10的边缘在长度方向和宽度方向具有足够的间隔距离，以避免电磁屏蔽层EMI的边缘超出衬底基板10的边缘。
例如，如图2A所示，电磁屏蔽层EMI与光学模组层20具有间隔，例如在衬底基板10的长度方向的间隔距离为Gap EMI-H，在衬底基板10的长度方向的间隔距离为Gap EMI-V，例如，Gap EMI-H与Gap EMI-V基本相同。例如，电磁屏蔽层EMI与光学模组层20的间隔距离为Gap EMI，Gap EMI＝Gap EMI-H＝Gap EMI-V，且：
由此可以避免电磁屏蔽层EMI与光学模组层20交叠。
例如，在另一些实施例中，如图3所示，电磁屏蔽层EMI的至少部分边缘与衬底基板10的边缘齐平。例如，电磁屏蔽层EMI的至少部分边缘还与覆晶薄膜COF的边缘齐平。由此电磁屏蔽层EMI可以充分实现电磁屏蔽作用。
例如，在一些实施例中，如图2B所示，在垂直于衬底基板10的方向上，也即图中的竖直方向上，电磁屏蔽层EMI的厚度T EMI可以为10微米-50微米，例如20微米、30微米或者40微米等。例如，电磁屏蔽层EMI可以通过粘合层(图中未示出)与覆晶薄膜COF贴合，例如，粘合层的厚度可以为10微米-30微米，例如15微米、20微米或者25微米等。
例如，电磁屏蔽膜的材料可以为铜、铝、钛等金属材料或者合金材料，或者其他合适的电磁屏蔽材料。
例如，图4示出了纹路识别模组的部分结构的立体示意图，在一些实施例中，覆晶薄膜COF具有柔性，因此可以弯折，以便于与电路绑定区域DC和电路板FPC(稍后介绍)进行绑定并且利用电路板FPC与其他结构/器件进行绑定。
例如，图5A示出了本公开至少一实施例提供的另一纹路识别模组的平面示意图，图5B示出了图5A中的纹路识别模组沿A-A线的截面的示意图。如图5A和图5B所示，在一些实施例中，纹路识别模组还包括支撑层SCF，支撑层SCF设置在光学模组层20的远离衬底基板10的一侧，包括采集开口SCF-O，采集开口SCF-O暴露多个感光子像素SP，以避免影响信号光进入多个感光子像素SP。
例如，在一些实施例中，如图5A所示，采集开口SCF-O的长度H SCF等于纹路采集区域AA的长度H AA，采集开口SCF-O的宽度V SCF等于纹路采集区域AA的宽度V AA，以充分暴露多个感光子像素SP。
例如，多个虚设子像素DP在衬底基板10上的正投影位于支撑层SCF在衬底基板10上的正投影内部，从而支撑层SCF可以完全遮挡多个虚设子像素DP，避免漏光。
例如，在一些实施例中，光学模组层20在衬底基板10上的正投影 的边缘位于支撑层SCF在衬底基板10上的正投影内。也即如图5A和图5B所示，光学模组层20的边缘完全被支撑层SCF覆盖，以被支撑层SCF支撑以及保护。
在本公开上的实施例中，支撑层SCF可以对多个感光子像素SP以及光学模组层20提供保护，在纹路识别模组结合在显示基板上时，支撑层SCF可以夹置在显示基板与光学模组层之间，由此在用户操作显示基板时，支撑层SCF可以缓冲显示基板的受力，以避免光学模组层20以及多个感光子像素SP被损坏，由此提高纹路识别模组的完整性和信赖性。
例如，在一些实施例中，如图5B所示，在垂直于衬底基板10的方向上，支撑层SCF的厚度T SCF可以为200微米-500微米，也即支撑层SCF的远离衬底基板10的表面与衬底基板10的靠近支撑层SCF的表面的距离T SCF为200微米-500微米，例如250微米、300微米、350微米或者400微米等。
例如，在一些实施例中，支撑层SCF的靠近衬底基板的表面具有粘合层(图中未示出)，以与光学模组层20粘合，例如，粘合层的厚度可以为10微米-50微米，例如20微米、30微米或者40微米等。
例如，在一些实施例中，如图5A所示，在垂直于衬底基板10的方向上，支撑层SCF的边缘与衬底基板10的边缘至少部分齐平，例如部分边缘是齐平的。也即，存在垂直于衬底基板10的一个平面，使得支撑层SCF与衬底基板10的至少部分齐平的边缘可以同时与该平面接触。
例如，在图5A中，支撑层SCF的左侧边缘以及上侧边缘与衬底基板10的边缘齐平，即支撑层SCF的远离覆晶薄膜COF的一侧的边缘与衬底基板10的边缘齐平。支撑层SCF的右侧边缘以及下侧边缘未与衬底基板10的边缘齐平，也即，支撑层SCF的靠近覆晶薄膜COF的一侧的边缘未与衬底基板10的边缘齐平，此时，支撑层SCF的右侧边缘以及下侧边缘在衬底基板10上的正投影位于衬底基板10内部。
例如，在一些实施例中，支撑层SCF的材料可以为泡棉等材料。
或者，在另一些实施例中，如图6A和图6B所示(图6B为图6A中的纹路识别模组沿A-A线的截面示意图)，支撑层SCF的边缘超出 衬底基板10的边缘，也即支撑层SCF的覆盖范围超出衬底基板10，由此，在纹路识别模组结合在显示基板上以形成电子装置时，电子装置的中框F可以与支撑层SCF的边缘相贴合，以形成良好的结合与支撑，提高电子装置的结构稳定性；另一方面，纹路识别模组的纹路识别区域AA可以完全封装在中框F的凹槽内，防止光线从侧方进入光学模组层20。
例如，在一些实施例中，支撑层SCF超出衬底基板10的距离可以为2.0毫米-3.0微米，例如2.2毫米、2.5毫米或者2.8毫米等。
例如，在一些实施例中，如图5A所示，电磁屏蔽层EMI与支撑层SCF具有间隔，以避免电磁屏蔽层EMI与支撑层SCF相互影响。
例如，支撑层SCF在衬底基板10的长度方向的裁切尺寸公差为±δ H-SCF，在衬底基板10的宽度方向的裁切尺寸公差为±δ V-SCF，δ H-SCF＝δ V-SCF＝δ3；支撑层SCF在衬底基板10的长度方向的贴附位置公差±△ H-SCF，在衬底基板10的宽度方向的贴附位置公差±△ V-SCF，△ H-SCF＝△ V-SCF＝△3；电磁屏蔽层EMI与支撑层SCF在衬底基板10的长度方向的间隔距离为Gap SCF-H，在衬底基板10的宽度方向的间隔距离为Gap SCF-v，Gap SCF-H于Gap SCF-v基本相同。
例如，电磁屏蔽层EMI与支撑层SCF的间隔距离为Gap SCF，Gap SCF＝Gap SCF-H＝Gap SCF-v，且：
例如，在一些实施例中，δ3和△3的范围为0.05毫米-0.50毫米，例如0.10毫米、0.20毫米、0.30毫米或者0.40毫米等。
由此可以保证电磁屏蔽层EMI与支撑层SCF具有足够的间隔距离，以便在制备过程中由于尺寸误差以及对位误差等因此导致电磁屏蔽层EMI与支撑层SCF具有交叠。
例如，图7A示出了本公开至少一实施例提供的另一纹路识别模组的平面示意图，图7B示出了图7A中的纹路识别模组沿A-A线的截面的示意图。如图7A和图7B所示，在一些实施例中，纹路识别模组还可以包括设置在衬底基板10的远离多个感光子像素SP一侧的第一胶层BL1。第一胶层BL1可以为衬底基板10的底部提供缓冲效果以及粘结作用，并且第一胶层BL1还可以遮蔽纹路采集区域AA及虚设子像素 区域DA的底面，防止纹路识别模组与显示基板结合后，所设置的中框F的表面反射光且反射光在纹路识别模组的各膜层间反射，造成纹路采集区域AA收集到漏光信号，影响正常的纹路识别工作。
例如，如图7A和图7B所示，在垂直于衬底基板10的方向上，第一胶层BL1的至少部分边缘与衬底基板10的边缘齐平。例如，在一些示例中，第一胶层BL1的全部边缘(例如图7A中的上侧、下侧、左侧和右侧的边缘)与衬底基板10的边缘基本齐平。由此可以充分实现缓冲、粘结以及遮蔽效果。
例如，在另一些实施例中，如图8A和图8B所示(图8B为图8A中的纹路识别模组沿A-A线的截面示意图)，第一胶层BL1还可以延伸至覆晶薄膜COF的边缘，以至少部分围绕控制芯片IC，图8A中示出为在控制芯片IC的三个侧面围绕控制芯片IC，以在控制芯片IC周围提供缓冲效果以及粘结作用等。
例如，在一些实施例中，如图8B所示，纹路识别模组还包括电路板FPC，电路板FPC例如为柔性电路板，电路板FPC具有第三绑定端E3，第三绑定端E3绑定于读取电路覆晶薄膜COF1的与第一绑定端E1相对的第二绑定端E2。例如，第三绑定端E3与第二绑定端E2之间具有导电胶AC，例如各向异性导电胶膜(Anisotropic Conductive Film，ACF)，以使第三绑定端E3与第二绑定端E2实现稳固电连接。
例如，如图8B所示，第一电路绑定区域DC1包括绑定引脚PIN，读取电路覆晶薄膜COF1的第一绑定端E1的绑定引脚PIN与第一电路绑定区域DC1的绑定引脚PIN通过例如导电胶绑定。如图8B所示，电路板FPC包括第一衬底BS1，第三绑定端E3包括设置在第一衬底BS1上的绑定引脚PIN，读取电路覆晶薄膜COF1的第二绑定端E2的绑定引脚PIN与电路板FPC的第三绑定端E3的绑定引脚PIN通过例如导电胶绑定。
例如，纹路识别模组还包括设置在第一衬底BS1的远离绑定引脚PIN一侧的第二胶层BL2，在垂直于第一衬底BS1的方向上，也即图中的竖直方向上，第三绑定端E3的绑定引脚PIN与第二胶层BL2至少部分交叠。由此，第二胶层BL2可以在电路板FPC的第三绑定端E3提供缓冲效果以及粘结作用。
例如，在垂直于衬底基板10的方向上，第二胶层BL2的至少部分边缘与电路板FPC的边缘齐平，例如，在图8A的实施例中，第二胶层BL2的左右两侧边缘与电路板FPC的边缘齐平。例如，在图8A的实施例中，第二胶层BL2的上侧边缘与电路板FPC的上侧边缘有间隔，在其他实施例中，第二胶层BL2的上侧边缘也可以与电路板FPC的上侧边缘齐平。
例如，在一些实施例中，电路板FPC还包括设置在第一衬底BS1的远离绑定引脚PIN一侧且位于电路板FPC的边缘的补强片EH以及设置在补强片EH的远离第一衬底BS1一侧的第三胶层BL3。例如，补强片EH可以为钢片等具有一定强度的金属片或者合金片，以保持电路板FPC的边缘形态。第三胶层BL3可以在电路板FPC的边缘提供缓冲效果以及粘结作用。
例如，如图8A和8B所示，在一些实施例中，在垂直于衬底基板10的方向上，第三胶层BL3的至少部分边缘(例如全部边缘，例如图8A中的上侧、下侧、左侧和右侧的边缘)与补强片EH的边缘齐平，从而充分在补强片EH的底部提供缓冲效果以及粘结作用。例如，第二胶层BL2和第三胶层BL3的至少部分边缘与电路板FPC的边缘齐平，以充分为电路板FPC的边缘提供缓冲效果以及粘结作用。
例如，如图8A所示，第二胶层BL2和第三胶层BL3具有间隔Gap bl，且间隔Gap bl大于等于2毫米，例如为2.5毫米或者3.0毫米等。由于第二胶层BL2和第三胶层BL3相对于第一衬底BL1的距离不同，第二胶层BL2和第三胶层BL3具有足够的距离可以避免第二胶层BL2和第三胶层BL3连接造成结构不稳定。
例如，在一些实施例中，如图7B所示，在垂直于第一衬底BS1的方向上，第一胶层BL1的厚度T bl1、第二胶层BL2的厚度T bl2和第三胶层BL3的厚度T bl3可以为50微米-500微米，例如100微米、150微米、200微米、300微米或者400微米等。例如，第一胶层BL1的厚度T bl1、第二胶层BL2的厚度T bl2和第三胶层BL3的厚度可以相同也可以不同。
例如，第一胶层BL1、第二胶层BL2和第三胶层BL3的相对两侧均具有粘合层(图中未示出)，以便于将纹路识别模组与中框F等结构 固定。例如，粘合层的厚度可以为10微米-50微米，例如20微米、30微米或者40微米等。
例如，在一些实施例中，第一胶层BL1、第二胶层BL2和第三胶层BL3可以采用黑色双面胶，以提高遮光效果。例如，黑色双面胶可以采用丙烯酸类胶材等。第一胶层BL1、第二胶层BL2和第三胶层BL3的材料可以相同也可以不同。
例如，在另一些实施例中，图9A示出了本公开至少一实施例提供的另一纹路识别模组的平面示意图，图9B示出了图8A中的纹路识别模组沿A-A线的截面的示意图。如图9A和图9B所示，在一些实施例中，读取电路覆晶薄膜COF1包括第二衬底BS2、读取电路控制芯片IC1以及芯片支撑层BL IC；读取电路控制芯片IC1设置在第二衬底BS2上且位于第一绑定端E1和第二绑定端E2之间，也即位于第一绑定端E1和第二绑定端E2的绑定引脚PIN之间。芯片支撑层BL IC设置在第二衬底BS2上且至少部分围绕(例如完全围绕)读取电路控制芯片IC1。由此，芯片支撑层BL IC可以在读取电路控制芯片IC1周围提供支撑作用，以避免纹路识别模组的下方受力损坏读取电路控制芯片IC1。
例如，在一些实施例中，芯片支撑层BL IC相对于第二衬底BS2的第一高度T BLIC大于读取电路控制芯片IC1相对于第二衬底BS2的第二高度T IC1(参考图7B)，且第一高度T BLIC与第二高度T IC1的差为50微米-200微米，例如80微米、100微米或者150微米等。也即，芯片支撑层BL IC突出于读取电路控制芯片IC1，以提供充分的支撑作用。
例如，芯片支撑层BL IC的材料可以为泡棉等。
综上，在本公开的实施例中，电磁屏蔽膜EMI设置在覆晶薄膜COF上方，用于屏蔽与纹路识别模组结合的例如显示基板上的电信号，例如行扫频率，以避免对纹路识别模块的行扫频率造成横纹噪声干扰；另一方面，设置在光学模组层20上的支撑层SCF围绕纹路采集区域，用于遮蔽虚设子像素防止其漏光，以及保持光学模组层20的表面与显示基板的背面表面具有一定的间距，防止显示基板受较大力度按压时，显示基板背面表面撞伤光学模组层20表面的结构，例如透镜结构；再一方面，纹路识别模组的底部设置有底胶层(也即上述第一胶层，第二胶层以及第三胶层)，底胶层位于纹路识别基板的非采集面的一侧，用于纹 路识别模块与电子装置的中框表面的粘合固定，以及遮蔽纹路识别模块的纹路采集区域以及虚设子像素区域的背面，防止电子产品的中框表面反射光在纹路识别模组的各膜层间反射，造成纹路采集区域接收到漏光信号而影响纹路识别效果。
本公开至少一实施例还提供一种显示装置，图10示出了该显示装置的部分截面示意图。如图10所示，该显示装置包括本公开实施例提供的纹路识别模组以及显示基板DSP，显示基板DSP设置在纹路识别模组的支撑层SCF的远离衬底基板10的一侧。
例如，如图10所示，显示装置还包括中框F，中框F设置在纹路识别模组的衬底基板10的远离支撑层SCF的一侧。例如，中框F具有凹槽结构FO，纹路识别模组的至少衬底基板10以及衬底基板10上的结构，例如纹路识别区域AA等设置在该凹槽结构FO中。例如，覆晶薄膜COF等结构可以通过弯折伸出中框F。
例如，如图10所示，在一些实施例中，显示基板与纹路识别模组具有间隙a，且间隙s大约在330微米；纹路识别模组的厚度(衬底基板10的底面到光学模组层20的顶面)大约在115微米；第一胶层BL1的厚度c大约为100微米；中框F的凹槽结构FO的深度e大约在200微米；中框F的底部设置有缓冲结构(例如泡棉)F1，缓冲结构F1的厚度大约在100微米；例如，电磁屏蔽层EMI到控制芯片IC1的厚度(电磁屏蔽层EMI的顶面到控制芯片IC1底面的距离)h大约在335微米；显示基板的靠近中框F的一侧还具有支撑层C和C1，支撑层C和C1与路识别模组的距离j大约在800微米。例如，在一些示例中，支撑层C可以为石墨层，支撑层C1可以为铜箔层。
例如，如图10所示，在一些实施例中，电路板FPC的另一端可以连接器件DE，例如，器件DE可以是显示基板的控制模组。
本公开实施例提供的上述显示器件可以在实现显示的同时具有更加准确且快速的纹路识别功能，并且显示基板与纹路识别模组可以在较薄的厚度下稳定结合，从而可以同时实现显示装置的薄型化设计。
还有以下几点需要说明：
(1)本公开实施例的附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”或者可以存在中间元件。
(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以权利要求的保护范围为准。

Claims (31)

  1. 一种纹路识别模组，包括纹路识别基板，所述纹路识别基板具有纹路采集区域以及至少部分围绕所述纹路采集区域的周边区域，且包括：
    衬底基板，
    多个感光子像素，设置在衬底基板上，且位于所述纹路采集区域，其中，所述多个感光子像素的每个包括感光元件，用于纹路采集，
    光学模组层，设置在所述多个感光子像素的远离所述衬底基板的一侧，配置为调节光的传输，以及
    支撑层，设置在所述光学模组层的远离所述衬底基板的一侧，包括采集开口，其中，所述采集开口暴露所述多个感光子像素。
  2. 根据权利要求1所述的纹路识别模组，其中，所述周边区域包括至少部分围绕所述纹路采集区域的虚设子像素区域，
    所述纹路识别基板还包括设置在所述衬底基板上且位于所述虚设子像素区域的多个虚设子像素，
    其中，所述多个虚设子像素在所述衬底基板上的正投影位于所述支撑层在所述衬底基板上的正投影内部。
  3. 根据权利要求2所述的纹路识别模组，其中，所述多个虚设子像素在所述衬底基板上的正投影位于所述光学模组层在所述衬底基板上的正投影内。
  4. 根据权利要求1-3任一所述的纹路识别模组，其中，所述光学模组层在所述衬底基板的长度方向的裁切尺寸公差为±δ H-lens，在所述衬底基板的宽度方向的裁切尺寸公差为±δ V-lens，δ H-lens＝δ V-lens＝δ1；
    所述光学模组层在所述衬底基板的长度方向的贴附位置公差为±△ H-lens，在所述衬底基板的宽度方向的贴附位置公差为±△ V-lens，△ H-lens＝△ V-lens＝△1，
    所述虚设子像素区域在所述衬底基板上的正投影的边缘与所述光学模组层在所述衬底基板上的正投影的边缘的距离为OL lens，则：
  5. 根据权利要求4所述的纹路识别模组，其中，所述纹路采集区域与所述虚设子像素区域的总长度为H AA+dummy，总宽度为V AA+dummy，所述光学模组层的长度为H lens，宽度为V lens，则:
  6. 根据权利要求1-5任一所述的纹路识别模组，其中，所述光学模组层在所述衬底基板上的正投影的边缘位于所述支撑层在所述衬底基板上的正投影内。
  7. 根据权利要求1-6任一所述的纹路识别模组，其中，在垂直于所述衬底基板的方向上，所述支撑层的厚度为200微米-500微米。
  8. 根据权利要求1-7任一所述的纹路识别模组，其中，所述支撑层的边缘与所述衬底基板的边缘至少部分齐平；或者
    所述支撑层的边缘超出所述衬底基板的边缘。
  9. 根据权利要求2或3所述的纹路识别模组，其中，所述周边区域还包括位于所述虚设子像素区域的远离所述纹路采集区域一侧的电路绑定区域，
    所述纹路识别模组还包括：
    覆晶薄膜，具有第一绑定端，其中，所述第一绑定端绑定于所述电路绑定区域，以及
    电磁屏蔽层，设置在所述覆晶薄膜的远离所述衬底基板的一侧，
    其中，所述覆晶薄膜的至少所述第一绑定端在所述衬底基板上的正投影位于所述电磁屏蔽层在所述衬底基板上的正投影内。
  10. 根据权利要求9所述的纹路识别模组，其中，所述电路绑定区域包括位于所述虚设子像素区域的第一侧的第一电路绑定区域以及位于所述虚设子像素区域的第二侧的第二电路绑定区域，
    所述覆晶薄膜包括扫描驱动覆晶薄膜以及读取电路覆晶薄膜，所述读取电路覆晶薄膜的第一绑定端绑定于所述第一电路绑定区域，所述扫描驱动覆晶薄膜的第一绑定端绑定于所述第二电路绑定区域。
  11. 根据权利要求10所述的纹路识别模组，其中，所述第一侧和所述第二侧相邻。
  12. 根据权利要求9-11任一所述的纹路识别模组，其中，所述电磁屏蔽层的边缘与相邻的所述衬底基板的边缘具有间隔。
  13. 根据权利要求12所述的纹路识别模组，其中，所述电磁屏蔽层在所述衬底基板的长度方向的裁切尺寸公差为±δ H-EMI，在所述衬底基板的宽度方向的裁切尺寸公差为±δ V-EMI，δ H-EMI＝δ V-EMI＝δ2；
    所述电磁屏蔽层在所述衬底基板的长度方向的贴附位置公差为±△ H-EMI，在所述衬底基板的宽度方向的贴附位置公差为±△ V-EMI，△ H-EMI＝△ V-EMI＝△2；
    所述电磁屏蔽层的边缘与相邻的所述衬底基板的边缘在所述长度方向和所述宽度方向的间隔距离为OL EMI，则：
  14. 根据权利要求9-11任一所述的纹路识别模组，其中，所述电磁屏蔽层的至少部分边缘与所述衬底基板的边缘齐平。
  15. 根据权利要求13所述的纹路识别模组，其中，所述电磁屏蔽层与所述光学模组层具有间隔，且间隔距离为Gap EMI，则：
  16. 根据权利要求9-15任一所述的纹路识别模组，其中，在垂直于所述衬底基板的方向上，所述电磁屏蔽层的厚度为10微米-50微米。
  17. 根据权利要求9-16任一所述的纹路识别模组，其中，所述电磁屏蔽层与所述支撑层具有间隔。
  18. 根据权利要求17所述的纹路识别模组，其中，所述支撑层在所述衬底基板的长度方向的裁切尺寸公差为±δ H-SCF，在所述衬底基板的宽度方向的裁切尺寸公差为±δ V-SCF，δ H-SCF＝δ V-SCF＝δ3；
    所述支撑层在所述衬底基板的长度方向的贴附位置公差±△ H-SCF，在所述衬底基板的宽度方向的贴附位置公差±△ V-SCF，△ H-SCF＝△ V-SCF＝△3；
    所述电磁屏蔽层与所述支撑层具的间隔距离为Gap SCF，则：
  19. 根据权利要求9-18任一所述的纹路识别模组，还包括：
    设置在所述衬底基板的远离所述多个感光子像素一侧的第一胶层。
  20. 根据权利要求19所述的纹路识别模组，其中，所述第一胶层的至少部分边缘与所述衬底基板的边缘齐平。
  21. 根据权利要求19或20所述的纹路识别模组，其中，所述覆晶薄膜包括控制芯片，所述第一胶层还延伸至所述覆晶薄膜的边缘，以至少部分围绕所述控制芯片。
  22. 根据权利要求10所述的纹路识别模组，还包括：
    电路板，所述电路板具有第三绑定端，其中，所述第三绑定端绑定于所述读取电路覆晶薄膜的与所述第一绑定端相对的第二绑定端。
  23. 根据权利要求22所述的纹路识别模组，其中，所述电路板包括第一衬底，所述第三绑定端包括设置在所述第一衬底上的绑定引脚；
    所述纹路识别模组还包括设置在所述第一衬底的远离所述绑定引脚一侧的第二胶层，在垂直于所述第一衬底的方向上，所述绑定引脚与所述第二胶层至少部分交叠。
  24. 根据权利要求23所述的纹路识别模组，其中，所述电路板还包括设置在所述第一衬底的远离所述绑定引脚一侧且位于所述电路板的边缘的补强片以及设置在所述补强片的远离所述第一衬底一侧的第三胶层。
  25. 根据权利要求24所述的纹路识别模组，其中，所述第三胶层的至少部分边缘与所述补强片的边缘齐平。
  26. 根据权利要求24或25所述的纹路识别模组，其中，所述第二胶层和所述第三胶层具有间隔，且所述间隔大于等于2mm。
  27. 根据权利要求24-26任一所述的纹路识别模组，其中，在垂直于所述第一衬底的方向上，所述第二胶层和所述第三胶层的厚度为50微米-500微米。
  28. 根据权利要求22-27任一所述的纹路识别模组，其中，所述读取电路覆晶薄膜包括：
    第二衬底，
    读取电路控制芯片，设置在所述第二衬底上且位于所述第一绑定端和所述第二绑定端之间，
    芯片支撑层，设置在所述第二衬底上且至少部分围绕所述读取电路控制芯片。
  29. 根据权利要求28所述的纹路识别模组，其中，所述芯片支撑层相对于所述第二衬底的第一高度大于所述读取电路控制芯片相对于所述第二衬底的第二高度，且所述第一高度与所述第二高度的差为50微米-200微米。
  30. 一种显示装置，包括：
    权利要求1-29任一所述的纹路识别模组，以及
    显示基板，设置在所述纹路识别模组的支撑层的远离衬底基板的一侧。
  31. 根据权利要求30所述的显示装置，还包括：
    中框，设置在所述纹路识别模组的所述衬底基板的远离所述支撑层的一侧。
CN202280001536.8A 2022-05-30 2022-05-30 纹路识别模组以及显示装置 Pending CN117501849A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/095844 WO2023230742A1 (zh) 2022-05-30 2022-05-30 纹路识别模组以及显示装置

Publications (1)

Publication Number Publication Date
CN117501849A true CN117501849A (zh) 2024-02-02

Family

ID=89026454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280001536.8A Pending CN117501849A (zh) 2022-05-30 2022-05-30 纹路识别模组以及显示装置

Country Status (2)

Country Link
CN (1) CN117501849A (zh)
WO (1) WO2023230742A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108288681B (zh) * 2018-01-11 2021-01-22 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN109598248B (zh) * 2018-12-07 2023-04-18 京东方科技集团股份有限公司 纹路识别装置的操作方法以及纹路识别装置
CN210166798U (zh) * 2019-09-02 2020-03-20 上海思立微电子科技有限公司 指纹识别模组及电子设备
US11790691B2 (en) * 2019-11-18 2023-10-17 Boe Technology Group Co., Ltd. Fingerprint identification sensor, display substrate, display device and fingerprint identification method

Also Published As

Publication number Publication date
WO2023230742A1 (zh) 2023-12-07

Similar Documents

Publication Publication Date Title
US11057556B2 (en) Display panel and display device using same
CN113065472B (zh) 指纹识别装置和电子设备
CN205581451U (zh) 显示装置
US11129281B2 (en) Flexible circuit film and electronic device comprising the same
CN102193680B (zh) 触摸面板和具有输入功能的电光装置
TW581904B (en) Electro-optic panel and manufacturing method of the same, electro-optic device and electronic machine
US20210104594A1 (en) Display panel, preparation method thereof and display device
CN109934138B (zh) 显示装置及移动终端
EP3913523B1 (en) Fingerprint recognition apparatus and electronic device
KR20200074588A (ko) 플렉서블 인쇄 회로 기판과 이를 포함하는 플렉서블 디스플레이 모듈 및 전자 기기
CN211554956U (zh) 指纹感测模块与电子装置
CN105208255A (zh) 摄像头组件
TWM596898U (zh) 指紋感測裝置
US20230181067A1 (en) In-cell optical biometrics sensor
CN112613465A (zh) 一种显示面板及制作方法、显示装置
CN115482726A (zh) 显示装置
US11983042B2 (en) Display apparatus
CN110764302A (zh) 一种显示面板及其制备方法、对位系统
US11304293B2 (en) Display apparatus
CN117501849A (zh) 纹路识别模组以及显示装置
CN114019707B (zh) 一种显示基板、显示面板及显示装置
CN116071995A (zh) 显示设备
CN212783451U (zh) 具有抗杂光干扰结构的光学生物特征感测器
CN107735722A (zh) 背光单元、及显示装置
CN112838112A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination