CN117498665A - 栅极驱动芯片及其控制方法、存储介质及ipm - Google Patents

栅极驱动芯片及其控制方法、存储介质及ipm Download PDF

Info

Publication number
CN117498665A
CN117498665A CN202311283386.7A CN202311283386A CN117498665A CN 117498665 A CN117498665 A CN 117498665A CN 202311283386 A CN202311283386 A CN 202311283386A CN 117498665 A CN117498665 A CN 117498665A
Authority
CN
China
Prior art keywords
circuit
driving circuit
control module
driving
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311283386.7A
Other languages
English (en)
Inventor
高桥一裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hisense Home Appliances Group Co Ltd
Original Assignee
Hisense Home Appliances Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hisense Home Appliances Group Co Ltd filed Critical Hisense Home Appliances Group Co Ltd
Priority to CN202311283386.7A priority Critical patent/CN117498665A/zh
Publication of CN117498665A publication Critical patent/CN117498665A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)

Abstract

本申请实施例提供一种栅极驱动芯片及其控制方法、存储介质及IPM，属于功率半导体技术，该芯片包括输入控制模块，以及分别与输入控制模块连接的第一驱动电路和第二驱动电路；输入控制模块用于PWM信号和电流输入切换信号，并在电流输入切换信号为大电流信号时，导通第二驱动电路，使得第二驱动电路和第一驱动电路形成并联电路结构，并基于并联电路结构驱动第一目标功率元件的导通或者关断；或者，基于第一驱动电路驱动第二目标功率元件的导通或者关断；其中，第一目标功率元件的额定值大于第二目标功率元件的额定值。本申请提供的栅极驱动芯片可以实现多种类型功率元件的驱动，可以较大程度的缩短栅极驱动芯片的开发周期，并降低开发成本。

Description

栅极驱动芯片及其控制方法、存储介质及IPM
技术领域
本申请实施例涉及功率半导体技术。更具体地讲，涉及一种栅极驱动芯片及其控制方法、存储介质及IPM。
背景技术
IPM内部的栅极驱动芯片(integrated circuit，IC)，是用于驱动功率元件导通和关闭的关键电路结构。
功率元件的最佳驱动条件通常通过优化栅极驱动IC的输出电流来实现，由于目前的栅极驱动IC具备确定的输出电流规格，单一的栅极驱动IC仅能适用对应的一种功率元件。换而言之，厂家需要为每个功率元件开发对应的栅极驱动IC，并且随着具有不同额定值的IPM类型数量的增加，栅极驱动IC的类型数量也要成比例的增加。这将无疑导致栅极驱动芯片需要较长的开发时间和较大的开发成本。
发明内容
本申请实施例提供一种栅极驱动芯片及其控制方法、存储介质及IPM，用以至少解决现有技术中栅极驱动芯片仅能适用单一额定值功率元件，导致的开发时间过长或成本过高的问题。
根据本申请实施例的第一方面，提供一种栅极驱动芯片，包括输入控制模块，以及分别与所述输入控制模块连接的第一驱动电路和第二驱动电路；其中，
所述输入控制模块，用于接收PWM信号和电流输入切换信号，并在所述电流输入切换信号为大电流信号时，导通所述第二驱动电路，使得所述第二驱动电路和所述第一驱动电路形成并联电路结构，并将所述PWM信号传输至所述并联电路结构中，以基于所述并联电路结构驱动第一目标功率元件的导通或者关断；
或者，在所述电流输入切换信号为小电流信号时，关断所述第二驱动电路，将所述PWM信号传输至所述第一驱动电路中，以基于所述第一驱动电路驱动第二目标功率元件的导通或者关断；其中，所述第一目标功率元件的额定值大于所述第二目标功率元件的额定值。
在一种实施方式中，该栅极驱动芯片还包括：
焊盘，所述焊盘与所述输入控制模块连接，其能够通过引线连接至电源端VDD和/或接地端VSS；
在所述焊盘通过引线连接至所述电源端VDD和/或所述接地端VSS时，触发电流输入切换信号为大电流信号，使所述输入控制模块导通所述第二驱动电路；
或者，在所述焊盘未通过引线连接至所述电源端VDD和/或所述接地端VSS时，触发电流输入切换信号为小电流信号，使所述输入控制模块关断所述第二驱动电路。
在一种实施方式中，所述输入控制模块包括开关组合模块，所述开关组合模块包括若干开关元件；
所述开关组合模块的输入端连接至所述焊盘，其输出端连接至所述第二驱动电路，用于在所述焊盘通过引线连接至所述电源端VDD和/或所述接地端VSS时，导通所述第二驱动电路；或者在所述焊盘未通过引线连接至所述电源端VDD和/或所述接地端VSS时，关断所述第二驱动电路。
在一种实施方式中，所述第一驱动电路包括第一导通电路和第一关断电路；
所述第一导通电路，包括第一与非门、第一PMOS管和第一电阻，所述第一与非门的输入端一端连接至所述输入控制模块，其输入端另一端连接至接地端VSS，其输出端连接至所述第一PMOS管的栅极；所述第一PMOS管的源极连接至电源端VDD，其漏极连接至所述第一电阻；
所述第一关断电路，包括第二与非门、第一NMOS管和第二电阻，所述第二与非门的输入端一端连接至所述输入控制模块，其输入端另一端连接至接地端VSS，其输出端连接至所述第一NMOS管的栅极；所述第一NMOS管的源极连接至接地端VSS，其漏极连接至所述第二电阻。
在一种实施方式中，所述第二驱动电路包括第二导通电路和第二关断电路；
所述第二导通电路，包括第三与非门、第二PMOS管和第三电阻，所述第三与非门的输入端一端连接至所述输入控制模块，其输入端另一端连接至接地端VSS，其输出端连接至所述第二PMOS管的栅极；所述第二PMOS管的源极连接至电源端VDD，其漏极连接至所述第三电阻；
所述第二关断电路，包括第四与非门、第二NMOS管和第四电阻，所述第四与非门的输入端一端连接至所述输入控制模块，其输入端另一端连接至接地端VSS，其输出端连接至所述第二NMOS管的栅极；所述第二NMOS管的源极连接至接地端VSS，其漏极连接至所述第四电阻；
其中，所述输入控制模块在所述电流输入切换信号为大电流信号时，导通所述第二导通电路，使所述第二导通电路和所述第一导通电路形成并联导通电路，以基于所述并联导通电路驱动所述第一目标功率元件的导通；或者，导通所述第二关断电路，使所述第二关断电路和所述第一关断电路形成并联关断电路，以基于所述并联关断电路驱动所述第一目标功率元件的关断。
在一种实施方式中，所述输入控制模块包括PWM信号传输元件，所述PWM信号传输元件分别连接至所述第二导通电路和所述第二关断电路，用于接收所述PWM信号，并在所述第二导通电路或所述第二关断电路导通时，将PWM信号传输至所述第二导通电路或所述第二关断电路。
在一种实施方式中，所述焊盘标记为用于电流输入切换的Io_chg焊盘。
根据本申请实施例的第二方面，提供一种栅极驱动芯片的控制方法，所述方法包括：
输入控制模块接收PWM信号和电流输入切换信号，并在所述电流输入切换信号为大电流信号时，导通第二驱动电路，使得所述第二驱动电路和所述第一驱动电路形成并联电路结构，并将所述PWM信号传输至所述并联电路结构中；
所述并联电路结构基于所述PWM信号驱动目标功率元件的导通或者关断；
或者，所述输入控制模块在所述电流输入切换信号为小电流信号时，关断所述第二驱动电路，并将所述PWM信号传输至第一驱动电路中；
所述第一驱动电路基于所述PWM信号驱动目标功率元件的导通或者关断。
根据本申请实施例的第三方面，提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机执行指令，当所述计算机执行指令被处理器执行时，实现所述的栅极驱动芯片的控制方法。
根据本申请实施例的第四方面，提供一种智能功率模块IPM，所述IPM包括所述的栅极驱动芯片。
本申请实施例提供的栅极驱动芯片及其控制方法、存储介质及IPM，通过芯片包括输入控制模块，以及分别与输入控制模块连接的第一驱动电路和第二驱动电路；其中，输入控制模块，用于接收脉宽调制PWM信号和电流输入切换信号，并在电流输入切换信号为大电流信号时，导通第二驱动电路，使得第二驱动电路和第一驱动电路形成并联电路结构，并将PWM信号传输至并联电路结构中，以基于并联电路结构驱动第一目标功率元件的导通或者关断；或者，在电流输入切换信号为小电流信号时，关断第二驱动电路，将PWM信号传输至第一驱动电路中，以基于第一驱动电路驱动第二目标功率元件的导通或者关断；其中，第一目标功率元件的额定值大于第二目标功率元件的额定值。此过程中，栅极驱动芯片中包括多组驱动电路，利用输入控制模块的切换控制，分别在该多组驱动电路组合成并联结构或未组合成并联结构时，实现对大额定值功率元件和小额定值功率元件的驱动，从而实现采用一个类型的栅极驱动芯片即可实现多种类型功率元件的最优驱动，可以较大程度的缩短栅极驱动芯片的开发周期，并降低开发成本。
附图说明
为了更清楚地说明本申请实施例或相关技术中的实施方式，下面将对实施例或相关技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1为相关技术中提供的栅极驱动芯片的可能电路结构图；
图2a为本申请实施例提供的栅极驱动芯片的电路结构图之一；
图2b为本申请实施例提供的栅极驱动芯片的电路结构图之二；
图3为本申请实施例提供的栅极驱动芯片的电路结构图之三；
图4为本申请实施例提供的栅极驱动芯片的电路结构图之四；
图5为本申请实施例提供的栅极驱动芯片的电路时序图；
图6为本申请实施例提供的栅极驱动芯片的电路结构图之五；
图7为本申请实施例提供的栅极驱动芯片的电路结构图之六；
图8为本申请实施例的仿真结果的曲线图；
图9为本申请实施例提供的栅极驱动芯片的流程示意图；
图10为本申请实施例提供的IPM的结构示意图。
具体实施方式
为使本申请的目的、实施方式和优点更加清楚，下面将结合本申请示例性实施例中的附图，对本申请示例性实施方式进行清楚、完整地描述，显然，所描述的示例性实施例仅是本申请一部分实施例，而不是全部的实施例。
需要说明的是，本申请中对于术语的简要说明，仅是为了方便理解接下来描述的实施方式，而不是意图限定本申请的实施方式。除非另有说明，这些术语应当按照其普通和通常的含义理解。
此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖但不排他的包含，例如，包含了一系列组件的产品或设备不必限于清楚地列出的那些组件，而是可包括没有清楚地列出的或对于这些产品或设备固有的其它组件。
智能功率模块IPM(Intelligent Power Module，简称IPM)常用于家用电器(如变频空调)、工业机器和车载产品等的三相逆变器电路里，是一种先进的功率开关器件。IPM通常由高速且低功率的功率元件-绝缘栅双极型晶体管(Insulated Gate BipolarTransistor，简称IGBT)和栅极驱动IC等电路构成。
功率元件的最佳驱动条件通常通过优化栅极驱动IC的输出电流来实现。因此不同的功率元件其最佳的栅极驱动IC的输出电流也不同，目前的栅极驱动IC，具备确定的输出电流规格，单一的栅极驱动IC仅能适用对应的一种功率元件。如图1所示，栅极驱动IC由与非门A1和与非门A5、开关管M3&电阻R2和开关管M1&电阻R3组成，其中A1接收PWM信号驱动M3&R2，以输出Io-对应的高电平信号驱动IGBT导通，A2接收PWM信号驱动M1&R3，以输出Io+对应的低电平信号驱动IGBT进行关断，可见，该电路结构仅能够适用于该对应IGBT的驱动。如果需要针对其它额定值IGBT的驱动，为了保证良好的驱动效果，需要重新开发针对其它额定值IGBT的栅极驱动IC，例如需要改变电阻大小，每个类型的栅极驱动仅能适用于一种额定值的IGBT，导致开发时间过程，且开发成本过高。
基于上述技术问题，本申请实施例提供一种栅极驱动芯片及其控制方法、存储介质及IPM，在现有技术的基础上，除了既有的第一驱动电路外，新增了输入控制模块和第二驱动电路，以实现栅极驱动芯片可以适用多种功率元件的技术方案。具体而言，本申请实施例的输入控制模块，用于接收PWM信号和电流输入切换信号，并在电流输入切换信号为大电流信号时，导通第二驱动电路，使得第二驱动电路和第一驱动电路形成并联电路结构，并将PWM信号传输至并联电路结构中，以基于并联电路结构驱动第一目标功率元件的导通或者关断；或者，在电流输入切换信号为小电流信号时，关断第二驱动电路，将PWM信号传输至第一驱动电路中，以基于第一驱动电路驱动第二目标功率元件的导通或者关断；其中，第一目标功率元件的额定值大于第二目标功率元件的额定值。此过程中，通过在栅极驱动芯片内部增加新的驱动电路，利用输入控制模块的切换控制，分别在组合成并联结构或未组合成并联结构时，实现对大额定值IGBT和小额定值IGBT的驱动。可见，本申请采用一个类型的栅极驱动芯片即可实现多种类型的IGBT的驱动，可以较大程度的缩短栅极驱动芯片的开发周期，并降低开发成本。
下面结合具体地实施例对本申请的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
请参照图2a，图2a为本申请实施例提供的一种栅极驱动芯片20的电路结构图，该栅极驱动芯片20包括输入控制模块21，以及分别与输入控制模块21连接的第一驱动电路22和第二驱动电路23；其中，
输入控制模块21，用于接收PWM信号和电流输入切换信号，并在电流输入切换信号为大电流信号时，导通第二驱动电路23，使得第二驱动电路23和第一驱动电路22形成并联电路结构，并将PWM信号传输至并联电路结构中，以基于并联电路结构驱动第一目标功率元件的导通或者关断；
或者，在电流输入切换信号为小电流信号时，关断第二驱动电路23，将PWM信号传输至第一驱动电路22中，以基于第一驱动电路22驱动第二目标功率元件的导通或者关断；其中，第一目标功率元件的额定值大于第二目标功率元件的额定值。
本实施例中，脉宽调制(Pulse width modulation wave，PWM)信号包括三相信号，U相信号、V相信号和W相信号，结合U相信号、V相信号和W相信号，可以实现对IPM中各个功率元件的驱动。
本实施例中，第二驱动电路23可以为一个或者多个，本领域技术人员可以结合实际应用确定第二驱动电路的数量，具体地，可以根据目标功率元件的额定值进行确定。本实施例中，额定值为额定电流值。
本实施例中，电流输入切换信号可以为芯片外部信号也可以为芯片内部信号，为了满足IPM小型封装的需求，无需增加IPM的外部功能端子来传输该电流输入切换信号，本实施例采用芯片内部信号，可选地，该芯片内部信号通过在栅极驱动芯片上设置焊盘，采用引线框架上引线连接至电源端VDD和/或接地端VSS，以作为电流输入切换信号的触发。
本实施例中，大电流信号和小电流信号可以根据实际应用和现有技术进行适应性确定，例如，可以根据目标功率元件所需的最佳输出电流的大小确定为大电流信号还是小电流信号。
在一种实施方式中，结合图2b所示，该栅极驱动芯片20还包括：
焊盘24，焊盘与输入控制模块21连接，其能够通过引线连接至电源端VDD和/或接地端VSS；
在焊盘24通过引线连接至电源端VDD和/或接地端VSS时，触发电流输入切换信号为大电流信号，使输入控制模块导通第二驱动电路；
或者，在焊盘未通过引线连接至电源端VDD和/或接地端VSS时，触发电流输入切换信号为小电流信号，使输入控制模块关断第二驱动电路。
本领域技术人员可以理解，焊盘是芯片上的一组金属引脚，可以用于连接其他电子元件或印刷电路板。本实施例通过在栅极驱动芯片上设置焊盘，用于通过引线连接至电源端或者接地端，作为触发电流输入切换信号的内部元件，而无需通过增加新的传输端子来实现外部信号的传输。
可选地，为了便于识别该焊盘结构的作用，以栅极驱动芯片20的多种连接方式，本实施例中的焊盘24标记为用于电流输入切换的Io_chg焊盘，以下简称Io_chg端子。
在一种实施方式中，结合图3和图4所示，图3和图4分别为对第一目标功率元件进行驱动和对第二目标功率元件进行驱动时的电路结构示意。
如图3和图4所示，本实施例中的第一驱动电路22包括第一导通电路221和第一关断电路222；第一导通电路221，包括第一与非门A1、第一PMOS管M3和第一电阻R2，第一与非门A1的输入端一端连接至输入控制模块21，其输入端另一端连接至接地端VSS，其输出端连接至第一PMOS管M3的栅极；第一PMOS管M3的源极连接至电源端VDD，其漏极连接至第一电阻R2；第一关断电路222，包括第二与非门A5、第一NMOS管M1和第二电阻R3，第二与非门A5的输入端一端连接至输入控制模块21，其输入端另一端连接至接地端VSS，其输出端连接至第一NMOS管M1的栅极；第一NMOS管M1的源极连接至接地端VSS，其漏极连接至第二电阻R3。
本实施例中，当第二驱动电路处理关断情形时，也即Io_chg未通过引线连接至VDD和/或VSS时，利用第一驱动电路完成Io传输，可用于以驱动小额定值的功率元件X1(第二目标功率元件)。其中A1和A2根据PWM信号分别输出对应的电平信号到M3和M1，实现M3或者M1的导通，进而通过M3&R2或M1&R3实现对第一目标功率元件的导通或者关断。
继续参照图3和图4，第二驱动电路23包括第二导通电路231和第二关断电路232；第二导通电路231，包括第三与非门A3、第二PMOS管M4和第三电阻R1，第三与非门A3的输入端一端连接至输入控制模块21，其输入端另一端连接至接地端VSS，其输出端连接至第二PMOS管M4的栅极；第二PMOS管M4的源极连接至电源端VDD，其漏极连接至第三电阻R1；第二关断电路232，包括第四与非门A4、第二NMOS管M2和第四电阻R4，第四与非门A4的输入端一端连接至输入控制模块21，其输入端另一端连接至接地端VSS，其输出端连接至第二NMOS管M2的栅极；第二NMOS管M2的源极连接至接地端VSS，其漏极连接至第四电阻R4；
其中，输入控制模块21在电流输入切换信号为大电流信号时，导通第二导通电路231，使第二导通电路231和第一导通电路221形成并联导通电路，以基于并联导通电路驱动第一目标功率元件X2的导通；或者，导通第二关断电路232，使第二关断电路232和第一导通电路222形成并联关断电路，以基于并联关断电路驱动第一目标功率元件X2的关断。
本实施例中，电流输入切换信号由Io_chg端子是否通过引线连接到VDD和/或VSS进行确定，其中，当Io_chg端子处于开路状态时，即未通过引线连接至VDD和/或VSS时，对应小电流信号，利用第一驱动电路实现功率元件X1的驱动；当Io_chg端子处于短路状态时，也即通过引线连接至VDD和/或VSS时，对应大电流信号，利用第一驱动电路和第二驱动电路之间的并联结构实现功率元件X2的驱动。
换言之，基于具有(M3+R2)和(M1+R3)组合以及(M4+R1)和(M2+R4)组合的栅极驱动电路，其中已执行阻抗调整以最佳方式驱动功率元件，标记为Io_chg的端子处于开路状态或通过连接到Vss和/或Vdd，可以通过切换以下两种或更多种功率元件驱动：仅采用(M3+R2)和(M1+R3)这个电路block动作，或组合(M4+R1)和(M2+R4)并联工作。在这里，通过在IPM内部引线框架上引线连接到VDD或VSS，可以实现Io_chg端子，而无需增加IPM的外部功能端子，同时也无需增加其它硬件结构。
在图3中，为保持Io_Chg部分处于开路状态来驱动具有小额定电流的IGBT(X1)，只有调整到了最佳栅极电流(横向箭头)的M3+R2和M1+R3的驱动电路部分工作。接下来，当如图4所示将IGBT更改为额定电流大于X1的类型(X2)时，最佳栅极电流也会增加。此时，通过将Io_Chg端子连接到VDD和/或VSS如图3所示，除了M3+R2和M1+R3驱动电路外，M4+R1和M2+R4驱动电路也同时工作，可以增加栅极电流，使得X2可以设定在最佳栅极电流。需要说明的是，本领域技术人员可以结合实际应用在企划阶段将Io_Chg部连接到VDD还是VSS或者是否同时连接到VDD和VSS进行适应性确定。
在上述过程中，结合图5的电路时序图所示，时序图中虚线前半部分显示了图3的工作状态，虚线后半部分显示了图4中的工作状态。当Io_Chg端子开路(不通过引线连接至VDD或VSS)时，栅极驱动MOSFET M4和M2对于A3和A4信号固定关断。因此，提供给IGBT栅极的电流为Io-(L)和Io+(L)。另一方面，通过将Io_Chg连接到VDD或VSS，PWM信号被传输到A3和A4，栅极驱动MOSFET M4和M2与此同步工作，表明提供给IGBT栅极的电流增加到Io-(H)和Io+(H)。
进一步地，为了提高第二驱动电路的导通和关断效率，本实施例中的输入控制模块21包括开关组合模块，开关组合模块包括若干开关元件；
开关组合模块的输入端连接至焊盘，其输出端连接至第二驱动电路，用于在焊盘通过引线连接至电源端VDD和/或接地端VSS时，导通第二驱动电路；或者在焊盘未通过引线连接至电源端VDD和/或接地端VSS时，关断第二驱动电路。
结合图6和图7所示，图6和图7分别示出了焊盘通过引线连接到VDD和/或VSS和不连接到VDD和/或VSS的可能情形，以设计为焊盘通过引线连接到电源VDD为例。其中图6中的c部分对应开关组合模块和A3和A4之间的连接关系，图7中的d部分对应开关组合和A10和A11(其中A10对应A3，A11对应A4)之间的连接关系。为便于对本申请实施例的理解，针对图6和图7中出现的元件标号，与前述图3和图4中的元件标号进行比对，如下表1所示：
表1
表1显示了图6和图7的电路是对应于图3或图4中的元件名称。在图6和图7中，第一驱动电路22可以为e部分，输入控制模块21和第二驱动电路23的结构可以包括是c/d部分和M3、M4、R3、R4(M13、M14、R11、R12)。
如图6所示，Io_chg端子连接到电源端VDD，c部分可以通过将Io_chg端子连接到Vdd来工作，c部分的开关元件M5、M6、M7、M8、M10(也即开关组合模块)将PWM信号传输到M3、M4开关元件，并与第一驱动电路中的M1、M2同步工作，作为并联电路，将驱动电流提供到第一目标功率元件的栅极部分gate1。如图7所示，当Io_chg端子设置为开路时，也即与电源端VDD为开路状态时，可以将连接到该端子的电阻R13(对应图5中的R5)固定为VSS，d部分中的开关元件M15、M16、M17、M18、M20(对应图5中的M5、M6、M7、M8、M10)关闭，PWM信号不传达至M13，M14(对应图5中的M3，M4)的开关元件，仅第一驱动电路工作，驱动电流仅从M11，M12(对应图5中的M1，M2)供给到栅极处。
进一步地，输入控制模块21包括PWM信号传输元件，PWM信号传输元件分别连接至第二导通电路和第二关断电路，用于接收PWM信号，并在第二导通电路或第二关断电路导通时，将PWM信号传输至第二导通电路或第二关断电路。
相关技术中，由于栅极驱动芯片中仅有一组驱动电路，驱动电路可以直接接收PWM信号，并利用PWM信号完成功率元件的驱动。本实施例中，在栅极驱动芯片内部设置了多组驱动电路，并针对对应的功率元件决定该多组驱动电路之间并联结构的组成，并实现将该PWM信号传输到除了既有的驱动电路之外的其它驱动电路中。本实施例的输入控制模块21可以设置PWM信号传输元件，以便于PWM信号可以传输到第二驱动电路中。
继续结合图6和图7所示，为了验证本申请实施例提供的技术方案的效果，进行仿真校验，仿真结果如图8所示，可以看出，和VDD短路的图6对应的A状态，对提供给负载(图6中的R18&C1或图7中的R17&C2)的电流量的控制与开路状态下的图7对应的B状态不同，从而实现同一栅驱IC实现多种额定值的IGBT进行最优驱动。可以理解，该电流量根据功率元件的条件设置M1～M4和R1～R4的阻抗。
综上，本申请实施例提供的技术方案，通过在栅极驱动IC里搭载针对各个功率元件所对应的输出电流切换功能，通过在制造IPM时选择栅极驱动IC的输出电流，可以通过同个栅极驱动IC生产多个额定的IPM，可以在不增加栅极驱动IC开发数量(不增加开发周期和开发资源)的情况下，为多个IPM提供通用IC，以降低采购时过剩或短缺的风险。此外，当市场要求具有相同封装和引脚排列的产品(如IPM)的开发阵容中具有多个额定电流时，本申请技术方案尤为适用。
请参照图9，图9为本申请实施例相应还提供一种栅极驱动芯片的控制方法的流程示意图，方法包括以下步骤
步骤S901、输入控制模块接收PWM信号和电流输入切换信号，并在电流输入切换信号为大电流信号时，导通第二驱动电路，使得第二驱动电路和第一驱动电路形成并联电路结构，并将PWM信号传输至并联电路结构中；
步骤S902、并联电路结构基于PWM信号驱动目标功率元件的导通或者关断；
或者，步骤S903、输入控制模块在电流输入切换信号为小电流信号时，关断第二驱动电路，并将PWM信号传输至第一驱动电路中；
步骤S904、第一驱动电路基于PWM信号驱动目标功率元件的导通或者关断。
请参照图10，图10为本申请实施例提供的一种智能功率模块IPM100，IPM100包括栅极驱动芯片，该栅极驱动芯片可以为上述实施例提供的任一种实现方式的栅极驱动芯片20，该栅极驱动芯片与目标功率元件30，用于驱动目标功率元件30，目标功率元件30包括第一目标功率元件或者第二目标功率元件。
可选地，该栅极驱动芯片20包括焊盘，焊盘与输入控制模块连接，其能够通过引线连接至电源端VDD和/或接地端VSS；在焊盘通过引线连接至电源端VDD和/或接地端VSS时，触发电流输入切换信号为大电流信号，使输入控制模块导通第二驱动电路；或者，在焊盘未通过引线连接至电源端VDD和/或接地端VSS时，触发电流输入切换信号为小电流信号，使输入控制模块关断第二驱动电路。
在上述技术方案中，对于需要开发的IPM，可以在不增加外部功能端子数量的情况下即可实现。
本申请还提供了一种计算机可读存储介质，该计算机可读存储介质可以包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random AccessMemory)、磁盘或者光盘等各种可以存储程序代码的介质，具体的，该计算机可读存储介质中存储有程序指令，当所述计算机执行指令被处理器执行时，用于上述实施例中的栅极驱动芯片的控制方法。
本申请还提供一种程序产品，该程序产品包括执行指令，该执行指令存储在可读存储介质中。显示设备的至少一个控制模块可以从可读存储介质读取该执行指令，至少一个控制模块执行该执行指令使得显示设备实施上述的各种实施方式提供的栅极驱动芯片的控制方法。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
为了方便解释，已经结合具体的实施方式进行了上述说明。但是，上述示例性的讨论不是意图穷尽或者将实施方式限定到上述公开的具体形式。根据上述的教导，可以得到多种修改和变形。上述实施方式的选择和描述是为了更好的解释原理以及实际的应用，从而使得本领域技术人员更好的使用实施方式以及适于具体使用考虑的各种不同的变形的实施方式。

Claims (10)

1.一种栅极驱动芯片，其特征在于，包括输入控制模块，以及分别与所述输入控制模块连接的第一驱动电路和第二驱动电路；其中，
所述输入控制模块，用于接收脉宽调制PWM信号和电流输入切换信号，并在所述电流输入切换信号为大电流信号时，导通所述第二驱动电路，使得所述第二驱动电路和所述第一驱动电路形成并联电路结构，并将所述PWM信号传输至所述并联电路结构中，以基于所述并联电路结构驱动第一目标功率元件的导通或者关断；
或者，在所述电流输入切换信号为小电流信号时，关断所述第二驱动电路，将所述PWM信号传输至所述第一驱动电路中，以基于所述第一驱动电路驱动第二目标功率元件的导通或者关断；其中，所述第一目标功率元件的额定值大于所述第二目标功率元件的额定值。
2.根据权利要求1所述的栅极驱动芯片，其特征在于，还包括：
焊盘，所述焊盘与所述输入控制模块连接，其能够通过引线连接至电源端VDD和/或接地端VSS；
在所述焊盘通过引线连接至所述电源端VDD和/或所述接地端VSS时，触发电流输入切换信号为大电流信号，使所述输入控制模块导通所述第二驱动电路；
或者，在所述焊盘未通过引线连接至所述电源端VDD和/或所述接地端VSS时，触发电流输入切换信号为小电流信号，使所述输入控制模块关断所述第二驱动电路。
3.根据权利要求2所述的栅极驱动芯片，其特征在于，所述输入控制模块包括开关组合模块，所述开关组合模块包括若干开关元件；
所述开关组合模块的输入端连接至所述焊盘，其输出端连接至所述第二驱动电路，用于在所述焊盘通过引线连接至所述电源端VDD和/或所述接地端VSS时，导通所述第二驱动电路；或者在所述焊盘未通过引线连接至所述电源端VDD和/或所述接地端VSS时，关断所述第二驱动电路。
4.根据权利要求1-3任一项所述的栅极驱动芯片，其特征在于，所述第一驱动电路包括第一导通电路和第一关断电路；
所述第一导通电路，包括第一与非门、第一PMOS管和第一电阻，所述第一与非门的输入端一端连接至所述输入控制模块，其输入端另一端连接至接地端VSS，其输出端连接至所述第一PMOS管的栅极；所述第一PMOS管的源极连接至电源端VDD，其漏极连接至所述第一电阻；
所述第一关断电路，包括第二与非门、第一NMOS管和第二电阻，所述第二与非门的输入端一端连接至所述输入控制模块，其输入端另一端连接至接地端VSS，其输出端连接至所述第一NMOS管的栅极；所述第一NMOS管的源极连接至接地端VSS，其漏极连接至所述第二电阻。
5.根据权利要求4所述的栅极驱动芯片，其特征在于，所述第二驱动电路包括第二导通电路和第二关断电路；
所述第二导通电路，包括第三与非门、第二PMOS管和第三电阻，所述第三与非门的输入端一端连接至所述输入控制模块，其输入端另一端连接至接地端VSS，其输出端连接至所述第二PMOS管的栅极；所述第二PMOS管的源极连接至电源端VDD，其漏极连接至所述第三电阻；
所述第二关断电路，包括第四与非门、第二NMOS管和第四电阻，所述第四与非门的输入端一端连接至所述输入控制模块，其输入端另一端连接至接地端VSS，其输出端连接至所述第二NMOS管的栅极；所述第二NMOS管的源极连接至接地端VSS，其漏极连接至所述第四电阻；
其中，所述输入控制模块在所述电流输入切换信号为大电流信号时，导通所述第二导通电路，使所述第二导通电路和所述第一导通电路形成并联导通电路，以基于所述并联导通电路驱动所述第一目标功率元件的导通；或者，导通所述第二关断电路，使所述第二关断电路和所述第一关断电路形成并联关断电路，以基于所述并联关断电路驱动所述第一目标功率元件的关断。
6.根据权利要求5所述的栅极驱动芯片，其特征在于，所述输入控制模块包括PWM信号传输元件，所述PWM信号传输元件分别连接至所述第二导通电路和所述第二关断电路，用于接收所述PWM信号，并在所述第二导通电路或所述第二关断电路导通时，将PWM信号传输至所述第二导通电路或所述第二关断电路。
7.根据权利要求2所述的栅极驱动芯片，其特征在于，所述焊盘标记为用于电流输入切换的Io_chg焊盘。
8.一种栅极驱动芯片的控制方法，其特征在于，所述方法包括：
输入控制模块接收PWM信号和电流输入切换信号，并在所述电流输入切换信号为大电流信号时，导通第二驱动电路，使得所述第二驱动电路和第一驱动电路形成并联电路结构，并将所述PWM信号传输至所述并联电路结构中；
所述并联电路结构基于所述PWM信号驱动目标功率元件的导通或者关断；
或者，所述输入控制模块在所述电流输入切换信号为小电流信号时，关断所述第二驱动电路，并将所述PWM信号传输至所述第一驱动电路中；
所述第一驱动电路基于所述PWM信号驱动目标功率元件的导通或者关断。
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机执行指令，当所述计算机执行指令被处理器执行时，实现权利要求8所述的栅极驱动芯片的控制方法。
10.一种智能功率模块IPM，其特征在于，所述IPM包括如权利要求1-7任一项所述的栅极驱动芯片。
CN202311283386.7A 2023-09-28 2023-09-28 栅极驱动芯片及其控制方法、存储介质及ipm Pending CN117498665A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311283386.7A CN117498665A (zh) 2023-09-28 2023-09-28 栅极驱动芯片及其控制方法、存储介质及ipm

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311283386.7A CN117498665A (zh) 2023-09-28 2023-09-28 栅极驱动芯片及其控制方法、存储介质及ipm

Publications (1)

Publication Number Publication Date
CN117498665A true CN117498665A (zh) 2024-02-02

Family

ID=89669703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311283386.7A Pending CN117498665A (zh) 2023-09-28 2023-09-28 栅极驱动芯片及其控制方法、存储介质及ipm

Country Status (1)

Country Link
CN (1) CN117498665A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09214315A (ja) * 1996-02-08 1997-08-15 Toshiba Corp 出力バッファ、半導体集積回路、及び出力バッファの駆動能力調整方法
CN103401423A (zh) * 2013-07-29 2013-11-20 电子科技大学 一种自适应分段驱动dc-dc变换器
WO2017159057A1 (ja) * 2016-03-18 2017-09-21 富士電機株式会社 半導体装置
CN107272478A (zh) * 2016-03-31 2017-10-20 瑞萨电子株式会社 半导体装置
WO2019078605A1 (ko) * 2017-10-18 2019-04-25 한국전기연구원 게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치
WO2019187724A1 (ja) * 2018-03-29 2019-10-03 ダイキン工業株式会社 半導体装置
CN110958003A (zh) * 2018-09-26 2020-04-03 半导体元件工业有限责任公司 自适应栅极驱动器
CN113364251A (zh) * 2020-03-02 2021-09-07 广东美的白色家电技术创新中心有限公司 驱动电路、功率模块及电器设备
CN113765341A (zh) * 2021-07-26 2021-12-07 华为技术有限公司 一种驱动器、电机驱动电路及动力系统
US20230179196A1 (en) * 2020-06-01 2023-06-08 Mitsubishi Electric Corporation Drive control device for power semiconductor element, and power module
CN116346099A (zh) * 2021-12-23 2023-06-27 苏州捷芯威半导体有限公司 级联型功率器件的栅极驱动电路、集成半导体功率器件
CN116436453A (zh) * 2023-03-20 2023-07-14 华南理工大学 一种带有密勒钳位功能的多电平功率器件栅极驱动器

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09214315A (ja) * 1996-02-08 1997-08-15 Toshiba Corp 出力バッファ、半導体集積回路、及び出力バッファの駆動能力調整方法
CN103401423A (zh) * 2013-07-29 2013-11-20 电子科技大学 一种自适应分段驱动dc-dc变换器
WO2017159057A1 (ja) * 2016-03-18 2017-09-21 富士電機株式会社 半導体装置
CN107272478A (zh) * 2016-03-31 2017-10-20 瑞萨电子株式会社 半导体装置
WO2019078605A1 (ko) * 2017-10-18 2019-04-25 한국전기연구원 게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치
CN111869107A (zh) * 2018-03-29 2020-10-30 大金工业株式会社 半导体装置
WO2019187724A1 (ja) * 2018-03-29 2019-10-03 ダイキン工業株式会社 半導体装置
CN110958003A (zh) * 2018-09-26 2020-04-03 半导体元件工业有限责任公司 自适应栅极驱动器
CN113364251A (zh) * 2020-03-02 2021-09-07 广东美的白色家电技术创新中心有限公司 驱动电路、功率模块及电器设备
US20230179196A1 (en) * 2020-06-01 2023-06-08 Mitsubishi Electric Corporation Drive control device for power semiconductor element, and power module
CN113765341A (zh) * 2021-07-26 2021-12-07 华为技术有限公司 一种驱动器、电机驱动电路及动力系统
CN116346099A (zh) * 2021-12-23 2023-06-27 苏州捷芯威半导体有限公司 级联型功率器件的栅极驱动电路、集成半导体功率器件
CN116436453A (zh) * 2023-03-20 2023-07-14 华南理工大学 一种带有密勒钳位功能的多电平功率器件栅极驱动器

Similar Documents

Publication Publication Date Title
CN100420130C (zh) 带有单引线框的h桥
JP5500191B2 (ja) スイッチング素子の駆動装置
JP6623958B2 (ja) 駆動対象スイッチの駆動回路
CN101409505A (zh) 大功率开关模式电压调整器电路及其配置方法
CN105814780A (zh) 控制功率电子开关的接通和关断的补偿电路、整流单元和功率转换器
US9374006B2 (en) Three-channel high-side gate driver having startup circuit and configurable outputs
CN111656658A (zh) 负电压生成电路和使用该负电压生成电路的电力转换装置
JP2006191774A (ja) パワー制御回路および車両
US20140132191A1 (en) Power factor correction apparatus, power supplying apparatus and motor driving apparatus having the same
US20060279890A1 (en) Circuit arrangement and method for driving a gate of a transistor, in particular a MOSFET
CN117498665A (zh) 栅极驱动芯片及其控制方法、存储介质及ipm
CN116781056A (zh) 应用于负载开关的驱动电路及驱动芯片
CN116155148A (zh) 一种bldc电机控制驱动电路
CN212413040U (zh) 智能功率模块及空调器
US20150171770A1 (en) Differential gate resistor design for switching modules in power converter
US9571086B1 (en) Bi-directional switch
Bellini et al. An integrated H-bridge circuit in a HV technology
US10700681B1 (en) Paralleled power module with additional emitter/source path
CN113364251A (zh) 驱动电路、功率模块及电器设备
TWI232026B (en) Transistor output circuit, semiconductor device including transistor output circuit, and switching electric power unit having transistor output circuit
CN117081372B (zh) 智能功率模块ipm及其控制方法、芯片及电子设备
CN217282685U (zh) 动态开关均流电路、装置及pcb板
CN117200546B (zh) 智能功率模块ipm、控制方法、芯片及电子设备
CN215682156U (zh) 智能功率模块及其驱动电路、家用电器
JP4631409B2 (ja) 半導体スイッチ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination