CN117497400A - 一种半导体芯片生产工艺 - Google Patents

一种半导体芯片生产工艺 Download PDF

Info

Publication number
CN117497400A
CN117497400A CN202311468871.1A CN202311468871A CN117497400A CN 117497400 A CN117497400 A CN 117497400A CN 202311468871 A CN202311468871 A CN 202311468871A CN 117497400 A CN117497400 A CN 117497400A
Authority
CN
China
Prior art keywords
wafer
semiconductor chip
bare chip
ingot
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311468871.1A
Other languages
English (en)
Inventor
钱鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhu Huayuan Microelectronics Co ltd
Original Assignee
Wuhu Huayuan Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhu Huayuan Microelectronics Co ltd filed Critical Wuhu Huayuan Microelectronics Co ltd
Priority to CN202311468871.1A priority Critical patent/CN117497400A/zh
Publication of CN117497400A publication Critical patent/CN117497400A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供了一种半导体芯片生产工艺，工艺包括以下步骤：步骤一：从硅砂中提取超高纯度硅，将其融化凝固成单晶固体，制备成锭；步骤二：将步骤二中的锭首尾锯切，再将其余部分切割成预定厚度的薄片，制备锭片；步骤三：将步骤三中的锭片表面研磨抛光，制备成裸片；步骤四：将步骤四中的裸片快速氧化，使其表面形成预定厚度的二氧化硅，制备成晶圆；步骤五：将步骤四中的晶圆表面涂覆光刻胶，并放入光刻机中曝光后显影；步骤六：将步骤五中的晶圆放入刻蚀机进行刻蚀；步骤七：将步骤六中的晶圆薄膜沉积，再对晶圆上触点进行键合，制备成半导体芯片。第二气体和惰性气体离子发生反应，进能够和颗粒反应形成气态副产物，除去颗粒杂质。

Description

一种半导体芯片生产工艺
技术领域
本发明主要涉及半导体芯片生产技术领域，具体涉及一种半导体芯片生产工艺。
背景技术
半导体芯片的作用是通过改变其局部杂质浓度形成一些器件结构，对电路有一定的控制作用，如二极管的单向导通，如晶体管的放大效应。这是导体和绝缘体所不能及的。导体在电路中常表现为电阻和导线，半导体芯片在电路中只起分压器或限流器的作用。半导体芯片通常使用不同半导体材料，采用不同的工艺和几何结构，并开发了各种不同功能和用途的晶体二极管。
半导体生产工艺中，需要对晶圆制作材料硅进行氧化，现有的氧化的方法分为干法氧化和湿法氧化，其中干法氧化，速度慢但氧化层薄而致密，而湿法氧化，速度快但保护层相对较厚且密度较低；另一方面，现有的刻蚀方法包括离子束蚀刻，但是由于反应物不是气态，所以会有颗粒沉积，影响最终品质。
发明内容
1.发明要解决的技术问题
本发明提供了一种半导体芯片生产工艺，用以解决上述背景技术中存在的技术问题。
2.技术方案
为达到上述目的，本发明提供的技术方案为：一种半导体芯片生产工艺，所述工艺包括以下步骤：
步骤一：从硅砂中提取超高纯度硅，将其融化凝固成单晶固体，制备成锭；
步骤二：将步骤二中的锭首尾锯切，再将其余部分切割成预定厚度的薄片，制备锭片；
步骤三：将步骤三中的锭片表面研磨抛光，制备成裸片；
步骤四：将步骤四中的裸片快速氧化，使其表面形成预定厚度的二氧化硅，制备成晶圆；
步骤五：将步骤四中的晶圆表面涂覆光刻胶，并放入光刻机中曝光后显影；
步骤六：将步骤五中的晶圆放入刻蚀机进行刻蚀；
步骤七：将步骤六中的晶圆薄膜沉积，再对晶圆上触点进行键合，制备成半导体芯片。
进一步的，所述裸片氧化方法为：将所述裸片放置氧化炉内加热至800℃，然后通入微量HF，所述裸片表面快速氧化，再保温30min，然后再逐渐降温至室温。
进一步的，所述光刻胶为正胶，所述涂覆采用旋涂法；
进一步的，所述刻蚀方法为：将正电荷的惰性气体离子，以约1至3keV的离子束辐射到所述晶圆表面，颗粒沉积在所述晶圆表面或所述刻蚀机加工室内壁上。
进一步的，将第二气体引入所述刻蚀机加工室内壁，所述第二气体与所述惰性气体离子发生反应，对所述晶圆表面进行刻蚀，同时第二气体与所述颗粒进行反应形成气态副产物。
进一步的，所述晶圆薄膜沉积方法为：将氩气体施加高电压使其电离，往所述晶圆基板上施加正电压，往所述晶圆沉积目标层上施加负电压。
3.有益效果
采用本发明提供的技术方案，与现有技术相比，具有如下有益效果：通入微量HF后，再配合800℃加热，能够使裸片表面快速氧化，产生薄氧化层，且该薄氧化层具有极好的厚度均匀性和重复性，界面电荷少，抗辐射能力强，无任何明显凹凸不平，这些特性达到或者超过了高温氧化的水平；
往刻蚀机加工室内壁通入第二气体后，该第二气体和惰性气体离子发生反应，进而引起物理化学蚀刻，再次过程中，部分气体与表面反应进行刻蚀，同时也与打磨出的颗粒反应形成气态副产物，气态副产物再挥发消除，进而除去了颗粒杂质，该方法可根据刻蚀材料和物理溅射采用的离子，选择不同第二气体，使用范围广泛，且由于垂直辐射，垂直壁上的磨损非常低。
附图说明
图1为本发明的工艺流程示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述，附图中给出了本发明的若干实施例，但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例，相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“页”、“底”、“内”、“外”、"顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”、“设有”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
实施例
参照附图1，一种半导体芯片生产工艺，该工艺包括以下步骤：
步骤一：从硅砂中提取超高纯度硅，将其融化凝固成单晶固体，制备成锭；
步骤二：将步骤二中的锭首尾锯切，再将其余部分切割成预定厚度的薄片，制备锭片；
步骤三：将步骤三中的锭片表面研磨抛光，制备成裸片；
步骤四：将步骤四中的裸片快速氧化，使其表面形成预定厚度的二氧化硅，制备成晶圆；
步骤五：将步骤四中的晶圆表面涂覆光刻胶，并放入光刻机中曝光后显影；
步骤六：将步骤五中的晶圆放入刻蚀机进行刻蚀；
步骤七：将步骤六中的晶圆薄膜沉积，再对晶圆上触点进行键合，制备成半导体芯片。
裸片氧化方法为：将裸片放置氧化炉内加热至800℃，然后通入微量HF，裸片表面快速氧化，再保温30min，然后再逐渐降温至室温。
上述具体实施方式为，裸片放置氧化炉内加热至800℃，该温度远低于传统硅氧化加热所需温度，进而能够降低成本，通入微量HF后，能够使裸片表面快速氧化，产生薄氧化层，且该薄氧化层具有极好的厚度均匀性和重复性，界面电荷少，抗辐射能力强，无任何明显凹凸不平，这些特性达到或者超过了高温氧化的水平。
光刻胶为正胶，即，受光后会分解并消失，从而留下未受光区域的图形，涂覆采用旋涂法，均匀且快捷。
所述刻蚀方法为：将正电荷的惰性气体离子，以约1至3keV的离子束辐射到晶圆表面，颗粒沉积在所述晶圆表面或所述刻蚀机加工室内壁上。
上述具体实施方式为，由于离子的能量，它们会撞击晶圆，则晶圆垂直或倾斜入离子束，蚀刻过程是绝对各向异性的，选择性低，因为其对各个层没有差异，其中，气体和被打磨出的材料被真空泵排出，但是，由于反应产物不是气态的，颗粒会沉积在晶片或室壁上。
根据上述实施例，再次再提供一个更优实施例，将第二气体引入刻蚀机加工室内壁，第二气体与惰性气体离子发生反应，对晶圆表面进行刻蚀，同时第二气体与颗粒进行反应形成气态副产物。
上述具体实施方式为，往刻蚀机加工室内壁通入第二气体后，该第二气体和惰性气体离子发生反应，进而引起物理化学蚀刻，再次过程中，部分气体与表面反应进行刻蚀，同时也与打磨出的颗粒反应形成气态副产物，气态副产物再挥发消除，进而除去了颗粒杂质，该方法可根据刻蚀材料和物理溅射采用的离子，选择不同第二气体，使用范围广泛，且由于垂直辐射，垂直壁上的磨损非常低。
晶圆薄膜沉积方法为：将氩气体施加高电压使其电离，往晶圆基板上施加正电压，往晶圆沉积目标层上施加负电压。
上述具体实施方式为，将氩气体施加高电压使其电离后，形成氩离子，这时往晶圆基板上施加正电压，往晶圆沉积目标层上施加负电压后，自由电子和氩气体之间的碰撞导致离子化的会碰撞到晶圆沉积目标层，然后目标层材料分离并沉积到晶圆基板上，重复上述步骤，即可使沉积继续进行，直至到达预期效果。
以上所述实施例仅表达了本发明的某种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制；应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围；因此，本发明专利的保护范围应以所附权利要求为准。
需要说明的是，上述内容属于发明人的技术认知范畴，由于本领域的技术内容浩如烟海、过于庞杂，因此本申请的上述内容并不必然构成现有技术。

Claims (6)

1.一种半导体芯片生产工艺，其特征在于：所述工艺包括以下步骤：
步骤一：从硅砂中提取超高纯度硅，将其融化凝固成单晶固体，制备成锭；
步骤二：将步骤二中的锭首尾锯切，再将其余部分切割成预定厚度的薄片，制备锭片；
步骤三：将步骤三中的锭片表面研磨抛光，制备成裸片；
步骤四：将步骤四中的裸片快速氧化，使其表面形成预定厚度的二氧化硅，制备成晶圆；
步骤五：将步骤四中的晶圆表面涂覆光刻胶，并放入光刻机中曝光后显影；
步骤六：将步骤五中的晶圆放入刻蚀机进行刻蚀；
步骤七：将步骤六中的晶圆薄膜沉积，再对晶圆上触点进行键合，制备成半导体芯片。
2.根据权利要求1所述的一种半导体芯片生产工艺，其特征在于：所述裸片氧化方法为：将所述裸片放置氧化炉内加热至800℃，然后通入微量HF，所述裸片表面快速氧化，再保温30min，然后再逐渐降温至室温。
3.根据权利要求1所述的一种半导体芯片生产工艺，其特征在于：所述光刻胶为正胶，所述涂覆采用旋涂法。
4.根据权利要求1所述的一种半导体芯片生产工艺，其特征在于：所述刻蚀方法为：将正电荷的惰性气体离子，以约1至3keV的离子束辐射到所述晶圆表面，颗粒沉积在所述晶圆表面或所述刻蚀机加工室内壁上。
5.根据权利要求4所述的一种半导体芯片生产工艺，其特征在于：将第二气体引入所述刻蚀机加工室内壁，所述第二气体与所述惰性气体离子发生反应，对所述晶圆表面进行刻蚀，同时第二气体与所述颗粒进行反应形成气态副产物。
6.根据权利要求1所述的一种半导体芯片生产工艺，其特征在于：所述晶圆薄膜沉积方法为：将氩气体施加高电压使其电离，往所述晶圆基板上施加正电压，往所述晶圆沉积目标层上施加负电压。
CN202311468871.1A 2023-11-07 2023-11-07 一种半导体芯片生产工艺 Pending CN117497400A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311468871.1A CN117497400A (zh) 2023-11-07 2023-11-07 一种半导体芯片生产工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311468871.1A CN117497400A (zh) 2023-11-07 2023-11-07 一种半导体芯片生产工艺

Publications (1)

Publication Number Publication Date
CN117497400A true CN117497400A (zh) 2024-02-02

Family

ID=89672181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311468871.1A Pending CN117497400A (zh) 2023-11-07 2023-11-07 一种半导体芯片生产工艺

Country Status (1)

Country Link
CN (1) CN117497400A (zh)

Similar Documents

Publication Publication Date Title
CN105762073B (zh) 用于各向异性钨蚀刻的方法和装置
CN105047599B (zh) 用于对基板进行等离子切割的方法
JP3728021B2 (ja) プラズマエッチング電極及びその製造方法
US6664166B1 (en) Control of nichorme resistor temperature coefficient using RF plasma sputter etch
US4419201A (en) Apparatus and method for plasma-assisted etching of wafers
US5160405A (en) Method of etching diamond thin films
US3600218A (en) Method for depositing insulating films of silicon nitride and aluminum nitride
US4529621A (en) Process for depositing a thin-film layer of magnetic material onto an insulative dielectric layer of a semiconductor substrate
CN101151712A (zh) 从衬底去除氧化物的方法和系统
US5514621A (en) Method of etching polysilicon using a thin oxide mask formed on the polysilicon while doping
CN107039292A (zh) 元件芯片的制造方法、电子部件安装构造体及其制造方法
JPH07193057A (ja) ＳｉＯＸ層をその上に有する基板中にアスペクト比の高いホールまたは開口部をプラズマエッチングするための方法
JPH0648680B2 (ja) 窒化物絶縁層を選択的にドライ・エッチングする気体混合物及び方法
CN117497400A (zh) 一种半导体芯片生产工艺
EP2148360A1 (en) Dry etching method
CN107039343A (zh) 元件芯片的制造方法及元件芯片
JP5351132B2 (ja) 多結晶型シリコン太陽電池パネルの製造方法
JP3771841B2 (ja) チタンハードマスクを用いて金の金属層をエッチングするための方法および装置
CN109300781A (zh) Ono膜层的制造方法
KR102071500B1 (ko) 반도체 소자의 제조방법
CN114300354B (zh) 一种非对称半导体结构的制作方法
US20240332027A1 (en) Silicon-and-germanium etching
JP2682734B2 (ja) 誘電体膜堆積方法および装置
JPS6258663A (ja) 半導体装置の製造方法
JP2005086080A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination